专利名称：半导体器件的制作方法
技术领域：
本发明涉及半导体器件中的冗余存储器的救济方式，尤其涉及能够自我修复芯片内的故障单元的系统。
背景技术：
以往提出有如下方法当存储器内存在故障时，通过组装于芯片内部的测试电路工作来抽取用于回避该故障位置的信息，并使用该信息熔断非易失性元件。(例如，参照专利文献1)。
专利文献1日本特开平6-84393号公报发明内容伴随系统LSI的大规模化，安装在芯片内的存储器的容量和个数增加。另外，安装在芯片内的能够救济的冗余存储器的数量也在增加。但是，在例如日本特愿2005-155511号所示的相关技术中，冗余存储器数量和救济处理部是一对一对应的结构，因此伴随着冗余存储器数量的增加，救济处理部也增加相同数量，从而存在芯片面积日益增加的倾向。
另外，在以上的相关技术的结构中，各个故障救济部具有的救济信息存储部串联连接在一起，从测试电路输出的救济信息通过移位动作被存储于各救济信息存储部，因此救济信息的传送时间与故障救济部的数量成比例地增长。
基于救济信息存储部存储的信息，例如当进行电熔丝的编程动作时，由于同时并列地切断电熔丝时IR压降等影响给电路动作带来影响，因此基于串联连接的结构依次熔断电熔丝。所以，电熔丝的切断时间也与故障救济部的数量成比例地增长。
鉴于上述问题，本发明的课题是，在包括能够自我修复芯片内故障单元的系统的半导体器件中，一面抑制电路面积的增加，一面缩短用于救济冗余存储器的故障的救济信息的传送时间以及电熔丝的切断时间。
本发明作为半导体器件，具有多个冗余存储器和救济处理部，其中，该冗余存储器具有多个存储单元，当上述存储单元中存在故障单元时能够进行救济并能独立动作，该救济处理部为上述多个冗余存储器所共有，当上述多个冗余存储器的至少1个具有故障单元时，存储用于救济上述冗余存储器的救济信息并进行上述冗余存储器的救济处理，上述救济处理部具有多个故障救济部，该故障救济部分别具有能够存储上述救济信息的救济信息存储部，上述救济信息存储部以能够依次传送数据的方式串联连接，上述救济信息根据其数据传送动作被串行存储于上述救济信息存储部。
根据本发明，在能够独立动作的多个冗余存储器之间共有救济处理部，因此能够削减芯片内的救济处理部的个数。一般地，在考虑存储器的冗余功能的安装效果的情况下，优选“单位面积的成品率”为最高的条件。因此，伴随着救济处理部的共有化，芯片面积缩小，并且与以往相比，即使对容量较小的存储器也安装冗余功能，也能够得到冗余安装效果。另外，由于能够削减救济处理部的个数，因此也能够缩短救济信息的传送时间和电熔丝的切断时间。
根据本发明，在包括能够自我修复芯片内的故障单元的系统的半导体器件中，能够抑制芯片面积的增加，且能够缩短用于救济冗余存储器的故障的救济信息的传送时间和熔丝的切断时间。
图1是表示本发明的第一实施方式的半导体器件的结构的框图。
图2A是表示使用了图1的半导体器件的检查流程的时序图。
图2B是表示使用了图1的半导体器件的检查流程的时序图。
图3是表示救济信息的存储动作的时序图。
图4是当进行了2次能够救济判断时取为不可救济的电路的结构例。
图5是表示图4的电路动作的时序图。
图6是表示用于进行救济判断的标准设定例的图。
图7是进行救济信息传送控制的电路的结构例。
图8是表示图7的电路动作的时序图。
图9是表示本发明的第二实施方式的半导体器件的结构的框图。
图10是表示图9的结构中的救济信息传送动作的时序图。
图11A是表示救济信息设定例的图。
图11B是表示救济信息设定例的图。
具体实施例方式
以下参照
本发明的实施方式。
图1是表示本发明的第一实施方式的半导体器件的结构的框图。在图1中，11、12是具有多个存储单元、且具有用于救济故障存储单元(故障单元)的功能的冗余存储器，21是进行包括冗余存储器11、12的多个冗余存储器的救济处理的救济处理部。救济处理部21被包括冗余存储器11、12的多个冗余存储器所共有。为了简化，图示中省略冗余存储器11、12之外的冗余存储器。由包括冗余存储器11、12的多个冗余存储器构成冗余存储器共有组1。在此，包括冗余存储器11、12的多个冗余存储器是能够独立动作的。
救济处理部21具有多个故障救济部211、212、...、21x。各故障救济部211、212、...、21x具有作为救济信息存储部的移位寄存器电路L11、L12、...、L1 x和电熔丝元件F11、F12、...、F1x。存储在移位寄存器电路L11、L12、...、L1x中的救济信息分别被用作电熔丝元件F11、F12、...、F1x的编程信息。
在救济处理部21中，移位寄存器电路L11、L12、...、L1x以能够依次传送数据的方式串联连接。救济处理部21中的各故障救济部211、212、...、21x由于具有电熔丝元件，即使在半导体器件的电源断开的情况下，也构成为保持救济信息的方式。也可以代替电熔丝元件，根据存储在移位寄存器电路中的救济信息，设置设定存储数据的非易失性存储元件。另外，在图1中，故障救济部中的救济信息存储部由移位寄存器电路构成，但只要是能够串联连接为能够依次传送数据的存储装置，也可以为任何结构。
测试电路30具有检查冗余存储器11、12的检查部31和输出用于救济故障单元的救济信息S3的输出部32。检查部31接收检查外部信号组TE，按照测试器控制，使用由地址信号、数据输入信号以及控制信号等组成的检查内部信号组S1，对冗余存储器11、12实施所期望的检查。并且，判断正常或故障，且当故障时进行是否能够冗余救济的判断，输出检查结果信息S2。检查结果信息S2至少明确正常或故障，且当故障时至少包括明确是否能够进行冗余救济的信息即可。输出部32使用检查结果信息S2，在能够进行冗余救济的情况下串行输出救济信息S3。例如在不能够进行冗余救济的情况下，输出部32可以输出对救济没有实质性作用的信息。
测试电路30通过输出“H”作为救济控制信号S6，进行为将救济信息S3存储于救济处理部21的控制。此时，输出“H”作为救济控制信号S6的条件在测试电路30内用电路来设定即可。作为第一设定，可以设定为仅在救济检查部31中的判断结果为能够救济时，输出“H”作为救济控制信号S6。此时，能够省略对于不需要救济的冗余存储器的救济信息的传送处理，能够缩短测试时间。
另外，作为第二设定，可以这样设定，即在第一设定条件基础上，当能够救济判断为2次以上时，不输出“H”作为救济控制信号S6。即，当对2个以上的冗余存储器判断为能够救济时，也可以判断为不可救济。在多个冗余存储器共有1个救济处理部的结构中，不能够救济2个以上的冗余存储器，因此当对2个以上的冗余存储器判断为能够救济时，通过判断为不可救济，能够中止同一芯片内剩余的检查。因此，能缩短测试时间。
作为第三设定条件，可以这样设定，即在第二条件基础上，比较第一次成为能够救济判断时的救济地址和第二次以后成为能够救济判断时的救济地址，当一致时判断为能够救济从而输出“H”作为救济控制信号S6，另一方面，当不一致时，判断为不可救济从而输出“L”作为救济控制信号S6的方式。因此，即使在进行了2次以上的能够救济判断的情况下，当冗余存储器相互之间相同救济地址故障时，也能够救济它们。
救济控制信号S6和输入控制信号CN的任意一个为“L”时，时钟S5被固定于“L”电平。
另外，在判断结果为不可救济时，测试电路30可以输出表示不需要以后的检查的检查结束信号。利用检查结束信号，能够得到对中止同一芯片中剩余检查的处理的触发，因此能够缩短测试时间。
62是用于从半导体器件的外部输入输入控制信号CN的外部输入端子，63是用于从半导体器件的外部输入救济信息EXIN的救济信息外部输入端子，64是用于将提供给救济处理部21的救济信息S3输出至半导体器件外部的救济信息外部输出端子。
选择器6选择从输出部32输出的救济信息S3和输入至救济信息外部输入端子63的救济信息EXIN的任意一个而输出。从选择器6输出的救济信息S3或救济信息EXIN被提供给救济处理部21的串联连接的移位寄存器电路L11、L12、...、L1x的初级移位寄存器电路L1x的D输入。
第一时钟CK1被提供给检查部31以及冗余存储器11、12。即，冗余存储器11、12的动作以及由测试电路30进行的冗余存储器11、12的检查按第一时钟CK1执行。
第二时钟CK2被提供给输出部32，且经由反相器50和时钟控制部5被提供给救济处理部21作为时钟S5。时钟S5被提供给救济处理部21的串联连接的移位寄存器电路L11、L12、...、L1x的E输入。即，从输出部32串行输出的救济信息S3的存储动作按照第二时钟CK2执行。
在此，通过分别设置第一时钟CK1和第二时钟CK2能够分别使用于各种用途。例如，优选将第一时钟CK1取为高速时钟、将第二时钟CK2取为低速时钟。因此，能够高速地执行冗余存储器的检查。另一方面，通过低速地执行与系统性能无关的救济信息的传送动作，能够抑制无用的电路面积的增加。第一时钟CK1和第二时钟CK2也可以为相同时钟。
时钟控制部5输入第二时钟CK2的反相时钟NCK2、从输出部32输出的救济控制信号S6、提供给外部端子62的输入控制信号CN、以及外部输入切换信号EXMODE，输出时钟S5。
此时，时钟S5的输出，在存储于救济处理部21的信息为输出部32输出的救济信息S3的情况和存储于救济处理部21的信息为输入至救济信息外部输入端子63的救济信息EXIN的情况下，输入条件不同。
首先，将救济信息S3存储于救济处理部21时的输入条件是外部输入切换信号EXMODE为禁用状态。此时，救济控制信号S6和输入控制信号CN有效，根据救济控制信号S6、输入控制信号CN、以及时钟NCK2决定时钟S5的输出。即，根据从输出部32输出的救济控制信号S6，控制是否将救济信息S3存储于救济处理部21。
在此，作为第四设定条件，也可以这样构成电路，即考虑是否已经对救济处理部21传送救济信息的状态，来控制是否传送救济信息。例如，当已经对救济处理部21传送救济信息时，可以控制为不进行救济信息的传送。该情况下，能够省略后述的端子检查。
当然，也可以与是否已经对救济处理部11传送救济信息无关地进行救济信息的存储。该情况下，因为不需要设置判断救济处理部是否已经存储着救济信息的电路，所以能够削减面积。在冗余存储器检查之后，若实施端子检查，则当传送了2次以上的救济信息时，能够判断为故障。
另一方面，将救济信息EXIN存储于救济处理部21时的输入条件是外部输入切换信号EXMODE为使能状态。此时，救济控制信号S6和输入控制信号CN无效，根据外部输入切换信号EXMODE和时钟NCK2确定时钟S5的输出。也就是，当外部输入切换信号EXMODE为使能状态时，时钟S5成为与反相时钟NCK2相同的时钟。此时，即使救济控制信号S6和输入控制信号CN都为不传送救济信息的控制状态，根据外部输入切换信号EXMODE，也能够进行救济信息的传送。
也可以将外部输入切换信号EXMODE作为选择器6的切换信号来使用。也就是，当外部输入切换信号EXMODE为禁用状态时，选择从输出部32输出的救济信息S3，另一方面，当外部输入切换信号EXMODE为使能状态时，选择输入至救济信息外部输入端子63的救济信息EXIN。此时，不需要另外设置选择器6的切换信号。
以下，说明本发明的半导体器件的一系列的检查动作。图2A是表示使用本发明的半导体器件的检查流程的时序图。图2A示出如下情况作为例子记载有按冗余存储器执行救济判断的情况，按冗余存储器反复实施“检查阶段”和“救济信息传送阶段”，然后实施电熔丝的编程，最后实施再检查。另一方面，图2B作为例子记载有根据全部冗余存储器的检查结果实施救济判断的情况，在全部冗余存储器的“检查阶段”之后设置一次“救济信息传送阶段”这一点与图2A不同。实施判断以外的各个处理阶段与图2A相同。
即，在图2A中，测试电路30按冗余存储器进行检查，进行救济判断。并且，基于其每一冗余存储器的救济判断结果，控制是否将救济信息S3传送至救济处理部21。该情况下，按冗余存储器进行基于检查结果的判断，因此在先进行的检查中的冗余存储器被判断为不可救济的情况下，能够中止同一芯片中剩余的检查。因此，能够缩短测试时间。另一方面，在图2B中，测试电路30对全部冗余存储器进行检查，进行救济判断。并且，基于其全部的冗余存储器的救济判断结果，控制是否将救济信息S3传送至救济处理部21。该情况下，例如，在包括不能救济的冗余存储器和能够救济的冗余存储器这两者的情况下，根据全部冗余存储器的检查结果进行判断，因此判断为全部不能救济。因此，不进行救济信息的传送动作。即，因为能够省略无用的救济信息的传送处理，所以能够缩短测试时间。
另外，执行基于多个冗余存储器的检查以及根据判断结果的救济信息的存储之后，进行由救济处理部21进行的救济处理(在此为“编程阶段”)。因此，由于在包括不能救济的冗余存储器时能够省略救济处理，所以能够缩短测试时间。此时，在多个电压条件下实施检查的情况，优选为按电压条件实施从判断处理到救济处理的一系列处理。因此，当根据全部电压条件下的检查结果实施了救济判断时，需要设置存储在先实施的检查结果的装置而面积增加，但能够消除该影响。
在此，参照图2A的时序图，按照图1的结构说明从检查的执行到检查结果的判断以及当该判断结果为能够救济判断时的救济信息传送这一系列的动作。
<1-1.冗余存储器11的检查阶段>
图2A中，检查外部信号组TE由复位信号、检查模式信号、检查结束信号、以及检查结果判断信号组成。首先，由复位信号对检查部31、冗余存储器11、以及其它冗余存储器进行初始化。并且，在设定了检查模式之后(检查模式信号为“H”)，同步于第一时钟CK1，开始冗余存储器11的检查。当在检查执行中发现故障单元时，检查结果判断信号从“L”跳变至“H”(故障)。当故障时进行能否冗余救济的判断，在判断为能够救济的情况下，救济控制信号S6输出“H”。另一方面，判断为其它的情况下，救济控制信号S6输出“L”。并且，当预定的检查结束时，检查结束信号成为“H”而测试结束。
<2-1.冗余存储器11的救济信息传送阶段>
图3是表示输出部32输出的冗余存储器11的救济信息S3的存储动作的时序图。前提为冗余存储器11的检查结果是被判断为能够救济(救济控制信号S6输出“H”)。首先，时钟控制部5输出的时钟S5成为与第二时钟CK2的反相时钟NCK2相同的时钟，根据输入控制信号CN的“H/L”状态控制来形成波形。另外，外部输入切换信号EXMODE为“L”，因此选择器6选择从输出部32输出的救济信息S3，提供给救济处理部21。
接着，在救济处理部21中x＝5，即，串联连接的移位寄存器电路的个数为5个。即，作为选择器6的输出的救济信息S3首先被提供给移位寄存器电路L15的D输入，然后，按照时钟S5以移位寄存器电路L14、L13、L12、L11的顺序进行传送。
同步于第二时钟CK2的上升，从输出部32输出救济信息S3。另外，当救济信息S3是真正需要的数据时，取控制信号CN成为“H”以进行输入。即，即使在救济信息S3包括冗余救济不需要的数据的情况下，通过使用了输入控制信号CN的控制，也能够在救济处理部21选择性地仅存储真正需要的救济信息。经过预定的信号传送延迟时间td之后，救济信息S3到达移位寄存器电路L15的端子D。在此，第二时钟CK2的“H”期间tCH通过电路保证tCH＞td。因此，根据第二时钟CK2的反相时钟NCK2得到的时钟S5，在救济信息S3可靠地到达移位寄存器电路L15的端子D之后，成为上升波形。即，通过使用第二时钟CK2的反相时钟NCK2生成提供给救济处理部21的时钟S5，得到使用于将救济信息S3可靠地输入移位寄存器电路的时序设计变得容易这样的效果。
作为输入控制信号CN，优选检查模式信息。在救济信息S3有时包括冗余救济所需的信息以外的信息，需要进行控制使得不输入那样的不需要的信息。通常，在逻辑验证阶段，用于进行救济信息输入控制的波形的可靠性可以用模拟结果波形来确认。即，通过在将模拟结果波形变换为在预定的测试器上处理的格式之后，将在逻辑上被保证的检查模式作为输入控制信号CN提供给外部输入端子62，从而能够进行在逻辑上被保证的安全的控制。即，能够根据预先生成的测试向量进行救济信息的传送。
现在，输出部32依次串行输出数据“d1”～“d8”作为救济信息S3。并且，在输出的数据中，将添加了阴影线的“d2”、“d3”、“d4”、“d6”、“d7”作为真正需要的救济信息存储于移位寄存器电路L11～L15。输入控制信号CN仅在数据“d2”、“d3”、“d4”、“d6”、“d7”的输出期间成为“H”。
首先，在作为救济信息S3输出数据“d2”的周期中(周期A)，在由输入控制信号CN控制的时钟S5的上升时刻，在移位寄存器电路L15内存储数据“d2”。接着，在作为救济信息S3输出数据“d3”的周期中(周期B)，在时钟S5的上升时刻，在移位寄存器电路L15存储数据“d3”，且移位寄存器电路L15存储的数据“d2”被传送至次级的移位寄存器电路L14。
在作为救济信息S3输出数据“d4”的周期中(周期C)，在时钟S5的上升时刻，在移位寄存器电路L15存储数据“d4”，且移位寄存器电路L15存储的数据“d3”被传送至次级的移位寄存器电路L14，寄存器电路L14存储的数据“d2被传送至次级的移位寄存器电路L13。
在输出下一数据“d5”的周期中(周期D)，输入控制信号CN成为“L”，因此时钟S5保持“L”。因此，数据“d5”不存储于移位寄存器电路L15，另外，也不进行次级以后的移位寄存器电路之间的数据传送，存储的数据保持不变。
以下相同地，按照输入控制信号CN，控制救济信息S3的输入以及移位寄存器电路间的数据传送动作。并且，在输出数据“d8”的周期(周期E)结束之后，成为在移位寄存器电路L11～L15分别存储有数据d2”、“d3”、“d4”、“d6”、“d7”的状态。
<1-2.冗余存储器12的检查阶段>
对共有救济处理部21的全部冗余存储器，同样地依次实施将上述的冗余存储器11的检查阶段和救济信息传送阶段取为1组的处理。图2A表示最后进行了冗余存储器12的检查阶段和救济信息传送阶段的情况。如在<冗余存储器11的检查阶段>中已经叙述的那样，当在冗余存储器12不存在故障时，检查结果判断信号以及救济控制信号S6如实线所示的那样都成为“L”。另一方面，当存在故障时，如虚线所示的那样地从“L”跳变为“H”。
<2-2.冗余存储器12的救济信息传送阶段>
冗余存储器12的救济信息传送阶段与冗余存储器11的救济信息传送阶段相同，因此省略其说明。
如<冗余存储器12的救济信息传送阶段>那样，在第二以后实施检查的冗余存储器中的“救济信息传送阶段”能够通过变更检查顺序来多样地控制为如下方式。
例如，在只有冗余存储器12具有能够救济的故障的情况下，进行图2A中用虚线表示的动作。另一方面，例如在冗余存储11具有能够救济的故障且冗余存储器12也具有能够救济的故障的情况下，冗余存储器11和冗余存储器12共有救济处理部21，因此实际上不能进行冗余救济。在这样的情况下，虽未图示，但也可以不进入“冗余存储器12的救济信息传送阶段”而使芯片检查结束。另外，存在相当于“冗余存储器12的救济信息传送阶段”的预定期间，该期间可以进行不传送救济信息，或传送无意义的信息这样的控制。
在以上的说明中，当检查部31中的判断结果为能够救济时，输出“H”作为救济控制信号S6(上述第一设定条件)。
以下，说明当进行了2次以上的能够救济判断时判断为不可救济的情况的(上述第二设定条件)的电路结构例。
图4是在进行了2次能够救济判断的情况下判断为不可救济的检查部31的电路结构例。在图4中，检查部31具有检查执行部33和救济状态控制部34，当进行了2次能够救济判断时，作为不可救济判断信号，使STATUS信号为“H”。另外，图5是表示图4的电路结构的动作的时序图。
参照图5说明图4的电路的动作。通过各冗余存储器的检查阶段的开始复位动作，FF电路35、37、40内被直接初始化，保持着“L”。
<冗余存储器11的救济判断>
现在，在冗余存储器11的检查阶段中，检查执行部33检测冗余存储器11的故障，且判断为能够救济。在第1周期中，同步于时钟CK1的上升沿，能够救济判断信号S22(节点A)从“L”变化为“H”。此时，因为节点B的值保持“L”，所以由于节点A从“L”变化为“H”，AND电路36的输出信号(节点C)从“L”变化为“H”。FF电路37的输出节点D的值为“L”，因此AND电路38的输出节点E为“L”。另外，该时刻因为能够救济所以不可救济判断信号S21保持“L”，因此OR电路39的输出节点F也为“L”，FF电路40的输出节点G即STATUS信号也保持“L”。
接着，在第2周期中，在时钟CK1的上升沿，FF电路37的节点C的值为“H”，因此在D输入输入“H”。因此，节点D从“L”变化为“H”。另外，FF电路35输入节点A的“H”，因此节点B从“L”变化为“H”。因此，AND电路36的输出节点C从“H”变化为“L”。AND电路3 8的输出节点E保持“L”，另外，此时刻，因为能够救济所以不可救济判断信号S21保持“L”，OR电路39的输出节点F也保持“L”。因此，FF电路40的输出节点G为“L”，保持判断为能够救济，在STATUS信号不发生变化。
<冗余存储器12的救济判断>
考虑在冗余存储器11的检查阶段判断为能够救济的状态下，在冗余存储器12的检查阶段检测出能够救济的冗余存储器12的故障的情况。
在冗余存储器12的检查阶段中，检查执行部33检测冗余存储器12的故障，且判断为能够救济。在第3周期中，同步于时钟CK1的上升沿，能够救济判断信号S22(节点A)从“L”变化为“H”。此时，因为节点B的值保持“L”，因此节点A从“L”变化为“H”，从而AND电路36的输出信号(节点C)从“L”变化为“H”。FF电路37的输出节点D在冗余存储器11的检查阶段变化为“H”，因此AND电路38的输出节点E也变为“H”。此时刻，对于冗余存储器12仅检测能够救济的故障，因此不可救济判断信号S21保持“L”，但OR电路39的输出节点F的值由于节点E的变化而从“L”变化为“H”。
接着，在第4周期中，在时钟CK1的上升沿，FF电路37的节点C的值为“H”，因此在D输入输入“H”，但节点D在第2周期已经成为“H”，所以其值保持“H”不变化。另外，FF电路35输入节点A的“H”，节点B从“L”变化为“H”，因此AND电路36的输出节点C的值从“H”变化为“L”。另外，此时刻，对冗余存储器12判断为能够救济，因此不可救济判断信号S21保持“L”，但由于AND电路38的输出节点E的值为“H”，因此经由OR电路39，在FF电路40输入“H”，节点G即STATUS信号从“L”变化为“H”。
也就是，通过多次能够救济判断，能够进行不可救济判断(STATUS信号＝“H”)。
在此，说明使用STATUS信号的芯片的救济判断方法。图6是表示其判断方式的实现例的图。如图6所示，当TE(检查结果判断信号)为正常(pass检查通过)判断(“L”输出状态)时，判断为不需要救济处理的正常芯片。接着，当TE(检查结果判断信号)为故障判断(“H”输出状态)时，在STATUS信号的输出状态决定判断。此时，STATUS信号为“L”时，进行能够救济判断(判断为通过救济处理会成为正常芯片)，另一方面，STATUS信号为“H”时，进行不可救济判断(判断为即使进行救济处理也不会成为正常芯片)。
另外，作为输出“H”作为救济控制信号S6的条件，前面说明了第三设定条件，其能够通过在图4的电路结构的基础上具有救济地址存储装置和比较器能够实现。
即，当第一次成为能够救济判断时，在救济地址存储装置中保持该救济地址。并且，当在第二次以后成为能够救济判断时，使用比较器比较此时的救济地址和存储在救济地址存储装置中的地址。当比较结果一致时，意味着由相同的救济地址(＝相同救济信息)能够救济这两者冗余存储器，不是实质不可救济。因此，该情况下，即使STATUS信号为“H”，也判断为能够救济。
作为救济信息的传送控制方法，说明上述第四设定条件、即考虑救济处理部21是否已经存储救济信息的状态而进行的方法。
图7是电路结构图，图8是表示图7的结构的动作的时序图。在图7中，在时钟控制部5的后级设有用于考虑救济处理部21是否已经存储着救济信息的第二时钟控制部7。第二时钟控制部7具有FF电路70和AND电路71。
如图8所示，在第1周期中，判断为能够救济而输出“H”作为救济控制信号S6时，根据已经说明的其它输入条件，时钟S5在反相第二时钟NCK2的时刻输出“H”。此时，FF电路70由于系统复位信号SR而处于复位状态，因此节点B为“L”。因此，AND电路71对救济处理部21输出“H”作为时钟S5’，进行救济信息传送。此时，对FF电路70输入数据“H”。
接着，在第2周期中，节点B成为“H”状态，因此输出“H”作为救济控制信号S6，即使时钟S5输出“H”，AND电路71的输出也为“L”，因此不实施救济传送。如以上那样，通过控制时钟S5’的状态，能够进行救济信息的传送控制。
<3.编程阶段>
关于编程阶段，仅记载理解检查流程所需要的一般内容，省略详细的说明。本发明的技术思想并不因编程方式而受到制约。
在图1中，在救济处理部21所具有的移位寄存器电路L11～L1x存储着预定的救济信息。另外，虽未图示，但还设有用于将存储在移位寄存器电路L11～L1x中的救济信息编入电熔丝元件F11～F1x的编程控制电路。
如图2A所示那样，编程控制信号“H”依次被输出到故障救济部211～21x，在编程控制信号为“H”期间进行编程动作(切断电熔丝)。根据该结构例，串行执行编程动作，因此能够排除由过大的电流引起的IR下降等对电路动作的影响。在本发明中，多个冗余存储器共有救济处理部，因此由于大幅度地削减故障救济部的个数，所以由串行执行引起的编程时间也能够大幅度地缩短。
<4.再检查阶段>
关于再检查阶段，仅记载理解检查流程所需的一般内容，省略详细说明。本发明的技术思想不受再检查方法的制约。
在图1中，即使在冗余存储器11、12具有故障单元的情况下，通过上述编程动作来避开对故障单元的访问而访问备用存储单元。因此，冗余存储器11、12能够正常动作(工作)。
在图2A中，通过复位信号的置位，所编程的救济处理信息S4对电熔丝元件F11～F1x有效。与<1.检查阶段>中说明的同样进行检查，但由于实施了冗余救济，检查结果信号保持为“L”。并且，再检查结束后，检查结束信号在预定期间为“H”。
<5.分析>
如以上所述，能够经由选择器6将从外部输入到救济信息外部输入端子63的救济信息EXIN提供给救济处理部21。另外，也能够经由救济信息外部输出端子64使从输出部32输出的救济信息S3作为数据EXOUT而输出到外部。通过使用这样的外部输入输出，在无法正常地进行半导体器件中的冗余救济的情况下，进行是否能够使用从外部另行提供的救济信息进行救济的分析，另外，能够将半导体器件内部生成的救济信息输出到外部来分析内容。
如上所述，根据本实施方式，在能独立动作的包括冗余存储器11、12的多个冗余存储之间，共有救济处理部21，因此能够削减芯片内的救济处理部的个数。因此，能够削减芯片面积，且也能够缩短救济信息的传送时间和电熔丝的切断时间。
另外，作为救济信息存储部的移位寄存器电路L11～L1x以能够依次传送数据的方式串联连接。并且，在救济信息的存储动作中，从测试电路30串行输出的救济信息S3，在救济处理部21中，被使用其数据传送动作存储于移位寄存器电路L11～L1x。因此，能够有效地在救济处理部中传送救济信息，且不需要配置多条作为救济信息的传送路径的布线，能够抑制电路面积的增加。
另外，在本实施方式中，通过由时钟控制部5根据输入控制信号CN控制时钟S5的有效/无效，实现是否存储救济信息S3的控制。由这样方法，能够可靠地控制是否存储救济信息。时钟S5的有效/无效的控制当然也能由时钟控制部5以外的结构来实现。
另外，为了控制是否存储救济信息，除了控制提供给救济处理部的时钟的有效/无效之外，也考虑其它方法。例如，在图1的结构中，由具有时钟输入和使能输入的寄存器电路构成各救济信息存储部。并且，将第二时钟CK2(或其反相时钟NCK2)提供给时钟输入，且将输入控制信号CN提供给使能输入。由这样的结构也能控制是否存储救济信息。
图9是表示本发明的第二实施方式的半导体器件的结构的框图。在图9中，101、201为冗余存储器共有组，由与图1中的冗余存储器共有组1相同的结构组成。另外，对应冗余存储器共有组101、201，分别设有救济处理部121和221、时钟控制部105和205、选择器106和206。CN1、CN2是输入控制信号，S1-1、S1-2是检查内部信号组，S3-1、S3-2是救济信息，S5-1、S5-2是时钟，S6-1、S6-2是救济控制信号。
图9的结构具有多个在上述第一实施方式中已经说明的、由具有多个冗余存储器和该多个冗余存储器所共有的救济处理部以及时钟控制部的结构组成的救济单位。并且，这些多个救济单位共有测试电路30。测试电路30按救济单位输出救济信息S3-1和S3-2、救济控制信号S6-1和S6-2。通过取为这样的结构，能够增加对1个测试电路取为检查对象的多个冗余存储器分配的救济处理部，能够提高救济概率。另外，因为按救济处理部设有时钟控制部，所以能够同时并行地进行救济信息的传送，能够缩短测试时间。
在图9的结构中，从救济单位的结构中除去时钟控制部，例如将时钟控制部105、205置换为单一的时钟控制部，可以多个救济单位共有时钟控制部。因此，不能并行地执行救济信息的传送，取而代之能够削减时钟控制部的面积，且能够削减救济信息的传送路径的布线面积。
可以将具有上述多个救济单位和公共时钟控制部的结构取为传送单位，具有多个该传送单位，这些多个传送单位共有测试电路。因此，能够削减测试电路的面积。
另外，在图9的结构中，救济处理部121、221以能够依次传送数据的方式串联连接。并且，救济处理部121的数据输入侧经由选择器106与救济信息外部输入端子63连接在一起，救济处理部221的数据输出侧与救济信息外部输出端子64连接在一起。因此，在从半导体器件的外部提供救济信息的情况下，使多个救济处理部121、221呈1个链状，能够串行地传送，容易控制。图9为具有2个救济处理部的结构，但即使是具有3个或3个以上的救济处理部的结构也同样，以能够依次传送数据的方式串联连接即可。并且，起始的救济处理部的数据输入侧与救济信息外部输入端子连接在一起，最后的救济处理部的数据输出侧与救济信息外部输出端子连接在一起即可。
另外，200是设在救济处理部121、221之间的用于保持数据的锁存电路。锁存电路200将救济处理部121的输出数据作为输入，将输出作为救济处理部221的输入数据。利用锁存电路200能够防止输入到各个救济处理部的时钟信号间的时钟时滞引起的数据输入时的误动作。
以下通过将从外部输入端子提供的救济信息存储于各救济处理部内的移位寄存器的动作来说明锁存电路200的数据保持动作。此时，外部输入切换信号EXMODE被设定为“H”，选择器106选择输出被输入至外部输入端子63的救济信息EXIN，选择器206选择输出锁存电路200的输出信息。
图10是移位动作的时序图，图10的(A)表示没有锁存的情况，图10的(B)表示有锁存的情况。在此，第二时钟CK2输入半导体器件后经过反相器50达到时钟控制部105、205分别具有的栅极输入点NCK2_1、NCK2_2。在这样的传送路径中，假设由于传送延迟的差异而发生时钟时滞。
现在，按照图10所示，将NCK2_2的时钟上升取为比NCK2_1迟。在没有锁存的图10的(A)的情况下，提供给外部输入端子63的救济信息EXIN经由选择器106在NCK2_1的上升时刻依次输入救济处理部121。另外，救济处理部121输出的数据经由选择器206在NCK2_2的上升时刻依次输入救济处理部221。
在周期A中，救济处理部121最末级的移位寄存器L11_1在NCK2_1的上升时刻存储数据d0。对救济处理部221初级的移位寄存器L1x_2的数据存储必须在下一周期B中进行。但是，在不存在锁存电路的情况下，移位寄存器L1x_2按照上升比NCK2_1延迟的NCK2_2来输入数据，因此产生不能正确地存储数据d0的误动作。
与此不同，若如图9那样地配置按照NCK2的反转信号输入数据的锁存电路200，则如图10的(B)所示的那样，在周期A输出的数据d0在NCK2的“L”期间暂时输入锁存电路200。因此，救济处理部221的初级移位寄存器L1x_2，在下一周期B中，能够正确地在NCK2_2的上升时刻输入数据d0。
另外，优选的是，共有救济处理部的多个冗余存储器分别仅与救济处理部所具有的故障救济部中需要的故障救济部连接在一起。该情况下，在多个冗余存储器和救济处理部之间，能够省略不需要的布线。另外，因为也不需要设置选择器，所以也不需要进行选择控制，另外还能够削减布局面积。另外，共有救济处理部的多个冗余存储器是位结构或字结构彼此不同的存储器，且可以共用救济处理部所具有的故障救济部的一部分或全部。该情况下，不受任何测试设计上的制约，根据芯片的布局方式在冗余存储器彼此之间能够共有救济处理部。
图11A以及图11B是表示救济信息设定例的图。在两图中，FA0～FA5是用于救济故障地址的信息(以下称为“救济地址信息”)，FEN是救济使能位。所谓救济使能位是用于设定救济处理有效/无效的信息，例如，当救济使能位为“1”时将救济处理取为有效，当救济使能位为“0”时将救济处理取为无效。
在图11A以及图11B的任意一个中，冗余存储器11、12共有救济处理部21，此时，冗余存储器11、12共用存储冗余使能位的移位寄存器(图11A中为L11，图11B中为L13)。这是因为在共有救济处理部的冗余存储器中即使有1个需要冗余救济的情况下，谋求救济动作的统一化以使其它的冗余存储器也同样被冗余救济。另外，如上述那样，据此而能够进行同一地址存在故障时的冗余救济。
在此，冗余存储器11、12是位结构或字结构彼此不同的存储器。另外，冗余存储器11、12是分别仅与需要的故障救济部连接在一起的存储器。例如，在图11A的情况下，冗余存储器11仅与分别含有各移位寄存器L11～L17的故障救济部连接在一起，另一方面，冗余存储器12仅与分别含有一部分移位寄存器L11～L15的故障救济部连接在一起。
图11A是救济使能位被存储于向着救济处理部21的传送方向而位于最里端的移位寄存器L11的情况。冗余存储器11使用救济处理部21的全部移位寄存器，另一方面，冗余存储器12使用救济处理部21的一部分移位寄存器。冗余使能位需要存储于公共的移位寄存器中，因此按照图11A所示那样，在冗余存储器12中，需要进行设定，使得移位寄存器L16、L17不存储信息。为此，能够进行控制以使输入控制信号CN的时钟数增加到相当于救济处理部21具有的移位寄存器数量与冗余存储器12需要的救济信息的个数(5个)之差的两个时钟来实现。
另外，图11B是救济使能位被存储于位于救济处理部21的中间的移位寄存器L13的情况。该情况下，需要设定构成救济处理部的移位寄存器的数量，使得能够容纳夹着救济使能位的左右救济地址信息各自需要的最大数量。在此，救济使能位的右侧需要冗余存储器12的2位，另一方面，左侧需要冗余存储器11的4位。因此，移位寄存器L11～KL17被设定为能够容纳加上救济使能的1位总计7位。该情况下，冗余存储器11、12共同使用救济处理部21的一部分移位寄存器。
首先，在冗余存储器11中，需要设定为救济信息不存储在移位寄存器L11中。为此，能够通过输入控制信号CN的时钟数减少相当于救济存储部21所具有的移位寄存器的数量与冗余存储器11所需要的救济信息的个数(6个)之差的1时钟地进行控制来实现。接着，在冗余存储器12中需要设定为救济信息不存储于移位寄存器L17中。为此，能够通过输入控制信号CN的时钟数增多相当于救济存储部21所具有的移位寄存器数量和冗余存储器12所需要的救济信息的个数(6个)之差的1时钟地进行控制来实现。
本发明在包括生成用于救济故障单元的救济信息的测试电路的半导体器件中，能够不导致电路面积的增加而有效地实现救济信息的传送，因此例如能有效地用于削减具有多个存储器的半导体器件的电路面积。
权利要求
1.一种半导体器件，其特征在于，具有多个冗余存储器，该冗余存储器具有多个存储单元，当在上述存储单元中存在故障单元时能进行救济并能独立进行工作；以及救济处理部，该救济处理部在上述多个冗余存储器中的至少一个具有故障单元时存储用于救济上述冗余存储器的救济信息，并进行上述冗余存储器的救济处理，其中，上述救济信息被串行存储于上述救济处理部中且为上述多个冗余存储器所共有。
2.根据权利要求1所述的半导体器件，其特征在于共有上述救济处理部的上述多个冗余存储器是位结构或字结构彼此不同的存储器，共有上述救济处理部的信息的一部分或全部。
3.根据权利要求1所述的半导体器件，其特征在于上述救济处理部具有根据所存储的上述救济信息而被编程的电熔丝元件。
4.根据权利要求1所述的半导体器件，其特征在于上述救济处理部具有根据所存储的上述救济信息而被设定存储数据的非易失性存储器元件。
5.根据权利要求1所述的半导体器件，其特征在于上述救济处理部被构成为使其在该半导体器件的电源断开时保持上述救济信息。
6.根据权利要求1所述的半导体器件，其特征在于当芯片内存在多个上述救济处理部时，依次进行如下连接，即使1个该救济处理部的数据输出侧与另一上述救济处理部的数据输入侧连接，使该另一救济处理部的数据输出侧与此外的另一救济处理部的数据输入侧连接。
7.根据权利要求6所述的半导体器件，其特征在于在上述多个救济处理部间的连接中，设有用于保持数据的锁存电路。
8.根据权利要求1所述的半导体器件，其特征在于上述救济处理部具有多个故障救济部，上述故障救济部分别具有能存储上述救济信息的救济信息存储部，上述救济信息根据数据传送动作而被串行存储于上述救济信息存储部。
9.根据权利要求8所述的半导体器件，其特征在于对于上述救济处理部具有的故障救济部，上述多个冗余存储器分别仅与需要的上述故障救济部连接在一起。
10.根据权利要求8所述的半导体器件，其特征在于其具有测试电路，该测试电路进行上述多个冗余存储器的检查，且当判断为存在故障单元时，输出上述救济信息，上述测试电路是串行输出上述救济信息的电路，上述救济处理部使用其数据传送动作将从上述测试电路串行输出的上述救济信息存储于上述救济信息存储部。
11.根据权利要求10所述的半导体器件，其特征在于上述测试电路对每个上述冗余存储器至少进行正常、能够救济、以及不可救济的判断，能够根据对每个上述冗余存储器的判断结果来控制是否将从上述测试电路输出的救济信息存储于上述救济处理部。
12.根据权利要求10所述的半导体器件，其特征在于上述测试电路根据共有上述救济处理部的全部上述冗余存储器的检查结果，至少进行正常、能够救济、以及不可救济的判断，能够根据该判断结果进行控制，以使从上述测试电路输出的救济信息存储于上述救济处理部。
13.根据权利要求11所述的半导体器件，其特征在于能够根据上述测试电路输出的救济控制信号来进行控制，以使仅在对每个上述冗余存储器的判断结果为能够救济的情况下，将从上述测试电路输出的救济信息存储于上述救济处理部。
14.根据权利要求11所述的半导体器件，其特征在于能够进行控制，以使在共有上述救济处理部的上述多个冗余存储器的判断结果中，当进行了2次以上能够救济的判断时，判断为不可救济。
15.根据权利要求14所述的半导体器件，其特征在于能够进行控制，以使在共有上述救济处理部的上述多个冗余存储器的判断结果中，保持进行第一次救济判断时的救济地址，并进行与第二次以后的救济判断时的救济地址是否一致的判断，当一致时，判断为不可救济。
16.根据权利要求11所述的半导体器件，其特征在于能够进行控制，以使与上述救济处理部的使用状态无关地将从上述测试电路输出的救济信息存储于上述救济处理部。
17.根据权利要求11所述的半导体器件，其特征在于能够进行控制，使得利用共有上述救济处理部的其它上述冗余存储器来判断上述救济处理部是否已经存储有救济信息，仅在未存储的情况下，将从上述测试电路输出的救济信息存储于上述救济处理部。
18.根据权利要求11所述的半导体器件，其特征在于按照所提供的时钟信号来执行上述救济信息存储部的数据传送动作，具有根据作为上述测试电路输出的判断结果的救济控制信号来控制上述时钟信号的有效/无效的时钟控制部。
19.根据权利要求18所述的半导体器件，其特征在于具有根据所提供的输入控制信号和上述救济控制信号来控制上述时钟信号的有效/无效的时钟控制部。
20.根据权利要求19所述的半导体器件，其特征在于具有用于从该半导体器件的外部来输入上述输入控制信号的外部输入端子。
21.根据权利要求18所述的半导体器件，其特征在于具有将由上述多个冗余存储器和该多个冗余存储器共有的上述救济处理部以及上述时钟控制部组成的结构作为1个救济单位的多个救济单位，上述测试电路按该救济单位输出上述救济信息和上述救济控制信号，能够进行控制，以使按上述救济单位从上述测试电路输出的救济信息分别存储于上述救济处理部。
22.根据权利要求18所述的半导体器件，其特征在于具有将由上述多个冗余存储器和该多个冗余存储器共有的上述救济处理部组成的结构作为1个救济单位的多个救济单位，该多个救济单位之间分别具有的上述救济处理部的上述救济信息存储部以能依次传送数据的方式串联连接，使用公共的上述时钟控制部能够在上述多个救济单位之间依次传送从上述测试电路传送的上述救济信息。
23.根据权利要求22所述的半导体器件，其特征在于具有将由上述多个救济单位和上述时钟控制部构成的结构作为1个传送单位的多个传送单位，在上述多个传送单位中共有上述测试电路。
24.根据权利要求10所述的半导体器件，其特征在于上述冗余存储器的动作和由上述测试电路进行的上述冗余存储器的检查按照第一时钟来执行，上述救济信息的存储动作按照与上述第一时钟不同的第二时钟来执行。
25.根据权利要求24所述的半导体器件，其特征在于在上述救济信息的存储动作中，上述第二时钟被提供给上述测试电路，而与上述第二时钟反相的时钟被提供给上述时钟控制部。
26.根据权利要求10所述的半导体器件，其特征在于具有选择器，该选择器具有用于从该半导体器件的外部输入救济信息的救济信息外部输入端子，选择从上述测试电路输出的救济信息和输入至上述救济信息外部输入端子的救济信息中的任意一方，并将其提供给上述救济处理部。
27.根据权利要求26所述的半导体器件，其特征在于具有时钟控制部，该时钟控制部在该外部输入切换信号为使能状态的情况下，不根据上述救济控制信号和上述输入控制信号，而根据外部输入切换信号来控制上述时钟信号的有效/无效。
28.根据权利要求27所述的半导体器件，其特征在于上述外部输入切换信号也控制上述选择器的切换，当上述外部输入切换信号成为使能状态时，选择被输入至上述救济信息外部输入端子的救济信息。
29.根据权利要求10所述的半导体器件，其特征在于具有用于将提供给上述救济处理部的救济信息输出至该半导体器件的外部的救济信息外部输出端子。
30.根据权利要求10所述的半导体器件，其特征在于当上述测试电路的判断结果为不可救济时，输出表示不需要以后的全部检查的检查结束信号。
31.根据权利要求10所述的半导体器件，其特征在于根据成为检查对象的上述全部冗余存储器的上述判断结果，在上述救济信息被存储在上述救济处理部中之后，对上述冗余存储器进行救济处理。
32.根据权利要求31所述的半导体器件，其特征在于当在多个电压条件下实施检查时，按每一电压条件来实施从该判断处理至上述救济处理的一系列检查。
33.一种半导体器件，其特征在于，具有多个冗余存储器，该冗余存储器具有多个存储单元，且当上述存储单元中存在故障单元时能进行救济，并能独立进行工作；以及救济处理部，该救济处理部为上述多个冗余存储器所共有，当上述多个冗余存储器中的至少一个具有故障单元时，存储用于救济上述冗余存储器的救济信息，并对上述冗余存储器进行救济处理，上述救济处理部具有多个故障救济部，该故障救济部分别具有能存储上述救济信息的救济信息存储部，上述救济存储部以能够依次传送数据的方式串联连接，上述救济信息根据其数据传送动作而被串行存储于上述救济信息存储部。
34.根据权利要求33所述的半导体器件，其特征在于上述多个冗余存储器是位结构或字结构彼此不同的存储器，且共用上述救济处理部的救济信息的一部分或全部。
35.根据权利要求33所述的半导体器件，其特征在于上述救济处理部具有根据所存储的上述救济信息而被编程的电熔丝元件。
36.根据权利要求33所述的半导体器件，其特征在于上述救济处理部具有根据所存储的上述救济信息而被设定存储数据的非易失性存储元件。
37.根据权利要求33所述的半导体器件，其特征在于上述救济处理部被构成为使其在该半导体器件的电源断开时保持上述救济信息。
38.根据权利要求33所述的半导体器件，其特征在于具有多个上述救济处理部，上述多个救济处理部以能够依次传送数据的方式串联连接。
39.根据权利要求38所述的半导体器件，其特征在于在上述救济处理部彼此之间的连接中，设有用于保持数据的锁存电路。
40.根据权利要求33所述的半导体器件，其特征在于上述多个冗余存储器分别仅与上述救济处理部所具有的故障救济部中需要的故障救济部连接在一起。
41.根据权利要求33所述的半导体器件，其特征在于具有测试电路，该测试电路对上述多个冗余存储器进行检查，当判断为存在故障单元时，输出上述救济信息。上述测试电路是串行输出上述救济信息的电路，上述救济处理部使用其数据传送动作将从上述测试电路串行输出的上述救济信息存储在上述救济信息存储部中。
42.根据权利要求41所述的半导体器件，其特征在于上述测试电路对每个上述冗余存储器进行检查，至少进行正常、能够救济、以及不可救济的判断，根据对每个上述冗余存储器的判断结果，能够控制是否将上述救济信息传送至上述救济处理部。
43.根据权利要求41所述的半导体器件，其特征在于上述测试电路对全部上述多个冗余存储器进行检查，至少进行正常、能够救济、以及不可救济的判断，根据上述判断结果，能够控制是否将上述救济信息传送至上述救济处理部。
44.根据权利要求42所述的半导体器件，其特征在于上述测试电路仅在判断结果为能够救济时，通过救济控制信号进行控制，以使上述救济信息存储于上述救济处理部。
45.根据权利要求42所述的半导体器件，其特征在于上述测试电路，当对2个以上的上述冗余存储器判断为能够救济时，判断为不可救济。
46.根据权利要求45所述的半导体器件，其特征在于上述测试电路，保持最初判断为能够救济时的救济地址，当第二次以后判断为能够救济时，将此时的救济地址与所保持的救济地址进行比较，一致时判断为能够救济，不一致时判断为不可救济。
47.根据权利要求42所述的半导体器件，其特征在于与是否已经将救济信息传送至上述救济处理部无关地将上述救济信息传送至上述救济处理部。
48.根据权利要求42所述的半导体器件，其特征在于当已经将救济信息传送至上述救济处理部时，不将上述救济信息传送至上述救济处理部。
49.根据权利要求42所述的半导体器件，其特征在于上述救济信息存储部的数据传送动作按照所提供的时钟信号来执行，具有时钟控制部，该时钟控制部根据上述测试电路基于判断结果而输出的救济控制信号来控制上述时钟信号的有效/无效。
50.根据权利要求49所述的半导体器件，其特征在于上述时钟控制部根据提供的输入控制信号和上述救济控制信号控制上述时钟信号的有效/无效。
51.根据权利要求50所述的半导体器件，其特征在于具有用于从该半导体器件的外部输入上述输入控制信号的外部输入端子。
52.根据权利要求49所述的半导体器件，其特征在于包括将具有上述多个冗余存储器、该多个冗余存储器所共有的上述救济处理部和上述时钟控制部的结构作为救济单位的多个救济单位，上述测试电路为上述多个救济单位所共有，按每个上述救济单位来输出上述救济信息和上述救济控制信号。
53.根据权利要求49所述的半导体器件，其特征在于包括将具有上述多个冗余存储器和该多个冗余存储器所共有的上述救济处理部的结构作为救济单位的多个救济单位，上述时钟控制部为上述多个救济单位所共有。
54.根据权利要求53所述的半导体器件，其特征在于包括将具有上述多个救济单位和上述时钟控制部的结构作为传送单位的多个传送单位，上述测试电路为上述多个传送单位所共有。
55.根据权利要求41所述的半导体器件，其特征在于上述冗余存储器的动作以及由上述测试电路进行的上述冗余存储器的检查按照第一时钟来执行，上述救济信息的存储动作按照与上述第一时钟不同的第二时钟来执行。
56.根据权利要求55所述的半导体器件，其特征在于在上述救济信息的存储动作中，上述第二时钟被提供给上述测试电路，上述第二时钟的反相时钟被提供给上述救济处理部。
57.根据权利要求41所述的半导体器件，其特征在于，具有用于从该半导体器件的外部输入救济信息的救济信息外部输入端子；以及选择从上述测试电路输出的救济信息和输入至上述救济信息外部输入端子的救济信息中的任意一方，并将其提供给上述救济处理部的选择器。
58.根据权利要求57所述的半导体器件，其特征在于上述救济信息存储部的数据传送动作按照所提供的时钟信号来执行，具有根据上述测试电路基于判断结果而输出的救济信号和所提供的输入控制信号来控制上述时钟信号的有效/无效的时钟控制部，上述时钟控制部，将外部输入切换信号作为输入，当上述外部输入切换信号为使能状态时，不根据上述救济控制信号和上述输入控制信号，而根据上述外部输入切换信号来控制上述时钟信号的有效/无效。
59.根据权利要求58所述的半导体器件，其特征在于上述选择器，将上述外部输入切换信号作为输入，当上述外部输入切换信号为使能状态时，选择输入至上述救济信息外部输入端子的救济信息。
60.根据权利要求41所述的半导体器件，其特征在于具有用于将提供给上述救济处理部的救济信息输出至该半导体器件的外部的救济信息外部输出端子。
61.根据权利要求41所述的半导体器件，其特征在于上述测试电路当判断结果为不可救济时，输出表示不需要以后的检查的检查结束信号。
62.根据权利要求41所述的半导体器件，其特征在于在执行了上述多个冗余存储器的检查和基于判断结果的上述救济信息的存储之后，由上述救济处理部进行救济处理。
63.根据权利要求62所述的半导体器件，其特征在于在多个电压条件下实施检查时，按每个电压条件来实施从判断处理至救济处理的一系列处理。
全文摘要
本发明提供一种半导体器件，包括能够自我修复芯片内的故障单元的系统，抑制电路面积的增加，缩短用于救济冗余存储器的故障的救济信息传送时间以及电熔丝的切断时间。冗余存储器(11、12)能够独立动作。测试电路(30)进行冗余存储器(11、12)的检查，当判断为存在故障单元时，输出用于救济该故障单元的救济信息(S3)。救济处理部(21)具有为冗余存储器(11、12)所共有的、且分别具有能够存储救济信息(S3)的救济信息存储部(L11～L1x)的多个故障救济部(211～21x)，进行冗余存储器(11、12)的救济处理。
文档编号G11C29/00GK101083142SQ20071010546
公开日2007年12月5日 申请日期2007年5月31日 优先权日2006年5月31日
发明者黑住知弘, 县泰宏, 市川修, 永井慎太郎 申请人:松下电器产业株式会社