专利名称：半导体装置的制作方法
技术领域：
本发明涉及一种具有所谓冗余存储器(redundant memory)的半导体装置。
背景技术：
到目前为止，针对在存储器阵列内存在故障时能够进行补救的具有冗 余补救功能的存储器(在下文中，仅记作"冗余存储器，，)，提出了一种有效 传送补救信息(relief information)的方法(例如，参照专利文献1)。美国专利第6556490号说明书
(发明所要解决的课题)
伴随系统LSI的大规模化，芯片内所搭载的存储器总容量和存储器数 量正在增加。还有，为了提高半导体装置的加工成品率，冗余存储器的使 用比率不断升高。由此，用来进行冗余补救的电路和布线的面积也不断增 加，从而对芯片面积的影响也不断加大。
为了避免所述问题，在例如专利文献l所示的以往技术中，在各个冗 余存储器的内部设有扫描触发器等补救信息的存储部，将它们以菊花链 (daisy chain)式连接起来后，使其与设置在冗余存储器外的熔丝盒(fuse box) 连接。并且，将补救信息从熔丝盒依次传送给规定的冗余存储器。
然而，在所述方法中，由于所需要的补救信息存储部的数量与冗余存 储器的数量相等，所以由芯片整体上看，存在致使电路面积增大的问题。 还有，将补救信息从熔丝盒传送给冗余存储器时的传送时间与链上所存在 的扫描触发器的个数成比例地增长。而且，因为用来存储各个冗余存储器 的补救信息的扫描触发器的数量根据各个冗余存储器的结构而各不相同， 所以还存在下述问题，即对于用来将补救信息从熔丝盒传送给规定的冗 余存储器的移位动作的控制变得复杂。
发明内容
鉴于所述问题，本发明的目的在于在具有冗余存储器的半导体装置 中，使装置面积得以削减，同时使补救信息的传送时间缩短。而且，其目 的还在于使补救信息的传送控制更加简单化。
(解决课题的方法)
本发明涉及一种半导体装置，该半导体装置包括具有多个存储单元、 并且具有补救不良的所述存储单元即不良单元的功能的能够独立进行工作
的多个冗余存储器，存储用来补救具有不良单元的所述冗余存储器的补救 信息的第一补救信息存储部，以及接收从所述第一补救信息存储部传送来 的所述补救信息、并对所接收的补救信息进行存储的第二补救信息存储部； 所述第二补救信息存储部设置在所述冗余存储器妁外部，并且为所述多个 冗余存储器所共有，所述多个冗余存储器能够利用所述第二补救信息存储 部所存储的补救信息，进行不良单元的补救处理。
根据本发明，接收来自第一补救信息存储部的补救信息的第二补救信 息存储部设置在冗余存储器的外部，并且为多个冗余存储器所共有。由此， 能够大幅度削减第二补救信息存储部的数量，即使冗余存储器的搭载数增 加时，也能抑制第二补救信息存储部的数量增长，从而能够使装置电路筒 单化。还有，由于削减了第二补救信息存储部的数量，所以能够缩减用来 从第一补救信息存储部传送补救信息的传送周期(transfer cycle),因此能够 缩短通电后传送补救信息的传送时间。
并且，在所述本发明的半导体装置的基础上，理想的是所迷第一补 救信息存储部及第二补救信息存储部分别具有用来存储补救信息的移位寄 存器，并且分別构成为能够通过所述移位寄存器的移位动作依次传送补救 信息。
更为理想的是在所述半导体装置中设置有多个由所述多个冗余存储 器及所述第二补救信息存储部构成的組合，多个所述第二补救信息存储部 串联连接在所述第一补救信息存储部上，能够依次对补救信息进行传送。
由此，因为多个第二补救信息存储部串联连接在第 一补救信息存储部 上，所以能够筒单地将补救信息从第 一补救信息存储部传送出来。
更为理想的是多个所述第二补救信息存储部分別具有相同数量的所述移位寄存器。
由此，用来分别将补救信息传送给多个第二补救信息存储部的时钟数 的设定变得容易，省去了用来传送补救信息的复杂控制。
还有，在所述本发明的半导体装置的基础上，理想的是所述多个冗
余存储器是位结构或字结构彼此不同的冗余存储器，并且共有所述第二补 救信息存储部所存储的补救信息的 一部分或者全部。
还有，在所述本发明的半导体装置的基础上，理想的是所述第一补 救信息存储部具有用来存储补救信息的电熔丝元件。
还有，在所述本发明的半导体装置的基础上，理想的是所述第一补 救信息存储部具有用来存储补救信息的非易失性存储元件。
还有，在所述本发明的半导体装置的基础上，理想的是所述补救信 息从所迷第一补救信息存储部所具备的移位寄存器被直接传送给所述第二 补救信息存储部所具备的移位寄存器。
(发明的效果)
根据本发明，能够大幅度削减与冗余存储器的搭载数成比例增加的第 二补救信息存储部的数量，从而能够使合格品的数量增加。
还有，由于能够缩短通电后传送补救信息的传送时间，因而能够缩短 到芯片工作开始为止的偏移时间(offsettime)。而且，省去了用来传送补救 信息的复杂控制，从而能够削减控制电路的面积。
图1是表示本发明第一实施方式所涉及的半导体装置构成的方块图。 图2是对与本发明第一实施方式所涉及的半导体装置的冗余补救相关
的动作进行表示的时间图(timing chart),图2(a)表示的是测试阶段(test
phase),图2(b)表示的是芯片实际工作阶段。
图3是表示本发明第二实施方式所涉及的半导体装置构成的方块图。 图4是对在与本发明第二实施方式所涉及的半导体装置的冗佘补救相
关的动作中的补救信息的传送动作进行表示的时间图。 (符号说明)
101、 102、 111、 112、 113 冗余存储器200
400、 400—1、 400 — 5 S3、 S4
Lll、 L12、……、Llx、 Lal、 Lbx
Fll、 F12、……、Fix
第一补救信息存储部 第二补救信息存储部
补救信息
La2、 ......、 Lax、 Lbl、 Lb2、......
移位寄存器
电炫丝元^f牛(electrical fuse element)
具体实施例方式
下面，参照附图，对本发明的实施方式进行"^兌明。 (第一实施方式)
图1是表示本发明第一实施方式所涉及的半导体装置构成的方块图。 还有，图2是对与本实施方式所涉及的半导体装置的冗余补救相关的动作 进行表示的时间图，图2(a)表示测试阶段，图2(b)表示芯片实际工作阶段。
首先，在图1中，101、 102是具有多个存储单元、并且具有补救不良 存储单元(不良单元)的功能的冗余存储器，200是对用来补救具有不良单元 的冗余存储器IOI、 102的补救信息进行存储的第一补救信息存储部，400 是接收从第一补救信息存储部200传送来的补救信息、并对所接收的补救 信息进行存储的第二补救信息存储部。第二补救信息存储部400为冗余存 储器IOI、 102所共有，而且设置在冗余存储器101、 102的外部。并且， 冗余存储器101、102能够利用第二补救信息存储部400所存储的补救信息 S4，进行不良单元的补救处理。此外，第二补救信息存储部400即便为三 个以上的冗余存储器所共有时，也能够获得相同的效杲，不过为了筒化而 省略了相关图示。IOO是包含冗余存储器101、 102的冗余存储器組。此外， 冗余存储器IOI、 102也可以为位结构或字结构彼此不同。此时，上述冗余 存储器只要共有第二补救信息存储部400所存储的补救信息S4的一部分 或者全部即可。
第一补救信息存储部200具有移位寄存器Lll、 L12、……、Llx、和 电熔丝元件Fll、 F12、……、Flx。在移位寄存器Lll、 L12、……、Llx 中所存储的补救信息作为电熔丝元件Fll、 F12、……、Fix的编程信息 (program information)而被分别使用。即电熔丝元件Fll、 F12、……、Fix起存储补救信息的作用。此外，可以用在断电时也能保持补救信息的非易
失性存储器元件来代替电熔丝元件。还有，第二补救信息存储部400具有 用来存储补救信息的移位寄存器Lal、 La2、……、Lax。第一补救信息存 储部200所具有的移位寄存器Lll、 L12、……、Llx、以及第二补救信息 存储部400所具有的移位寄存器Lal、 La2、……、Lax彼此串联连接起来， 从而能够通过其移位动作依次对数据即补救信息进行传送。
根据所述构成，由于第二补救信息存储部为多个冗余存储器所共有， 所以能够削减第二补救信息存储部的个数，从而能够实现削减装置面积的 效果。近来，伴随系统LSI的大规模化，冗余存储器的搭载数呈增加趁势。 与此相对，在芯片上所搭载的冗余存储器中，进行实际冗余补救的冗余存 储器的数量非常少。由此，如果在对过程完整性(processintegrity)进行预测 的基础上采用由多个冗余存储器共有第二补救信息存储部的结构的话，就 不会造成成品率下降。更明确地说是由于芯片面积被削减，因而每一个晶 片所获得的芯片数量增加，所以能够使合格品的获得数增加。因此，根据 本实施方式，能够大幅度削减与冗余存储器的搭载数成比例增加的第二补 救信息存储部的数量，从而能够使合格品的数量增加。
此外，在图1中，3t下面所说明的测试电路30、时钟控制部5以及从 它们输出和输向它们的信号线也进行了图示，不过要补充说明一点，这些 组成部分是为了说明本实施方式而列举出来的，并不是实现本发明效果所 必备的构成要素。
测试电路30具有检测冗余存储器101、 102的检测部31、和输出用来 补救不良单元的补救信息S3的输出部32。检测部31接收检测外部信号群 TE，并在检测器控制下，利用由地址信号、数据输入/输出信号及控制信号 等构成的检测内部信号群Sl，对冗余存储器101、 102进行所希望的检测。 并且，对于是通过还是未通过该检测进行判断，当未通过该检测时判断能 否进行冗余补救，将检测结果信息S2向输出部32输出。当不能补救时， 输出不能补救信号STATUS。输出部32根据能否进行冗余补救的情况，将 补救信息S3向第一补救信息存储部200输出。在本实施方式中，当输出 补救信息S3时则将补救信息标记(flag)S6设为"H"状态，而在除此以外 的情况时则将补救信息标记S6设为"L"状态。第一补救信息存储部200能够利用补救信息标记S6，对向该第一补救信息存储部200内部所具有的 移位寄存器Lll、 L12、……、Llx进行的数据输入加以控制。
还有，在本实施方式中，测试电路30对每个冗余存储器进行检测，并 且根据该检测结果，输出部32向每个冗余存储器输出补救信息标记S6及 补救信息S3。此外，当输出部32将补救信息S3向第一补救信息存储部 200输出时，在本实施方式中所采取的是并^"传送的方法，而也可以采用 串行传送的方法。还有，在本实施方式中，冗余存储器101、 102的工作以 及用测试电路30对冗余存储器101、 102进行的检测是按照第一时钟CK1 进行的，另一方面，来自输出部32的补救信息S3的输出是按照笫二时钟 CK2进行的。
下面， 一边参照图1及图2(a), —边根据检测流程对测试阶段的动作 进行说明o
首先，在检测步骤l中，测试电路30对冗余存储器101进行检测后， 判断出未通过该检测。检测结果判断信号移至"H"。当检测结束后(当检 测结束信号移至"H"状态后)，检测部31判断能否对冗余存储器101进 行冗余补救。当能够补救时，输出部32使补救信息标记S6成为"H"状 态，并与时钟CK2同步地将补救信息S3并行传送到第一补救信息存储部 200的移位寄存器Lll、 L12、……、Llx中。
然后，在检测步骤2中，测试电路30对冗余存储器102进行检测后， 判断出通过了该检测(没发现未通过的情况)。当检测结束后(当检测结束信 号移至"H"状态后)，检测结果判断信号维持"L"。检测部31不对能否 补救冗余存储器102进行判断，输出部32的补救信息标记S6保持"L" 状态，补救信息S3没被传送给第一补救信息存储部200。
在测试电路30对作为检测对象的所有冗佘存储器进行检测的检测步 骤结束后(在本实施方式中是直到检测步骤2结束以后)，则转移到编程步 骤(prog薩step)。即如图2(a)的编程步骤所示，在第一补救信息存储部 200中，利用移位寄存器Lll、 L12、 、 Llx中存储的补救信息S3,在
规定的时间内编程电熔丝元件Fll、 F12、……、Flx。
此外，这时可以认为各种控制是在半导体装置中完成的。例如，在共 有第二补救信息存储部400的多个冗余存储器中，当被判断为未通过检测且能够进行补救的冗余存储器在两个以上，并且需要各不相同的补救信息 时，则无法对芯片进行补救。由此，在这种情况下，不进行编程动作。
顺便提一下， 一般来说半导体装置在通电后进行复位动作(resetting operation)使电路内部的寄存器群实现初始化以后，便开始进行工作。不过， 在本实施方式的冗余补救结构中，在通过复位进行初始化以后，还有必要 将事先存储在第一补救信息存储部的电熔丝元件中的补救信息传送给与补 救对象的冗余存储器连接的第二补救信息存储部。
下面， 一边参照图2(b), —边对芯片实际工作阶段的补救信息的传送 动作进行说明。在本实施方式中，如上所述，用来补救冗余存储器101的 补救信息存储在第一补救信息存储部200的电熔丝元件F11、 F12、……、 Fix中。在通电后进行了复位动作之后，存储在电熔丝元件F11、F12、……、 Fix中的补救信息被同一存储部内的移位寄存器Lll、 L12、 、 Llx所
保持。在移位寄存器Lll、 L12、……、Llx中所保持的补救信息与时钟 CK2同步地被依次传送到第二补救信息存储部400的移位寄存器Lal、 La2、……、Lax中。此外，还可以设定条件，以便在芯片工作中能安全地 进行补救信息的传送动作。在本实施方式中，设定为当使用传送控制信 号CN且满足了条件时("H"状态)，便与时钟CK2同步地形成传送允许信 号(enablesignal)S5,进行补救信息的传送动作。传送动作需要进行一段时 间，即图2(b)所示的传送周期(A)。
如上所述，根据本实施方式的构成，由于多个冗余存储器共有第二补 救信息存储部，从而第二补救信息存储部的数量得以削减，因此能够缩减 用来从第一补救信息存储部200传送补救信息的传送周期(在本实施方式 中，仅需要传送周期(A)这一个周期)。由此，因为能够缩短通电后传送补 救信息的传送时间，所以能够缩短到芯片工作开始为止的偏移时间。
(第二实施方式)
图3是表示本发明第二实施方式所涉及的半导体装置构成的方块图。 还有，图4是对在与本实施方式所涉及的半导体装置的冗余补救相关的动 作中的补救信息的传送动作进行表示的时间图。
图3的构成是在以图1所示的基本构成为基础的情况下，设置了多个 (在图中为5个)由第二补救信息存储部和共有该第二补救信息存储部的多个冗余存储器构成的组合。也就是，400 — 1 400 — 5是第二补救信息存储 部，IOO是包含冗余存储器101、 102的冗佘存储器共有組，IIO是包含冗 余存储器111、 112、 113的冗余存储器共有組。第二补救信息存储部400 一1为冗余存储器101、 102所共有，第二补救信息存储部400 — 5为冗余 存储器111、 112、 113所共有。此外，在图中省略了关于第二补救信息存 储部400 — 2 400 — 4和共有它们的冗余存储器的图示。
第二补救信息存储部400—1 400 — 5分别具有用来存储补救信息的 移位寄存器。例如，第二补救信息存储部400 — 1具有移位寄存器Lal、 La2、……、Lax，第二补救信息存储部400 — 5具有移位寄存器Lbl、 Lb2、……、Lbx。并且，第二补救信息存储部400—1 楊一5与第一补 救信息存储部200串联连接，能够依次传送补救信息。并且，按照连接顺 序，标注了排列序号。由此，能够按照一个时钟CK2，筒单地将补救信息 从第一补救信息存储部200传送到第二补救信息存储部400—1 400 — 5 的每个存储部中。
而且，其特征在子第一补救信息存储部200、及第二补救信息存储 部400—1 400 —5各自所具有的移位寄存器的数量一律为m个(m-x)。 一 般来说，各个冗余存储器所需要的补救信息的数量是由其构成要素即位数、 字数、列(column)数决定的。由此，为了存储该补救信息所需要的移位寄 存器的个数自然也各不相同。不过，在本实施方式中，构成以第一补救信 息存储部为起点的补救信息传送链的多个第二补救信息存储部分别具有相 同数量的移位寄存器。
下面， 一边参照图4， 一边对于芯片实际工作阶段的补救信息的传送 动作进行说明。如第一实施方式中的说明所示，在通电后进行了复位动作 之后，存储在第一补救信息存储部200的电熔丝元件Fll、 F12、……、Fix 中的补救信息被同一存储部内的移位寄存器L11、L12、 、 Llx所保持。
然后，移位寄存器Lll、 L12、 、 Llx中所保持的补救信息在传送控制
信号CN成为"H"状态时与时钟CK2同步地被依次传送出来。
在此，为了便于以后的说明，仅将一个移位寄存器中所存储的信息称 作补救信息，而将为了补救任意的冗余存储器所需要的多个补救信息群称 作补救信息集合(information set)。为了实现本实施方式的特征所能达到的效果，也就是在将第二补救信 息存储部各自所具有的移位寄存器的数量设定为相同数量时所能达到的效 果，理想的是采用例如下述所示的构成。
也就是，首先将在把存储在第一补救信息存储部200中的补救信息集 合分别传送给第二补救信息存储部400—1 400 —5时所需要的时钟CK2 的时钟数设定为第二补救信息存储部400—1 400 — 5各自所具有的移位 寄存器的数量(m个)的整数倍。其次，例如图4所示，对第二补救信息存 储部400—1 400 — 5的排列序号N进行设定，将最近的第二补救信息存 储部400—1设定为1号<0001>，将最远的第二补救信息存储部400 — 5设 定为5号<0101>，并将该排列序号N存储到测试电路30、第一补救信息 存储部200等中。由此，利用mXN，就能够容易地计算出在向位于第N 号位置的第二补救信息存储部400—N传送补救信息集合时所需要的时钟 CK2的时钟数。
如上所述，根据本实施方式的构成，当向与第一补救信息存储部串联 连接的多个第二补救信息存储部中的任意第二补救信息存储部传送补救信 息集合时，通过利用第二补救信息存储部的排列顺序信息，能够简单地设 定传送时钟的时钟数。由此，省去了用来传送补救信息的繁瑣控制，从而 能够实现控制电路的小面积化。
(产业上的利用可能性)
在本发明中，因为在具有冗余存储器的半导体装置中，能够削减补救 信息存储部的数量，同时能够实现高效的补救信息传送，所以对于实现削 减例如具有多个存储器的半导体装置的电路面积是有用的。
权利要求
1. 一种半导体装置，其特征在于所述半导体装置，包括具有多个存储单元、并且具有补救不良的所述存储单元即不良单元的功能的能够独立进行工作的多个冗余存储器，存储用来补救具有不良单元的所述冗余存储器的补救信息的第一补救信息存储部，以及接收从所述第一补救信息存储部传送来的所述补救信息、并对所接收的补救信息进行存储的第二补救信息存储部；所述第二补救信息存储部，设置在所述冗余存储器的外部，并且为所述多个冗余存储器所共有，所述多个冗余存储器，能够利用所述第二补救信息存储部所存储的补救信息，进行不良单元的补救处理。
2. 根据权利要求l所述的半导体装置，其特征在于 所述第一补救信息存储部及第二补救信息存储部，分別具有用来存储补救信息的移位寄存器，并且分别构成为能够通过所述移位寄存器的移位 动作依次传送补救信息。
3. 根据权利要求2所述的半导体装置，其特征在于 在所述半导体装置中，设置有多个由所述多个冗余存储器及所述第二补救信息存储部构成的组合，多个所述第二补救信息存储部，串联连接在所述第一补救信息存储部 上，能够依次对补救信息进行传送。
4. 根据权利要求3所述的半导体装置，其特征在于 多个所述第二补救信息存储部，分別具有相同数量的所述移位寄存器。
5. 根据权利要求1所述的半导体装置，其特征在于 所述多个冗余存储器是位结构或字结构彼此不同的冗余存储器，并且共有所述第二补救信息存储部所存储的补救信息的一部分或者全部。
6. 根据权利要求1所述的半导体装置，其特征在于 所述第一补救信息存储部，具有用来存储补救信息的电熔丝元件。
7. 根据权利要求l所述的半导体装置，其特征在于 所述第一补救信息存储部，具有用来存储补救信息的非易失性存储元件。
8. 根据权利要求1所述的半导体装置，其特征在于 所述补救信息，从所述第一补救信息存储部所具备的移位寄存器被直接传送给所述第二补救信息存储部所具备的移位寄存器。
全文摘要
本发明公开了一种半导体装置。在具有冗余存储器的半导体装置中，在削减装置面积的同时，还缩短了补救信息的传送时间。而且，使补救信息的传送控制更加简单化。第一补救信息存储部(200)存储用来补救具有不良单元的冗余存储器的补救信息。冗余存储器(101、102)共有第二补救信息存储部(400-1)，冗余存储器(111、112、113)共有第二补救信息存储部(400-5)。第二补救信息存储部(400-1、……、400一5)具有相同数量的移位寄存器，并串联连接在第一补救信息存储部(200)上，对补救信息进行传送。
文档编号G11C29/00GK101414488SQ20081017005
公开日2009年4月22日 申请日期2008年10月15日 优先权日2007年10月16日
发明者黑住知弘 申请人:松下电器产业株式会社