专利名称：实现综合局部阵列自刷新方案的半导体存储器件的制作方法
技术领域：
本发明构思的示例实施例涉及半导体存储器件，更具体地，涉及一种被配置为在自刷新操作中执行综合局部自刷新(comprehensive partial self refresh, CPSR)操作的半导体存储器件，该CPSR操作对包括在存储体(bank)中的段(segment)进行有规则地或选择性地掩码。
背景技术：
如普遍已知的，作为代表性的半导体存储器件的动态随机存取存储器(DRAM)需要周期性的刷新操作来保持存储在DRAM的存储单元中的数据。刷新操作分类为自动刷新(auto refresh)操作和自刷新(self refresh)操作。如果DRAM用于移动应用产品，则强烈地期望低功耗。因此，局部阵列自刷新(partial array self refresh)操作得到支持。
发明内容
本发明构思的示例实施例提供涉及一种被配置为在自刷新操作中执行综合局部自刷新(CPSR)操作的半导体存储器件，该CPSR操作对包括存储体中的段进行有规则地或选择性地掩码的，和/或包括该半导体存储器件的存储器系统。根据本发明构思的一个方面，提供一种执行自刷新操作的半导体存储器件，该半导体存储器件包括包括多个存储体的存储器单元阵列，每个存储体包括多个段；掩码信息寄存器，被配置为通过存储刷新信息来生成掩码信息，该刷新信息指示在其上不执行自刷新操作的存储器单元阵列的一部分；以及掩码操作电路，被配置为响应于掩码信息在存储器单元阵列的所述部分上不执行自刷新操作。存储体信息可以被设置以使得刷新信息包括存储体信息，该存储体信息指示在对应于该存储体信息的存储体上不执行自刷新操作。段信息可以被设置以使得刷新信息包括段信息，该段信息指示在全部存储体中的指定段上不执行自刷新操作，该指定段对全部存储体是一样的。段信息可以被设置以使得刷新信息包括段信息，该段信息指示在指定存储体中的选定段上不执行自刷新操作息，该指定存储体中的至少一个指定存储体具有不同于另一个指定存储体的至少一个选定段。掩码信息寄存器可以包括存储体掩码信息寄存器，被配置为存储指示在其上不执行自刷新操作的存储体的存储体信息；第一段掩码信息寄存器，被配置为存储指示在其上不执行自刷新操作的全部存储体中的指定段的第一段信息；以及第二段掩码信息寄存器，被配置为存储指示指定在其上不执行自刷新操作的存储体中的选定段的第二段信息。存储体信息和段信息可以从模式寄存器提供，该模式寄存器被配置为向掩码信息寄存器分配接收到的命令地址信号。半导体存储器件还可以包括自刷新内部命令生成器，被配置为响应于自刷新命令周期性地生成内部刷新信号；以及地址计数器，被配置为响应于内部刷新信号来更新刷新地址信号。掩码操作电路可以响应于内部刷新信号来检测刷新地址信号和掩码信息之间的匹配或不匹配以生成匹配信号。匹配信号可以被提供给开关单元，该开关单元掩码对应于刷新地址信号的存储体信号或段信号。根据本发明构思的另一方面，提供一种刷新包括多个存储体的半导体存储器件的方法，每个存储体包括多个段，所述方法包括存储指示在其上不执行自刷新操作的存储体的存储体信息和段的段信息；不考虑段信息，在对应于存储体信息的存储体上不执行自刷新操作；以及根据段信息，在指定存储体中彼此不同的选定段上不执行自刷新操作。可以根据段信息，在全部存储体的彼此相同的指定段上不执行所述自刷新操作。存储体信息和段信息可以根据模式寄存器设置命令，利用分配给在时钟信号的上升沿加载的以及在时钟信号的下降沿中加载的命令地址信号的值来设置的。方法还可以包括响应于自刷新命令周期性地生成内部刷新信号；以及响应于内部刷新信号来更新刷新地址信号。方法还可以包括响应于内部刷新信号来检测刷新地址信号和存储体信息或段信息之间的匹配或不匹配以生成匹配信号。方法还可以包括根据匹配信号掩码对应于刷新地址信号的存储体信号或段信号。根据示例实施例，提供一种执行自刷新操作的半导体存储器件，所述半导体存储器件包括存储器单元阵列，包括多个存储体，每个存储体包括多个段；以及控制逻辑，被配置为在存储器单元阵列的选定存储体中的选定段上不执行自刷新操作。控制逻辑可以被配置为设置指示选定存储体的存储体信息。控制逻辑可以被配置为设置指示选定段的段信息，该段信息指示全部存储体中的选定段，该选定段对全部存储体是一样的。控制逻辑可以被配置为设置指示选定段的段信息，该段信息指示选定存储体中的选定段，选定存储体中的至少一个选定存储体具有不同于另一个选定存储体的至少一个选定段。控制逻辑可以包括存储体掩码信息寄存器，被配置为存储指示在其上不执行自刷新操作的选定存储体的存储体信息；第一段控制逻辑，被配置为存储指示在其上不执行自刷新操作的全部存储体中的第一指定段的第一段信息；以及第二段掩码信息寄存器，被配置为存储指示在其上不执行自刷新操作的选定存储体中的第二指定段的第二段信息。
从下面结合附图的详细描述，可以更清楚地理解本发明构思的示例实施例，其中
图1是根据本发明构思的各个示例实施例的、执行综合局部自刷新(CPSR)操作的半导体存储器件的框图；图2示出包括在图1中所示的半导体存储器件中的存储器单元阵列的结构的示例；图3示出用于设置模式寄存器的命令地址信号CA0-CA9的分配的示例；图4示出输入设置信号MR16、MRl7和MR64-MR71的方法的示例；图5是示出在信号0P0-0P7和将被掩码的存储体之间的关系的表格的示例；图6是示出在信号0P0-0P7和将被掩码的存储体之间的关系的表格的示例；图7和图8是用于阐明根据本发明构思示例实施例的、通过掩码信息将被掩码的存储体和段的图；图9和图10是用于阐明根据本发明构思另一示例实施例的通过掩码信息将被掩码的存储体和段的图；图11是包括在图1中所示的半导体存储器件中的掩码操作电路的电路图的示例；图12是用于阐明根据匹配信号的对存储体或段进行掩码的方法的图的示例；图13和图14是用于阐明根据本发明构思的各个示例实施例的CPSR操作的时序图；图15是用于阐明根据图14的时序图的要被掩码的存储体和段的图的示例；图16是根据本发明构思示例实施例的、应用了图1的半导体存储器件的存储器系统的框图；以及图17是根据本发明构思的示例实施例的在其上安装有存储器系统的计算系统的框图。
具体实施例方式在下文中，将参照附图更充分地描述本发明构思的示例实施例，在附图中示出本发明构思的一些示例实施例。提供这些实施例以使得本公开将是彻底且完全的，并且将本发明构思的范围将完全传达给本领域普通技术人员。因为本发明构思允许各种改变和许多实施例，所以特定示例实施例将在附图中示出并在所写的描述中详细地描述。然而，不预期将本发明构思的示例实施例限制为实践的特定模式，并且将理解的是，包含不脱离本发明构思示例实施例的精神和技术范围的全部改变、等同物和替代。在附图中，相似的参考标号表示相似的元件并且为了说明的清楚可以夸大元件的大小或厚度。用在本说明中的术语仅用于描述特定示例实施例，并且不预期限制本发明构思的全部示例实施例。用在单数中的表达包含复数中的表达，除非在上下文中清楚地不同表明。在本说明书中，将理解，诸如“包含”、“包括”或“具有”的术语意图指示在说明书中公开的特征、数量、步骤、动作、组件、部分或其组合的存在，并且不预期排除一个或多个其他特征、数量、步骤、动作、组件、部分或其组合可以存在或可以添加的可能性。除非不同地定义，否则描述中使用的所有术语(包括技术和科学术语)具有本发明所属领域的普通技术人员所一般理解的相同的含义。还应当理解，诸如在通常使用的词典中定义的那些术语应当被解释为具有与相关领域的背景下的含义一致的含义，并且不会被在理想化或过度正式的意义上解释，除非这里明确说明。在元件列表之前的诸如“至少一个”的表达修饰整个元件列表并且不修饰该列表的各个元件。动态随机存取存储器(DRAM)需要周期性的刷新操作以保持存储在DRAM的存储单元中的数据。刷新操作分类为自动刷新操作和自刷新操作。每当从外部发出刷新命令就执行自动刷新操作，并且根据以周期性的和自动方式内部生成的刷新信号来执行自刷新操作。在待机的时候执行自刷新操作以降低功耗。不在整个存储器单元阵列上执行局部阵列自刷新操作，而是仅在期望的区域上执行。如果执行局部阵列自刷新操作，则因为对于在其中不需要保持的数据的区域省略刷新操作，所以可以降低功耗。根据预先准备的期望的模式，可以在局部阵列自刷新操作中确定是否在期望的存储器单元阵列范围上执行刷新操作。例如，在由存储体0到7构成的存储器中，用于存储体0到7的每一个的刷新操作可以包括255(=2~8-1)个模式。因为排除了没有在存储体上执行局部阵列自刷新操作的模式，所以“I”可以从“2~8”中减去。近年来，期望将存储体的每一个划分成为多个段并且对于段的每一个指定刷新操作。假定8个存储体X8个段的存储器配置，因为刷新操作对于8个存储体包括255(=2~8-1)个模式并且对于8个段包括255(=2~8-1)模式，所以模式的总数目为65025 (=255~2)。作为结果，需要花费不切实际的时间长度来执行用于全部模式的刷新操作。为了解决此问题，期望有规则地屏蔽(block)在指定存储体和指定段上执行刷新操作的综合局部自刷新(CPSR)操作。此外，期望选择性地屏蔽在指定存储体和选定段上执行刷新操作的CPSR操作。在CPSR操作中，可以根据用户便利性来选择性地屏蔽在不需要保持数据的存储体的段上的刷新操作。因此，CPSR操作可以支持低功耗。图1是根据本发明构思的各个示例实施例的执行CPSR操作的半导体存储器件100的框图。参照图1，半导体存储器件100包括存储器单元阵列110，存储器单元阵列包括多个DRAM存储单元MC。在存储器单元阵列110中，多个字线WL与多个位线BL交叉，并且存储单元MC安排在每个字线WL和每个位线BL的交叉点处。如图2中所示，存储器单元阵列110可以划分成包括第零存储体BANKO到第七存储体BANK7的8个存储体，每个存储体可以划分成包括第零段SegmentO到第七段Segment7的8个段。可以通过行解码器112选择包括在存储器单元阵列110中的字线WL。行解码器112可以解码与来自命令地址信号CA0-CA9的行地址Xadd对应的信号以生成行选择信号(未示出)。行解码器112可以响应于行选择信号选择字线WL。行解码器112可以响应于刷新地址信号Radd选择字线WL。可以通过列解码器114选择包括在存储器单元阵列110中的位线BL。列解码器114可以解码与来自命令地址信号CA0-CA9的列地址Yadd对应的信号以生成列选择信号(未示出)。列解码器114可以响应于列选择信号选择位线BL。可以将命令地址信号CA0-CA9提供到命令地址缓冲器116。命令地址缓冲器116可以接收命令地址信号CA0-CA9并且将命令地址信号CA0-CA9分开地锁存(latch)为命令信号CMD以及行地址Xadd和列地址Yadd。命令信号CMD可以提供到命令解码器120。命令解码器120可以基于接收的命令信号CMD生成自刷新命令SR和自动刷新命令AR。
自刷新命令SR可以提供到自刷新地址内部命令生成器122。如果自刷新命令SR被激活,则自刷新地址内部命令生成器122可以周期性地生成内部刷新信号ISR。内部刷新信号ISR可以提供到地址计数器124和掩码操作电路126。地址计数器124可以响应于内部刷新信号ISR生成刷新地址信号Radd。可以响应于内部刷新信号ISR更新地址计数器124的计数值。刷新地址信号Radd可以提供到掩码操作电路126和行解码器112。掩码操作电路126可以响应于内部刷新信号ISR来检测刷新地址信号Radd和掩码信息MSK之间的匹配或不匹配，并且可以生成匹配信号MTCH。掩码信息MSK从掩码信息寄存器128提供并且指示包括在存储器单元阵列110中的存储体和段当中的、不执行自刷新操作的存储体和段。掩码信息寄存器128可以包括存储体掩码信息寄存器130、第一段掩码信息寄存器132和第二段掩码信息寄存器134。存储体掩码信息寄存器130可以存储指示在其上不执行自刷新操作的存储体的信息。第一段掩码信息寄存器132和第二段掩码信息寄存器134可以存储指示在其上不执行自刷新操作的段的信息。存储在第一段掩码信息寄存器132中的段信息对于每个存储体中的指定段屏蔽刷新操作的执行。存储在第二段掩码信息寄存器134中的段信息对于每个存储体中的选定段屏蔽刷新操作的执行。根据本示例实施例，掩码信息寄存器128存储指示在其上不执行自刷新操作的存储体或段的信息。可替换地，掩码信息寄存器128可以存储指示在其上执行自刷新操作的存储体或段的信息。掩码信息寄存器128可以根据从模式寄存器118提供的设置信号来生成掩码信息MSK。例如，模式寄存器118可以向掩码信息寄存器128提供设置信号MR16、MR17和MR64-MR71。模式寄存器118可以接收和分配命令地址信号CA0-CA9以生成设置信号MR16、MRl7 和 MR64-MR71。图3不出用于设置模式寄存器118的命令地址信号CA0-CA9的分配的不例。参照图3，根据模式寄存器设置命令MRW，可以在时钟信号CK的上升沿和下降沿处加载命令地址信号CA0-CA9的每一个。在时钟信号CK的上升沿加载的命令地址信号CA4-CA9以及在时钟信号CK的下降沿加载的命令地址信号CAO和CAl可以分别用作信号MA0-MA7。在时钟信号CK的下降沿加载的命令地址信号CA2-CA9可以分别用作信号0P0-0P7。信号MA0-MA7和信号0P0-0P7可以用作设置信号MR16，MRl7和MR64-MR71。图4示出输入设置信号MR16、MRl7和MR64-MR71的方法的示例。参照图4，如果信号MA0-MA7的值指示10H(十六进制值)，则该方法进入用于设置信号MR16的输入模式，并且信号0P0-0P7的值可以用作存储体掩码信息。如果信号MA0-MA7的值指示IIH(十六进制值)，则该方法进入用于设置信号MR17的输入模式，并且信号0P0-0P7的值可以用作段掩码信息。如果信号MA0-MA7的值指示40H (十六进制值)，则该方法进入用于设置信号MR64的输入模式，并且信号0P0-0P7的值可以用作BANKO段掩码信息。如果信号MA0-MA7的值指示41H(十六进制值)，则该方法进入用于设置信号MR65的输入模式，并且信号0P0-0P7的值可以用作BANKl段掩码信息。如果信号MA0-MA7的值指示42H(十六进制值)，则该方法进入用于设置信号MR66的输入模式，并且信号0P0-0P7的值可以用作存储体BANK2的段掩码信息。如果信号MA0-MA7的值指示43H(十六进制值)，则该方法进入用于设置信号MR67的输入模式，并且信号0P0-0P7的值可以用作存储体BANK3的段掩码信息。如果信号MA0-MA7的值指示44H(十六进制值)，则该方法进入用于设置信号MR68的输入模式，并且信号0P0-0P7的值可以用作存储体BANK4的段掩码信息。如果信号MA0-MA7的值指示45H(十六进制值)，则该方法进入用于设置信号MR69的输入模式，并且信号0P0-0P7的值可以用作存储体BANK5的段掩码信息。如果信号MA0-MA7的值指示46H(十六进制值)，则该方法进入用于设置信号MR70的输入模式，并且信号0P0-0P7的值可以用作存储体BANK6的段掩码信息。如果信号MA0-MA7的值指示47H (十六进制值)，则该方法进入用于设置信号MR71的输入模式，并且信号0P0-0P7的值可以用作存储体BANK7的段掩码信息。图5是示出在信号0P0-0P7和将被掩码的存储体之间的关系的表格的示例。参照图5，如果设置存储体掩码信息，则信号0P0-0P7可以分别分配给存储体0-7。如果分配的信号0P0-0P7的逻辑值是“0”，则对应于信号0P0-0P7的存储体可以被设置为非掩码(non-mask)状态，在非掩码状态中自刷新操作被启用。如果分配的信号0P0-0P7的逻辑值是“1”，则对应于信号0P0-0P7的存储体可以被设置为掩码状态，在掩码状态中自刷新操作被禁用。存储体BANK0-BANK7可以由存储体地址BA [2:0]指定。如果存储体地址BA [2:0]是OOOb (二进制数)，则它可以指示BANKO存储体信号，并且如果存储体地址BA[2:0]是OOlb ( 二进制数)，则可以指示BANKl存储体信号。如果存储体地址BA[2:0]是010b、011b、100b、101b、I IOb 和 11 Ib (二进制数)，则它们可以指示 BANK2、BANK3、BANK4、BANK5、BANK6和BANK7存储体信号。图6是示出在信号0P0-0P7和将被掩码的段之间的关系的表格的示例。参照图6，如果设置存储体掩码信息，则信号0P0-0P7可以分别分配给段0-7。如果分配的信号0P0-0P7的逻辑值是“0”，则对应于信号0P0-0P7的段可以被设置为非掩码状态，在非掩码状态中自刷新操作被启用。如果分配的信号0P0-0P7的逻辑值是“1”，则对应于信号0P0-0P7的段可以被设置为掩码状态，在掩码状态中自刷新操作被禁用。段可以由行地址Xadd[12:10]的高位指定。存储体BANK0-BANK7可以由存储体地址BA[2:0]指定。如果行地址Xadd[12:10]是OOOb (二进制数)，则可以指示SegmentO段信号，并且如果行地址Xadd [12:10]是OOlb (二进制数)，则可以指示Segmentl段信号。如果行地址Xadd[12:10]是010b,OllbUOOb, IOlbUlOb和Illb ( 二进制数)，则可以指示Segment2、Segment3、Segment4、Segment5、Segment6 和 Segment7 段信号。图7和图8是用于阐明根据本发明构思示例实施例的通过掩码信息MSK将被掩码的存储体和段的图。在图7的表格中，利用“M”填充的部分是将被掩码的存储体和段。如果设置在MR16模式寄存器中的存储体掩码信息是10000010b (二进制数)，则可以掩码存储体BANKl和BANK7。如果设置在MR17模式寄存器中的段掩码信息是10000100b (二进制数)，则可以掩码段Segment2和Segment7。因此，如图8中所示，可以不在被掩码的存储体BANKl和BANK7上执行自刷新操作，并且可以不在存储体BANKO和BANK2-BANK6的被掩码的段Segment2和Segment7上执行自刷新操作。换句话说，存储体中彼此相同的指定段可以被掩码。
图9和图10是用于阐明根据本发明构思另一示例实施例的通过掩码信息MSK将被掩码的存储体和段的图。参照图9，如果设置在MR16模式寄存器中的存储体掩码信息是10000010b (二进制数)，则可以掩码存储体BANKl和BANK7。如果设置在MR64模式寄存器中的段掩码信息是10000100b ( 二进制数)，则可以掩码存储体BANKO的段Segment2和Segment7。如果设置在MR65模式寄存器中的段掩码信息是00100001b ( 二进制数)，则可以掩码存储体BANKl的段 Segment2 和 Segment7。如果设置在MR66模式寄存器中的段掩码信息是00000000b (二进制数)，则存储体BANK2中没有段会被掩码，并且在段上执行自刷新操作。如果设置在MR67模式寄存器中的段掩码信息是00001110b ( 二进制数)，则可以掩码存储体BANK3的段Segmentl、Segment2和Segment3。如果设置在MR68模式寄存器中的段掩码信息是10000001b (二进制数)，则可以掩码存储体BANK4的段SegmentO和Segment7。如果设置在MR69模式寄存器中的段掩码信息是01100000b (二进制数)，则可以掩码存储体BANK5的段Segment5和Segment6。如果设置在MR70模式寄存器中的段掩码信息是10000110b (二进制数)，则可以掩码存储体BANK6的段Segmentl、Segment 2和Segment70如果设置在MR71模式寄存器中的段掩码信息是11000011b ( 二进制数)，则可以掩码存储体 BANK7 的段 SegmentO、Segment1、Segment 6 和 Segment7。参照图10，存储体BANKl和BANK7被掩码并且在其上不执行自刷新操作，存储体BANKO的Segment2和Segment7被掩码并且在其上不执行自刷新操作，存储体BANK3的SegmentU Segment2和Segment3被掩码并且不在其上执行自刷新操作，存储体BANK4的SegmentO和Segment7被掩码并且不在其上执行自刷新操作，存储体BANK5的Segment5和Segment6被掩码并且不在其上执行自刷新操作，以及存储体BANK6的Segmentl、Segment2和Segment7被掩码并且不在其上执行自刷新操作。换句话说，存储体中彼此不同的选定段可以被掩码。图11是图1的掩码操作电路126的电路图的示例。参照图11，掩码操作电路126可以从掩码信息寄存器128接收掩码信息MSK。掩码信息MSK可以分别提供为用于存储信号0P0-0P7的第一寄存器REGl到第八寄存器REG8的输出信号。第一寄存器REGl到第八寄存器REG8的输出信号可以是指示将被掩码的存储体或段的信息。掩码操作电路126可以接收解码器1100的输出信号，解码器1100用于解码来自地址计数器124的刷新地址信号Radd。刷新地址信号Radd可以提供为存储体地址BA [2:0]或行地址Xadd[12:10]。解码器1100可以解码存储体地址BA[2:0]以生成在其上执行自刷新操作的存储体信号，或者解码行地址Xadd[12:10]以生成在其上执行自刷新操作的段信号。掩码操作电路126可以包括门电路，即，第一与门1101到第八与门1108，它们对存储在第一寄存器REGl到第八寄存器REG8中的存储体掩码信号与从解码器1100输出的存储体信号执行与(AND)运算。如果存储在第一寄存器REGl中的信号OPO匹配BANKO存储体信号则第一与门1101可以输出匹配信号MTCHO。如果存储在第二寄存器REG2中的信号OPl匹配BANKl存储体信号则第二与门1102可以输出匹配信号MTCHl。类似地，如果分别存储在第三寄存器REG3到第八寄存器REG8中的信号OP2-OP7分别匹配BANK2-BANK7存储体信号，则第三与门1103到第八与门1108可以输出匹配信号MTCH2-MTCH7。掩码操作电路126可以包括门电路，S卩，第一与门1101到第八与门1108，它们对存储在第一寄存器REGl到第八寄存器REG8中的段掩码信号与从解码器1100输出的段信号上执行AND运算。如果存储在第一寄存器REGl中的信号OPO匹配SegmentO段信号，则第一与门1101可以输出匹配信号MTCHO。如果存储在第二寄存器REG2中的信号OPl匹配Segment2段信号则第二与门1102可以输出匹配信号MTCHl。类似地，如果分别存储在第三寄存器REG3到第八寄存器REG8中的信号REG3-REG8分别匹配Segment2到Segment7段信号，则第三与门1103到第八与门1108可以输出匹配信号MTCH2-MTCH7。图12是用于阐明根据匹配信号MTCH来掩码存储体或段的方法的图的示例。参照图12，匹配信号MTCH[7:0]可以提供到第一开关1200到第八开关1207用于分别掩码BANK0-BANK7存储体信号。第一开关1200到第八开关1207可以包括在掩码操作电路126或行解码器112中。第一开关1200可以响应于匹配信号MTCHO的激活而掩码BANKO存储体信号以生成被掩码的BANKO存储体信号。第二开关1201可以响应于匹配信号MTCHl的激活而掩码BANKl存储体信号以生成被掩码的BANKl存储体信号。类似地，第三开关1202到第八开关1207可以响应于匹配信号MTCH2到MTCH7的激活而掩码BANK2到BANK7存储体信号以生成被掩 码的BANK2到BANK7存储体信号。匹配信号MTCH[7:0]可以提供到第一开关1200到第八开关1207，用于分别掩码SegmentO到Segment7段信号。第一开关1200可以响应于匹配信号MTCHO的激活而掩码SegmentO段信号以生成被掩码的SegmentO段信号。第二开关1201可以响应于匹配信号MTCHl的激活而掩码Segmentl段信号以生成被掩码的Segmentl段信号。类似地，第三开关1202到第八开关1207可以响应于匹配信号MTCH2到MTCH7的激活而掩码Segment2到Segment7段信号以生成被掩码的Segment2到Segment7段信号。图13和图14是用于阐明根据本发明构思的各个示例实施例的CPSR操作的时序图。参照图13，根据模式寄存器设置命令MRW，可以在时钟信号CK的定时t0处设置MR16模式寄存器。在时钟信号CK的上升沿加载的命令地址信号CA4-CA9以及在时钟信号CK的下降沿处加载的命令地址信号CAO和CAl可以分别输入为信号MA0-MA7，并且信号MA0-MA7的值可以设置为10H(十六进制值)。在时钟信号CK的下降沿处加载的命令地址信号CA2-CA9可以分别输入为信号0P0-0P7，并且信号0P0-0P7的值可以设置为存储体掩码信息。在时钟信号CK的定时tl处，可以设置MR17模式寄存器。在时钟信号CK的上升沿加载的命令地址信号CA4-CA9以及在时钟信号CK的下降沿处加载的命令地址信号CAO和CAl可以分别输入为信号MA0-MA7，并且信号MA0-MA7的值可以被设置为11H(十六进制值)。在时钟信号CK的下降沿处加载的命令地址信号CA2-CA9可以分别输入为信号0P0-0P7，并且信号0P0-0P7的值可以被设置为全部存储体的规则段掩码信息。在时钟信号CK的定时t2，可以根据在MR16模式寄存器中设置的存储体掩码信息和在MR17模式寄存器中设置的段掩码信息来执行自刷新操作。如上参照图7所述，如果在MR16模式寄存器中设置的存储体掩码信息是10000010b (二进制数)并且在MR17模式寄存器中设置的段掩码信息是10000100b ( 二进制数)，则在存储体BANKl和BANK7上不执行自刷新操作并且在存储体BANKO和BANK3-BANK6的Segment2和Segment7上不执行自刷新操作，如图8中所示。参照图14，根据模式寄存器设置命令MRW，可以在时钟信号CK的定时t0处设置MR16模式寄存器。在时钟信号CK的上升沿处加载的命令地址信号CA4-CA9以及在时钟信号CK的下降沿处加载的命令地址信号CAO和CAl可以分别输入为信号MA0-MA7，并且信号MA0-MA7的值可以被设置为10H(十六进制值)。在时钟信号CK的下降沿处加载的命令地址信号CA2-CA9可以分别输入为信号0P0-0P7，并且信号0P0-0P7的值可以被设置为存储体掩码信息。在时钟信号CK的定时tl处，可以设置MR64模式寄存器。在时钟信号CK的上升沿处加载的命令地址信号CA4-CA9以及在时钟信号CK的下降沿处加载的命令地址信号CAO和CAl可以分别输入为信号MA0-MA7，并且信号MA0-MA7的值可以被设置为40H(十六进制值)。在时钟信号CK的下降沿处加载的命令地址信号CA2-CA9可以分别输入为信号0P0-0P7，并且信号0P0-0P7的值可以被设置为存储体BANKO的段掩码信息。在时钟信号CK的定时t2处，可以设置MR66模式寄存器。在时钟信号CK的上升沿处加载的命令地址信号CA4-CA9以及在时钟信号CK的下降沿处加载的命令地址信号CAO和CAl可以分别输入为信号MA0-MA7，并且信号MA0-MA7的值可以被设置为42H(十六进制值)。在时钟信号CK的下降沿处加载的命令地址信号CA2-CA9可以分别输入为信号0P0-0P7,并且信号0P0-0P7的值可以被设置为存储体BANK2的段掩码信息。在时钟信号CK的定时t3处，可以设置MR69模式寄存器。在时钟信号CK的上升沿处加载的命令地址信号CA4-CA9以及在时钟信号CK的下降沿处加载的命令地址信号CAO和CAl可以分别输入为信号MA0-MA7，并且信号MA0-MA7的值可以被设置为45H(十六进制值)。在时钟信号CK的下降沿处加载的命令地址信号CA2-CA9可以分别输入为信号0P0-0P7，并且信号0P0-0P7的值可以被设置为存储体BANK5的段掩码信息。在时钟信号CK的定时t4处，可以设置MR71模式寄存器。在时钟信号CK的上升沿处加载的命令地址信号CA4-CA9以及在时钟信号CK的下降沿处加载的命令地址信号CAO和CAl可以分别输入为信号MA0-MA7，并且信号MA0-MA7的值可以被设置为47H(十六进制值)。在时钟信号CK的下降沿处加载的命令地址信号CA2-CA9可以分别输入为信号0P0-0P7，并且信号0P0-0P7的值可以被设置为存储体BANK7的段掩码信息。在时钟信号CK的定时t5，可以根据在MR16模式寄存器中设置的存储体掩码信息和在MR64、MR66、MR69和MR71模式寄存器中设置的段掩码信息来执行自刷新操作。如上参照图9所述，例如，在MR16模式寄存器中设置的存储体掩码信息可以是10000010b ( 二进制数)，在MR64模式寄存器中设置的段掩码信息可以是10000100b ( 二进制数)，在MR66模式寄存器中设置的段掩码信息可以是00000000b (二进制数)，在MR69模式寄存器中设置的段掩码信息可以是01100000b (二进制数)，并且在MR71模式寄存器中设置的段掩码信息可以是11000011b。因此，如图15中所示，可以在存储体BANKl和BANK7上不执行自刷新操作，可以在存储体BANKO的段Segment2和Segment7上不执行自刷新操作，可以在存储体BANK2的全部段上执行自刷新操作，并且可以在存储体BANK5的段Segment5和Segment6上不执行自刷新操作。图16是根据本发明构思示例实施例的、应用了图1的半导体存储器件100的存储器系统1300的框图。参照图16，存储器系统1300可以包括存储器控制器1320和存储器模块1310。存储器模块1310可以包括安装在模块板上的至少一个半导体存储器件1330。例如，半导体存储器件1330可以是DRAM芯片。半导体存储器件1330可以包括多个半导体层。半导体层可以包括至少一个主芯片(master chip) 1331和至少一个从芯片(slave chip) 1332。可以经由娃通孔(through silicon via, TSV)执行半导体层之间的信号传输。主芯片1331和从芯片1332可以根据本发明构思的各个示例实施例来执行CPSR操作。主芯片1331和从芯片1332每个都可以包括图1的半导体存储器件100。半导体存储器件100可以包括具有多个存储体的存储器单元阵列、掩码信息寄存器和掩码操作电路，每个存储体都包括多个段，掩码信息寄存器通过存储指示在其上不执行自刷新操作的存储体和段的信息来生成掩码信息，而且掩码操作电路响应于掩码信息在每个存储体的段上不执行自刷新操作。存储体信息可以被设置以使得在对应存储体上不执行自刷新操作，而不考虑段信息。段信息可以被设置以使得在全部存储体的彼此相同的指定段上不执行自刷新操作。段信息可以被设置以使得在指定存储体的彼此不同的选定段上不执行自刷新操作。存储器模块1310可以经由系统总线与存储器控制器1320通信。数据DQ、命令/地址CMD/ADD、时钟信号CLK等等可以经由系统总线在存储器模块1310和存储器控制器1320之间传输。图17是根据本发明构思的示例实施例的在其上安装有存储器系统的计算系统1400的框图。参照图17，根据本发明构思一些示例实施例的半导体存储器件可以安装为诸如移动设备或台式机的计算系统1400中的RAM 1420。安装为RAM1420的半导体存储器件可以是根据上述示例实施例的半导体存储器件中的一个。例如，RAM 1420可以是根据上述示例实施例中的一个的半导体存储器件或者可以以存储器模块的形式。RAM 1420可以是包括半导体存储器件和存储器控制器的构思。参照图17，计算系统1400包括中央处理单元(CPU) 1410、RAM 1420、用户界面1430和非易失性存储器1440，它们中的每一个都电连接到总线1450。非易失性存储器1440可以是诸如SSD或HDD的大容量储存设备。在计算系统1400中，RAM 1420可以根据本发明构思的各个示例实施例来执行CPSR操作。在半导体存储器件上的刷新操作中，该CPSR操作可以包括存储指示在其上不执行自刷新操作的存储体和段的信息的操作、不考虑段信息在对应于存储体信息的存储体上不执行自刷新操作的操作、以及根据段信息在指定存储体中彼此不同的选定段上不执行自刷新操作的操作。此外，在CPSR中，可以根据段信息在全部存储体彼此相同的指定段上不执行自刷新操作。尽管已经参考一些示例实施例对本发明构思的示例实施例进行了具体图示和描述，但是应当理解，在不脱离以下权利要求的精神和范围的情况下，可以在形式和细节上做出各种变化。
权利要求
1.一种执行自刷新操作的半导体存储器件，所述半导体存储器件包括 存储器单元阵列，包括多个存储体，每个存储体包括多个段； 掩码信息寄存器，被配置为通过存储刷新信息来生成掩码信息，该刷新信息指示在其上不执行自刷新操作的存储器单元阵列的一部分；以及 掩码操作电路，被配置为响应于掩码信息在存储器单元阵列的所述部分上不执行自刷新操作。
2.如权利要求1所述的半导体存储器件，其中所述刷新信息包括存储体信息，该存储体信息指示在对应于该存储体信息的存储体上不执行自刷新操作。
3.如权利要求1所述的半导体存储器件，其中所述刷新信息包括段信息，该段信息指示在全部存储体中的指定段上不执行自刷新操作，该指定段对全部存储体是一样的。
4.如权利要求1所述的半导体存储器件，其中所述刷新信息包括段信息，该段信息指示在指定存储体中的选定段上不执行自刷新操作息，该指定存储体中的至少一个指定存储体具有不同于另一个指定存储体的至少一个选定段。
5.如权利要求1所述的半导体存储器件，其中所述刷新信息包括存储体信息、第一段信息和第二段信息，并且所述掩码信息寄存器包括 存储体掩码信息寄存器，被配置为存储存储体信息，该存储体信息指示在其上不执行自刷新操作的存储体； 第一段掩码信息寄存器，被配置为存储第一段信息，该第一段信息指示在其上不执行自刷新操作的全部存储体中的指定段；以及 第二段掩码信息寄存器，被配置为存储第二段信息，该第二段信息指示在其上不执行自刷新操作的指定存储体中的选定段。
6.如权利要求5所述的半导体存储器件，其中所述存储体信息、第一段信息和第二段信息是从模式寄存器提供的，该模式寄存器被配置为向掩码信息寄存器分配接收到的命令地址信号。
7.如权利要求1所述的半导体存储器件，还包括 自刷新内部命令生成器，被配置为响应于自刷新命令周期性地生成内部刷新信号；以及 地址计数器，被配置为响应于内部刷新信号更新刷新地址信号。
8.如权利要求7所述的半导体存储器件，其中所述掩码操作电路响应于内部刷新信号来检测刷新地址信号和掩码信息之间的匹配或不匹配以生成匹配信号。
9.如权利要求8所述的半导体存储器件，其中所述匹配信号被提供给开关单元，该开关单元掩码对应于刷新地址信号的存储体信号或段信号。
10.一种刷新包括多个存储体的半导体存储器件的方法，每个存储体包括多个段，所述方法包括 存储指示在其上不执行自刷新操作的存储体的存储体信息和段的段信息； 不考虑段信息，在对应于存储体信息的存储体上不执行自刷新操作；以及 根据段信息，在指定存储体中彼此不同的选定段上不执行自刷新操作。
11.如权利要求10所述的方法，其中根据段信息，在全部存储体的彼此相同的指定段上不执行所述自刷新操作。
12.如权利要求10所述的方法，其中所述存储体信息和段信息是根据模式寄存器设置命令，利用分配给在时钟信号的上升沿处加载的以及在时钟信号的下降沿处加载的命令地址信号的值来设置的。
13.如权利要求10所述的方法，还包括 响应于自刷新命令周期性地生成内部刷新信号；以及 响应于内部刷新信号更新刷新地址信号。
14.如权利要求13所述的方法，还包括响应于内部刷新信号来检测刷新地址信号和存储体信息或段信息之间的匹配或不匹配以生成匹配信号。
15.如权利要求14所述的方法，还包括根据匹配信号掩码对应于刷新地址信号的存储体信号或段信号。
16.一种执行自刷新操作的半导体存储器件，所述半导体存储器件包括 存储器单元阵列，包括多个存储体，每个存储体包括多个段；以及 控制逻辑，被配置为在存储器单元阵列的选定存储体的选定段上不执行自刷新操作。
17.如权利要求16所述的半导体存储器件，其中所述控制逻辑被配置为设置指示选定存储体的存储体信息。
18.如权利要求16所述的半导体存储器件，其中所述控制逻辑被配置为设置指示选定段的段信息，该段信息指示全部存储体中的选定段，该选定段对全部存储体是一样的。
19.如权利要求16所述的半导体存储器件，其中所述控制逻辑被配置为设置指示选定段的段信息，该段信息指示选定存储体中的选定段，该选定存储体中的至少一个选定存储体具有不同于另一个选定存储体的至少一个选定段。
20.如权利要求16所述的半导体存储器件，其中所述控制逻辑包括 存储体掩码信息寄存器，被配置为存储存储体信息，该存储体信息指示在其上不执行自刷新操作的选定存储体； 第一段掩码信息寄存器，被配置为存储第一段信息，该第一段信息指示在其上不执行自刷新操作的全部存储体中的第一指定段；以及 第二段掩码信息寄存器，被配置为存储第二段信息，该第二段信息指示在其上不执行自刷新操作的选定存储体中的第二指定段。
全文摘要
本发明公开在一种执行综合局部自刷新(CPSR)方案的半导体存储器件，在该CPSR方案中，CPSR操作在每个存储体中包括的段上不执行自刷新操作。半导体存储器件包括掩码信息寄存器，被配置为通过存储指示在其上不执行自刷新操作的存储体和段的信息来生成掩码信息；以及掩码操作电路，被配置为响应于掩码信息在每个存储体的段上不执行自刷新操作。半导体存储器件根据用户便利性有效地执行刷新操作并支持低功耗。
文档编号G11C11/401GK103065674SQ201210404449
公开日2013年4月24日 申请日期2012年10月22日 优先权日2011年10月21日
发明者尹载允, 金孝昶, 李祥载 申请人:三星电子株式会社