专利名称：电阻变化型非易失性存储元件的写入方法
技术领域：
本发明涉及根据施加的电信号，使电阻值可逆地变化的电阻变化型非易失性存储元件的写入方法。
背景技术：
近年来，作为用于携带型数字设备等的大容量且高速的非易失性存储装置、例如使用了铁电体电容器或电阻变化元件等的非易失性存储元件的非易失性存储装置被关注。电阻变化元件存在被称为单极型(unipolar)(或单极型(monopolar))电阻变化元件和双极型电阻变化元件的两种的电阻变化元件。单极型(或单极型)电阻变化元件具有通过相同极性的两个驱动电压能够从高电阻状态向低电阻状态变化、或从低电阻状态向高电阻状态变化的特性。双极型电阻变化元件具有以不同的极性的两个驱动电压从高电阻状态向低电阻状态变化，或是从低电阻状态向高电阻状态变化的特性。单极型电阻变化元件作为电流控制元件，例如，因为能够使用利用仅一个电压的极性的非线性的电压-电流特性的单向二极管，所以能使电阻变化元件和电流控制元件构成的存储单元的结构简单。另一方面，双极型电阻变化元件作为电流控制元件，典型的有使用利用双方的电压极性的非线性的电压-电流特性的双向二极管。双极型电阻变化元件因为使用短的脉冲宽度的电脉冲来进行使电阻变化元件高电阻化的复位操作和使电阻变化元件低电阻化的置位操作，所以动作速度快。作为使用了电阻变化元件的非易失性存储装置公知有使将MOS晶体管与电阻串联连接的、所谓ITlR型的存储单元矩阵状地阵列配置的非易失性存储装置。例如，在专利文献I中，公开有使用了氧化铜(Cu2O)形成的双极型的电阻变化元件的ITlR型的非易失性存储兀件。另外，作为使用了电阻变化元件的非易失性存储装置公知有使将二极管和电阻变化元件串联连接的、所谓IDlR型的交叉点存储单元矩阵状地阵列配置的非易失性存储装置。现有技术文献专利文献专利文献1:美国专利第7289351号说明书(Fig. 2，Fig. 5，Fig. 7)
发明内容
发明将要解决的技术问题但是，本发明者发现在上述以往的非易失性存储元件中，存在在高电阻状态产生漂移这样的问题。本发明是鉴于这样的情况而完成的，其目的是提供能够抑制高电阻状态的漂移的电阻变化型非易失性存储元件的写入方法。
用于解决课题的手段为了实现上述目的，本发明涉及的电阻变化型非易失性存储元件的写入方法的一个实施方式，是针对电阻变化型非易失性存储元件的数据写入方法，该电阻变化型非易失性存储元件具有第一电极、第二电极、以及电阻变化层，其中，该电阻变化层介于所述第一电极以及所述第二电极之间，与所述第一电极和第二电极相接，通过在所述第一电极及所述第二电极之间被施加电信号，能够在高电阻状态和低电阻状态这两个电阻状态可逆地变化，所述电阻变化层由第一金属氧化物和第二金属氧化物的层叠结构所构成，其中，所述第一金属氧化物是由与所述第一电极相接的第一金属构成，所述第二金属氧化物是由与所述第二电极相接的的第二金属构成，所述写入方法具有以下步骤通过以所述第一电极做为基准对所述第二电极施加负的第一电压，从而使所述电阻变化层成为示出电阻值RL的所述低电阻状态的步骤；以及使所述电阻变化层成为所述高电阻状态的步骤，其中，是所述电阻变化层成为所述高电阻状态的步骤具有以所述第一电极为基准，对所述第二电极施加正的第二电压，而使所述电阻变化层的电阻值成为比所述电阻值RL大的电阻值RH的步骤；以及在由成为比所述电阻值RL大的电阻值RH的步骤所施加所述正的第二电压之后，通过基于所述第一电极，对所述第二电极施加使所述电阻变化层从所述高电阻状态向所述低电阻状态变化的、比阈值电压的绝对值小的负的第三电压，从而使所述电阻变化层成为示出所述电阻值RH以上的电阻值RHl的高电阻状态的步骤。另外，这些的所有的、或具体的方式，可以由系统、方法、集成电路来实现，也可以由系统、方法或集成电路的任意的组合来实现。发明的效果根据本发明能够实现抑制低电阻侧的高电阻状态的漂移、可最大限度确保电阻变化窗的电阻变化型非易失性存储元件的写入方法。
图1是示出实施方式I涉及的非易失性存储元件的结构的一个例子的模式图。图2A是用于说明实施方式I涉及的非易失性存储元件的写入方法的流程图。图2B是用于说明实施方式I涉及的非易失性存储元件的写入方法的流程图。图3A是用于说明实施方式I涉及的非易失性存储元件的高电阻化的写入方法的图。图3B是用于说明实施方式I涉及的非易失性存储元件的高电阻化的写入方法的图。图3C是用于说明以往的非易失性存储元件的高电阻化的写入方法的图。图4是示出对于实施方式I涉及的非易失性存储元件利用以往的写入方法施加了正负交替脉冲的情况的电阻变化的图表。图5是示出对于实施方式I涉及的非易失性存储元件利用以往的写入方法施加了正负交替脉冲的情况的电阻变化时的电阻值的标准期望值分布的图表。图6是示出利用电压扫描使实施方式I涉及的非易失性存储元件从低电阻状态向高电阻状态变化的情况的电阻变化特性的图表。图7是示出利用电压扫描使实施方式I涉及的非易失性存储元件从高电阻状态向低电阻状态变化的情况的电阻变化特性的图表。图8A是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是200ns时的电阻值的标准期望值分布的图表。图SB是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是200ns时的电阻值的标准期望值分布的图表。图SC是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是200ns时的电阻值的标准期望值分布的图表。图8D是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是200ns时的电阻值的标准期望值分布的图表。图8E是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是200ns时的电阻值的标准期望值分布的图表。图8F是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是200ns时的电阻值的标准期望值分布的图表。图8G是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是200ns时的电阻值的标准期望值分布的图表。图9A是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是I μ s时的电阻值的标准期望值分布的图表。图9Β是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是I μ s时的电阻值的标准期望值分布的图表。图9C是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是I μ S时的电阻值的标准期望值分布的图表。图9D是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是I μ s时的电阻值的标准期望值分布的图表。图9Ε是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是I μ S时的电阻值的标准期望值分布的图表。图9F是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是I μ S时的电阻值的标准期望值分布的图表。图9G是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是I μ s时的电阻值的标准期望值分布的图表。图1OA是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是10 μ s时的电阻值的标准期望值分布的图表。图1OB是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是10 μ s时的电阻值的标准期望值分布的图表。图1OC是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是10 μ s时的电阻值的标准期望值分布的图表。图1OD是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是10 μ s时的电阻值的标准期望值分布的图表。图1OE是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是10 μ s时的电阻值的标准期望值分布的图表。
图1OF是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是10 μ s时的电阻值的标准期望值分布的图表。图1OG是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是10 μ s时的电阻值的标准期望值分布的图表。图1lA是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是100 μ s时的电阻值的标准期望值分布的图表。图1lB是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是100 μ s时的电阻值的标准期望值分布的图表。图1lC是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是100 μ s时的电阻值的标准期望值分布的图表。图1lD是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是100 μ s时的电阻值的标准期望值分布的图表。图1lE是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是100 μ s时的电阻值的标准期望值分布的图表。图1lF是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是100 μ s时的电阻值的标准期望值分布的图表。图1lG是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是100 μ s时的电阻值的标准期望值分布的图表。图12Α是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是Ims时的电阻值的标准期望值分布的图表。图12Β是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是Ims时的电阻值的标准期望值分布的图表。图12C是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是Ims时的电阻值的标准期望值分布的图表。图12D是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是Ims时的电阻值的标准期望值分布的图表。图12Ε是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是Ims时的电阻值的标准期望值分布的图表。图12F是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是Ims时的电阻值的标准期望值分布的图表。图12G是示出在以实施方式I涉及的高电阻化的写入方法施加100组的情况下、且高电阻稳定化写入电压脉冲的宽度是Ims时的电阻值的标准期望值分布的图表。图13是示出实施方式I涉及的各脉冲宽度和VtlUVtl的值的关系的图。图14是示出对非易失性存储元件进行实施方式I的变形例涉及的写入方法的情况的电阻变化的图表。图15是示出对非易失性存储元件进行实施方式I的变形例涉及的写入方法的情况的电阻变化时的电阻值的标准期望值分布的图表。图16是示出有关实施方式I涉及的非易失性存储装置具有具体的阵列结构的存储单元的情况的一个结构的框图。
图17是示出以往的非易失性存储元件的结构的图。
具体实施例方式(实现本发明的一个方式的经过)本发明者发现涉及以往的半导体元件的写入方法产生如下的问题:在从低电阻的状态变化为高电阻的状态的高电阻化的写入时，存在停留在不完全的高电阻状态的电阻值状态的情况。以下，对成为这样的经过进行说明。图17是以往的非易失性存储元件的结构，示出使用了双极型的电阻变化元件的ITlR型的非易失性存储元件的结构。图17示出的非易失性存储元件940具有电阻变化元件930和MOS晶体管938。MOS晶体管938是控制对电阻变化元件930的访问的有源元件的I个例子。电阻变化元件930和MOS晶体管938被电串联连接。电阻变化元件930具有第一电极936、第二电极932、和电阻变化层934，电阻变化层934被夹在第一电极936、以及第二电极932之间而构成。对如上构成的非易失性存储元件940的以往的写入方法例如是按照以下说明。S卩，在电阻变化元件930的电阻值为高电阻的状态时，将MOS晶体管938的漏极/源端子中、未与电阻变化元件930连接的端子(例如源端子)做为基准电压(接地)，对第一电极936供给正电压以使对电阻变化元件930施加低电阻化电压。由此，电阻变化元件930的电阻从高电阻的状态向低电阻的状态转移，非易失性存储元件940的电阻值成为低电阻的状态。另一方面，在电阻变化元件930的电阻值为低电阻的状态时，当对电阻变化元件930施加电流从第二电极932向第一电极936的方向流动的高电阻化电压时，电阻变化元件930的电阻值从低电阻的状态向高电阻的状态转移，非易失性存储元件940的电阻值成为高电阻的状态。但是，在以往的半导体元件的写入方法中，存在在高电阻状态产生漂移这样的问题，即，在从低电阻的状态变化为高电阻的状态的高电阻化的写入时，存在成为停留在不完全的高电阻状态的电阻状态这样的问题。以下对于该问题进行说明。本发明者们讨论了在电阻变化层具有钽和铪等的过渡金属的缺氧型氧化物的双极型的电阻变化型非易失性存储装置。在这里，所谓缺氧型的氧化物是指根据该氧化物的化学计量组成氧不足的状态的氧化物。具有化学计量学组成的金属氧化物的大多示出绝缘性，但通过设置为缺氧型，成为示出半导体的、或导体的特性。利用上述以往的写入方法，实施了过渡金属的缺氧型氧化物的写入。即，使在电阻变化层具有过渡金属的缺氧型氧化物的存储单元向高电阻的状态转移的情况下，施加正电压的写入脉冲，在转移到低电阻的情况下施加负电压的写入脉冲。于是，在从低电阻的状态向高电阻的状态变化的高电阻化的写入时，存在高电阻状态的电阻值未成为规定的电阻值、而成为从规定的电阻值向低电阻侧偏移了的状态的情况。另外，以后，将这样停留在不完全的高电阻状态的电阻状态称为未高电阻状态。
在高电阻化的写入后，在高电阻的状态成为上述未高电阻状态(从规定的电阻值向低电阻侧偏移的状态)的情况下，在搭载了多个的存储单元的电阻变化型非易失性存储装置中，作为高电阻的状态和低电阻的状态之间的电阻差的读出窗变小。总之，在这样的情况下，存在例如读出速度下降，或因电阻状态的漂移使窗消失、而无法读出的特性劣化或动作不良的可能性。另外，尽量使电阻变化型非易失性存储装置在高电阻侧(低电流侧)工作，能够降低消耗电力。本发明的实施方式是鉴于这样的情况而完成的，其目的是提供抑制低电阻侧的高电阻状态的漂移、并能最大限度地确保电阻变化窗的电阻变化型非易失性存储元件的写入方法。为了实现上述目的，本发明的一个实施方式涉及的电阻变化型非易失性存储元件的写入方法，是针对电阻变化型非易失性存储元件的数据写入方法，该电阻变化型非易失性存储元件具有第一电极、第二电极、以及电阻变化层，其中，该电阻变化层介于所述第一电极以及所述第二电极之间，与所述第一电极和第二电极相接，通过在所述第一电极及所述第二电极之间被施加电信号，能够在高电阻状态和低电阻状态这两个电阻状态可逆地变化，所述电阻变化层由第一金属氧化物和第二金属氧化物的层叠结构所构成，其中，所述第一金属氧化物是由与所述第一电极相接的第一金属构成，所述第二金属氧化物是由与所述第二电极相接的的第二金属构成，所述写入方法具有以下步骤通过以所述第一电极为基准对所述第二电极施加负的第一电压，从而使所述电阻变化层成为示出电阻值RL的所述低电阻状态的步骤；以及使所述电阻变化层成为所述高电阻状态的步骤，其中，是所述电阻变化层成为所述高电阻状态的步骤具有以所述第一电极为基准，对所述第二电极施加正的第二电压，而使所述电阻变化层的电阻值成为比所述电阻值RL大的电阻值RH的步骤；以及在由成为比所述电阻值RL大的电阻值RH的步骤所施加所述正的第二电压之后，通过基于所述第一电极，对所述第二电极施加使所述电阻变化层从所述高电阻状态向所述低电阻状态变化的、比阈值电压的绝对值小的负的第三电压，从而使所述电阻变化层成为示出所述电阻值RH以上的电阻值RHl的高电阻状态的步骤。由此，通过高电阻化写入步骤，为了使电阻变化型非易失性存储元件高电阻化，在施加正电压后进行施加负电压的写入。即，在高电阻化写入步骤中，在用于高电阻化的第一高电阻化写入步骤之后进行用于高电阻稳定化的第二高电阻化写入步骤。换言之，在第一高电阻化写入步骤即使电阻变化型非易失性存储元件成为未高电阻状态，通过此后接着用于高电阻稳定化的第二高电阻化写入步骤，电阻变化型非易失性存储元件能够可靠地变化为高电阻状态。由此，即使是未高电阻状态能出现的电阻变化元件，通过修正为正常高电阻状态，能够实现抑制低电阻侧的高电阻状态的漂移，并能够最大限度地确保电阻变化窗的电阻变化元件的写入方法。另外，例如所述第一金属氧化物的缺氧度，也可以设为比所述第二金属氧化物的
缺氧度大。另外，例如所述第二金属氧化物的电阻值，也可以设为比所述第一金属氧化物的电阻值大。
另外，例如所谓所述第一金属和所述第二金属，也可以分别是过渡金属。另外，例如所述第一过渡金属和所述第二过渡金属也可以是相同的金属。在这里，例如所谓所述第一金属和所述第二金属，也可以为钽。另外，例如所谓所述第一金属和所述第二金属是不同的金属，所述第二金属的标准电极电位，也可以设为比所述第一金属的标准电极电位低。另外，例如在使所述电阻变化层成为示出所述电阻值RH以上的电阻值RHl的所述高电阻状态的步骤中，也可以通过使所述电阻变化层的电阻值成为比所述电阻值RL大的电阻值RH的步骤，施加所述正的第二电压施加后的所述负的第三电压，使用施加的所述负的第三电压进行读出所述电阻变化型非易失性存储元件的数据。另外，为了实现上述目的，本发明的一个实施方式涉及的电阻变化型非易失性存储元件，具有第一电极；第二电极；以及电阻变化层，其介于所述第一电极以及所述第二电极之间，与所述第一电极和第二电极相接，通过对所述第一电极及所述第二电极之间被施加电信号，能够在高电阻状态和低电阻状态这两个电阻状态可逆地变化，所述电阻变化层由第一金属氧化物和第二金属氧化物的层叠结构所构成，其中，所述第一金属氧化物是由与所述第一电极相接的第一金属构成，所述第二金属氧化物是由与所述第二电极相接的的第二金属构成，所述电阻变化层具有以所述第一电极为基准，对所述第二电极施加负的第一电压，而变化为示出电阻值RL的所述低电阻状态的特性；以及通过基于所述第一电极，对所述第二电极施加正的第二电压，从而使所述电阻变化层成为比所述所电阻值RL大的电阻值RH，在施加所述第二电压后，通过基于所述第一电极，对所述第二电极施加负的第三电压、即比使所述电阻变化层从所述高电阻状态向所述低电阻状态变化的阈值电压的绝对值小的所述第三电压，从而使所述电阻变化层变化为示出所述电阻值RH以上的电阻值RHl的所述高电阻状态的特性。根据本发明，能够实现抑制低电阻侧的高电阻状态的漂移，并能够最大限度地确保电阻变化窗的电阻变化元件的写入方法。具体地说，在对电阻变化元件实施第一高电阻化写入时，电阻变化元件即使变化为未充分高电阻化的未高电阻状态的情况，通过在第一高电阻化写入后实施用于高电阻稳定化的第二高电阻化写入，能够可靠地设置为高电阻状态。由此，可实现控制高电阻状态的漂移，并在高电阻侧最大限度地确保电阻变化的窗的电阻变化型非易失性存储元件的写入方法。另外，除了能够实现电阻变化型非易失性存储元件的高电阻状态的稳定化，还能够实现存储单元的读出高速化、成品率提高、以及低消耗电力。另外，这些所有的、或具体的的形态，可以由系统、方法、以及集成电路来实现，也可以由系统、方法或集成电路任意的组合来实现。另外，在以下说明的实施方式都是示出本发明的一个具体的例子。以下的实施方式所示出的数值、形状、材料、组成部分、组成部分的配置位置及连接方式、步骤、步骤的顺序等是一个例子，主旨不是限定本发明。另外，对于在以下的实施方式的组成部分中、示出最上位概念的独立权利要求没有记载的组成部分，作为任意的组成部分而被说明。以下，对于本发明的实施方式参照附图详细地进行说明。如上述，本申请发明者们正研究在电阻变化层使用了作为双极型的电阻变化材料的、钽和铪等的过渡金属的缺氧型氧化物的存储单元构成的电阻变化型非易失性存储装置。在以下的实施方式中，对于由使用了这样的材料的存储单元所组成的电阻变化型非易失性存储元件进行了说明。(实施方式I)图1是示出实施方式I涉及的非易失性存储元件的结构的一个例子的模式图。图1示出的非易失性存储元件100具有电阻变化元件10和电流控制元件20,电阻变化元件10和电流控制元件被串联连接。电阻变化元件10具有第一电极1、第二电极2、以及电阻变化层3，其中，电阻变化层3介于第一电极I及第二电极2之间且连接第一电极I和第二电极2相接，第一电极1、电阻变化层3、和第二电极2在基板上以该顺序层叠而构成。电阻变化层3由第一电极I和第二电极2夹持而构成，通过在第一电极I和第二电极2之间施加电信号，从而使高电阻状态和低电阻状态这两个电阻状态可逆地变化。电阻变化层3由第一过渡金属氧化物层3a和第二过渡金属氧化物层3b构成，其中，第一过渡金属氧化物层3a由缺氧型的过渡金属氧化物构成，第二过渡金属氧化物层3b由比第一过渡金属氧化物层3a缺氧度小的过渡金属氧化物构成。在这里，所谓缺氧度是指在各自的过渡金属中，相对构成该化学计量组成的氧化物的氧的量，不足的氧的比率。例如，在过渡金属是钽(Ta)情况下，化学计量学的氧化物的组成是Ta2O5，可表现为Ta02.5。在这里，Ta02.5的缺氧度是0%。另外，例如TaOh5组成的缺氧型的钽氧化物的缺氧度成为缺氧度=(2. 5-1. 5) /2. 5=40%。通常，化学计量学组成的氧化物往往表现绝缘体的特性，但缺氧型的过渡金属氧化物往往表现半导体的特性。总之，一般情况下，可以说缺氧度更小(更接近化学计量组成)的过渡金属氧化物，比起缺氧度更大的过渡金属氧化物电阻高。在这里，第二过渡金属氧化物层3b也可以比第一过渡金属氧化物层3a电阻高。通过设为这样的结构，在电阻变化时，对第一电极I以及被第二电极2之间施加的电压，被第二过渡金属氧化物层3b分配更多的电压，在第二过渡金属氧化物层3b中能够更容易发生的过渡金属氧化物的氧化还原反应。例如，构成第二过渡金属氧化物层3b的过渡金属，在作为氧化物能取得多个的化学计量组成的情况下，也可以使用那些中电阻值最高的过渡金属氧化物或比该过渡金属氧化物氧缺损了的缺氧型的过渡金属氧化物。另外，构成第一过渡金属氧化物层3a的金属，在作为氧化物能取多个的化学计量组成的情况下，其中，也可以使用比构成第二过渡金属氧化物层3b的过渡金属氧化物电阻值的低的缺氧型的过渡金属氧化物。在这里，构成第一过渡金属氧化物层3a的第一过渡金属、和构成第二过渡金属氧化物层3b的第二过渡金属既可以使用相同的材料，也可以使用不同的材料。作为过渡金属，可使用钽(Ta)、钛(Ti)、铪(Hf)、锆(Zr)、钶(Nb)、钨(W)等。过渡金属为了能够取得多种氧化状态，可通过氧化还原反应实现不同的电阻状态。在第一过渡金属和第二过渡金属使用相互不同的材料的情况下，第二过渡金属的标准电极电位也可以比第一过渡金属的标准电极电位低。电阻变化现象可认为因形成在电阻高的第二过渡金属氧化物层3b中或其近旁的的微小的纤丝(导电路径)中发生氧化还原反应，而使该电阻值变化。标准电极电位该值低的一方表现容易被氧化的特性，在第二过渡金属氧化物中发生更多的氧化还原反应的一方，可期待稳定的动作。
在这里，电阻变化层3的电阻值的增加(高电阻化)，可认为通过如下方式来表现:因正的电压脉冲所致，氧离子从第一过渡金属氧化物层3a向第二过渡金属氧化物层3b移动，来补偿在第二过渡金属氧化物层3b中或其近旁形成的微小的纤丝的氧缺损。另一方面，电阻变化层3的电阻值的减少(低电阻化)，可认为通过如下方式表现:因负电压脉冲所致，氧离子从第二过渡金属氧化物层3b向第一过渡金属氧化物层3a移动，来增加第二过渡金属氧化物层3b中或其邻近形成的微小的纤丝的氧缺损。在电阻变化层3中，对构成第一过渡金属氧化物层3a的第一过渡金属、和构成第二过渡金属氧化物层3b的第二过渡金属例如都使用钽的情况下，在将第一过渡金属氧化物层3a表不为TaOx,将第二过渡金属氧化物层3b表不为TaOy时,可以为0.8 < x <1.9且x〈y°另外，在例如构成第一过渡金属氧化物层3a的第一过渡金属、和构成第二过渡金属氧化物层3b的第二过渡金属都使用铪的情况下，将第一过渡金属氧化物层3a的组成设为HfOx、将第二过渡金属氧化物层3b的组成设为HfOy时，可以为0.9彡X彡1.6，1.8〈y。另夕卜，在例如构成第一过渡金属氧化物层3a的第一过渡金属、和构成第二过渡金属氧化物层3b的第二过渡金属都使用锆的情况下，将第一过渡金属氧化物层3a的组成设为作为ZrOx、将第二过渡金属氧化物层3b的组成设为ZrOy时，也可以为0.9 < X <1.4，1.9〈y。第二电极2构成为含有比构成电阻变化层3的过渡金属标准电极电位高的金属单质或合金。第二电极2可以由单层结构构成，也可以由多层的层叠结构构成。在这里，比构成电阻变化层3的过渡金属标准电极电位高的金属，也可以是钼(Pt)、铱(Ir)、钯(Pd)等的贵金属类。在电阻变化层3的材料由缺氧型的过渡金属氧化物构成时，在构成第二电极的材料中具有比构成缺氧型的过渡金属氧化物的该过渡金属的标准电极电位高的标准电极电位，选择下部电极层(第一电极I)的标准电极电位比上部电极层(第二电极2)的标准电极电位变低这样的材料。由此，在标准电极电位高的一方的电极(第二电极2)和电阻变化层3的界面上，根据被施加的电压，电阻变化层3的氧化还原反应优先地发生，并形成高氧浓度或低氧浓度的电阻变化层，因此能得到稳定动作。特别地，在缺氧型的过渡金属氧化物为钽氧化物的情况时，与缺氧度小的第一过渡金属氧化物层3a相接的电极使用上述标准电极电位高的一方的电极材料(例如，Pt、Ir、Pd等)，在与缺氧度大的第二过渡金属氧化物层3b相接的电极使用上述标准电极电位低的一方的电极材料(例如,用钽(Ta)、氮化钽(TaN)、钛(Ti)等)即可。通过设为上述的结构，电阻变化元件10可得到稳定的电阻变化特性。另外，电流控制元件20可由选择晶体管或二极管等的负载电阻元件构成。电流控制元件20在正的施加电压范围和负的施加电压范围各自具有阈值电压，并具有以下的非线性特性:在施加电压的绝对值比各自的阈值电压的绝对值大的情况下成为导通状态(开)，在施加电压的值在那个以外的范围的情况下(施加电压的绝对值比对应的各自的阈值的绝对值小的情况)成为断路(关)状态。即，电流控制元件20是导通状态(开)时候，电流控制元件对于电阻变化元件10成为负载电阻。如上所述，构成非易失性存储元件100。接着，对如上构成的非易失性存储元件100的高电阻化的写入方法进行说明。
图2A是用于说明实施方式I涉及的非易失性存储元件的高电阻化的写入方法的流程图。图2B是示出图2A的虚线部分包围的工序的流程图。图3A是用于说明实施方式I涉及的非易失性存储元件的高电阻化的写入方法的图。图3B是示出图3A的虚线部分包围的一部分的图。图3C是用于说明以往的非易失性存储元件的高电阻化的写入方法的图。另外，本实施方式I涉及的非易失性存储元件的写入方法，至少具有图2B以及图3B示出的工序即可，对于以外的工序是根据实施方式而被适当采用的任意工序。另外，以下，有关施加电压的极性只要不特别说明，将比电阻变化元件10的第一电极I高的电压施加到第二电极2的情况定义为施加正的电压。如图2A所示，首先，在电阻变化元件10中，通过以第一电极I为基准，对第二电极2施加振幅比低电阻化阈值电压充分地大的负第一电压-VI，从而进行使电阻变化层3成为低电阻状态的低电阻化写入(S11)。在这里，在对第一高电阻状态的电阻变化元件10施加负电压，并使振幅慢慢变大的情况下，将低电阻化开始发生的电压称为低电阻化阈值电压。同样，对低电阻状态的电阻变化元件10施加正的电压，在该振幅慢慢变大的情况下，将高电阻化开始发生的电压称为第一高电阻化阈值电压。具体地说，如图3A所示，对电阻变化元件10施加第一电压(低电阻化写入电压)-VI，从而使电阻变化层3成为低电阻状态。在图2A没有图示，但在该状态中，如图3A所示，施加低电阻化阈值电压或振幅比第一高电阻化阈值电压小的电压，也可以读出电阻变化元件10的电阻值(在图3A的“Vread”)。接着，在电阻变化元件10中，进行使电阻变化层3成为第一高电阻状态的高电阻化写入(S12)。更详细地说，在S12中，首先，以第一电极I为基准对第二电极2施加振幅比第一高电阻化阈值电压充分大的正的第二电压V2，来进行使电阻变化元件10做为第一高电阻状态的第一高电阻化写入(S121)。接着，在S121中施加正的第二电压V2后，基于第一电极1，对第二电极2施加比低电阻化阈值电压的振幅小的负的第3电压-V3，由此进行使电阻变化层3成为第二高电阻状态的第二高电阻化写入(S122)。具体地说，如图3A所示，对电阻变化元件10在施加第一高电阻化写入电压V2后而使电阻变化层3做为第一高电阻状态之后，对非易失性存储元件100施加第二高电阻化写入电压-V3而使电阻变化层3成为第二高电阻状态。在这里，如图3A所示，所谓第一高电阻化写入电压V2和第二高电阻化写入电压-V3极性不相同，并且第二高电阻化写入电压-V3的振幅比低电阻化阈值电压的绝对值小。在这里，第二高电阻状态的电阻值比第一闻电阻状态的电阻值闻。如上所述，非易失性存储元件100被进行高电阻化的写入。S卩，对电阻变化元件10仅进行第一高电阻化写入，存在电阻变化元件10成为不充分高电阻化的状态的情况，但通过在第一高电阻化写入后实施第二高电阻化写入能够可靠地成为高电阻状态。由此，能够实现如下的电阻变化型非易失性存储元件的写入方法:控制高电阻状态的漂移，并能够在高电阻侧最大限度确保电阻变化的窗(低电阻状态和高电阻状态的电阻值的差)。另外，除了能够实现电阻变化型的非易失性存储元件100的高电阻状态的稳定化，还能起到如下效果:因为电阻变化的窗变宽，能实现存储单元的读出的高速化、提高成品率、以及低耗电。另外，实施方式I涉及的非易失性存储元件的写入方法，具有图2B、图3B示出的非易失性存储元件的高电阻化的写入工序(S12)即可，Sll是适宜地导入的任意的工序。另夕卜，非易失性存储元件的高电阻化的写入(S12)，不限于仅一次，也可以实施多次。即使是这种情况下，高电阻化写入(S12)通过以第二高电阻化写入(S122)结束高电阻化写入的流程，从而换句话说，在本实施方式的写入方法中，在最后通过使施加的电压成为高电阻化写入电压，从而可实现上述的效果。以下，说明在本实施方式的写入方法能够抑制低电阻侧的高电阻状态的漂移。首先，对于以往的非易失性存储元件的写入方法进行说明，并基于此对想到的实施方式I的非易失性存储元件的写入方法进行说明。图4是示出对实施方式I涉及的非易失性存储元件用以往的写入方法施加正负交替脉冲的情况的电阻变化的图表。图5是示出对实施方式I涉及的非易失性存储元件用以往的写入方法施加正负交替脉冲的情况的电阻变化时的电阻值的标准期望值分布的图表。在图4中，通过在图1示出的非易失性存储元件100的第一电极I和第二电极2之间施加极性加不同的电信号，从而使高电阻状态和低电阻状态的两个电阻状态可逆地变化。具体地说，在图4中，示出对非易失性存储元件100的两端(具有电阻变化元件10和电流控制元件20)的端子，如图3C所示，交替地施加了高电阻化写入电压V2、低电阻化写入电压-Vl时的电阻变化的情况。图4横轴示出高电阻化写入电压或低电阻化写入电压的施加即各电压脉冲施加的次数(脉冲数)，纵轴示出非易失性存储元件100的电阻值。图5示出此时的电阻值的标准期望值分布。在这里，作为电流控制元件20使用电阻值R的固定电阻。另外，被施加到非易失性存储元件100的电压的脉冲宽度设为200ns。非易失性存储元件100的电阻值是施加高电阻化写入电压或低电阻化写入电压后即施加各电压脉冲后，由Vread进行了测量(read)的值。通过图4及图5，可知在高电阻状态的非易失性存储元件100的电阻值，成为最小值为Rminl、最大值为Rmaxl, I位左右漂移。其次，因为对根据以往的非易失性存储元件的写入方法使非易失性存储元件100从低电阻状态电阻向高电阻状态变化的情况的样子进行了详细地调查，所以对其结果进行说明。图6是示出通过电压扫描使实施方式I涉及的非易失性存储元件从低电阻状态RL向高电阻状态RH变化的情况的电阻变化特性的图表。在图6中，示出在非易失性存储元件100是低电阻状态RL的情况下，将正的电压脉冲以规定的阶跃电压使振幅增加到高电阻化写入电压V2、并向非易失性存储元件100施力口(电压扫描)了的时候的非易失性存储元件100的电阻值。在这里，正的电压脉冲的脉冲宽度设为200ns，该电阻值通过在施加各脉冲后对非易失性存储元件100施加Vread检测流向非易失性存储元件100的电流来求出。根据图6，基于正的电压脉冲的施加电压在达到Vth之前，非易失性存储元件100的电阻值几乎不变就那样为低电阻状态RL。在施加电压比Vth大时，电阻值开始增加。总之，将该高电阻化开始的电压作为第一高电阻化阈值电压时，第一高电阻化阈值电压在这里是Vth。进而，可看作使施加电压增加时，在途中电阻值暂时减少，但在反复增减的同时电阻值逐渐增加，成为高电阻状态RH的现象。之所以如图4及图5所示高电阻状态RH的电阻值漂移大，被认为是因为如图6所示，在高电阻化时电阻值的增加和减少同时发生。在这里，如上述，电阻变化层3的电阻值的增加被认为通过正的电压脉冲使氧离子从第一过渡金属氧化物层3a向第二过渡金属氧化物层3b移动，补偿在第二过渡金属氧化物层3b中或其近旁形成微小的纤丝的氧缺损而体现。另一方面，在高电阻化时的电阻值的减少，可认为由正的电压脉冲进行在第二过渡金属氧化物层3b中或其近旁形成的微小的纤丝的绝缘破坏，或被氧缺损捕获的电子被放出等所致氧缺损增加来体现。接着，因为通过以往的非易失性存储元件的写入方法使非易失性存储元件100从高电阻状态向低电阻状态电阻变化的情况的样子进行了详细地调查，所以对于该结果进行说明。将该正电压脉冲的第一高电阻状态的写入称为第一高电阻化写入步骤。图7是示出以电压扫描使实施方式I涉及的非易失性存储元件从高电阻状态RH向低电阻状态RL变化的情况的电阻变化特性的图表。在图7中，横轴左方向是负电压方向。在图7中，示出在非易失性存储元件100为通常的第一高电阻状态RH的情况下，利用规定的阶跃电压使负的电压脉冲的振幅增加到-V1、并向非易失性存储元件100施加(电压扫描)了的时候的非易失性存储元件100的电阻值。在这里，与上述相同，负电压脉冲的脉冲宽度设为200ns，该电阻值是通过在施加各脉冲后对非易失性存储元件100施加Vread来检测流向非易失性存储元件100的电流，从而求出该电阻值。 观察图7，负电压脉冲的施加电压从O到-Vt11的范围内非易失性存储元件100的第一高电阻状态RH的电阻值不太改变。但是，可知施加电压从-Vtll到-Vtl，电阻值从第一高电阻状态RH向第二高电阻状态RHl增加。这种情况推测为在正电压脉冲施加时产生的氧离子或电子因为通过施加负电压脉冲再次被第二过渡金属氧化物层3b中的氧缺损捕获，所以电阻值增加。即使在仅由第二过渡金属氧化物层3b (即单层)构成电阻变化层3的情况下也能够发生电子的捕获。进而，可知负电压脉冲的施加电压的振幅比Vtl变得更大时，其电阻值从第二高电阻状态RHl向低电阻状态RL减少。另外，在本实施方式中，所谓-Vtll是与如下的施加电压对应，该施加电压为在对在第一高电阻状态RH的非易失性存储元件100使施加电压减少的情况下(使负电压的脉冲的施加电压的振幅增加的情况)，电阻值从没有实质地变化的平的区域向电阻值增大的区域变化时的、开始的点的施加电压。根据以上的情况，可知以正的电压脉冲使非易失性存储元件100的电阻状态从低电阻状态变化为高电阻状态之后，通过施加与用于从高电阻状态向低电阻状态变化的低电阻化阈值电压(图7中-Vtl)相比绝对值的小的适当的负电压脉冲(振幅比Vtll大，比Vtl小的电压脉冲)，从而能够使之向比通常的第一高电阻状态RH更加高电阻的第二高电阻状态RHl变化。在下面，将该负电压脉冲的第二高电阻状态RHl的写入称为高电阻稳定化写入。另外，高电阻稳定化写入有时也被称为第二高电阻化写入步骤。根据以上，高电阻稳定化写入(使电阻变化层3成为高电阻状态的步骤)可如下表现。即，使电阻变化层3成为高电阻状态的步骤具有基于第一电极I对第二电极2施加正的第二电压，使电阻变化层3成为比低电阻状态RL (电阻值RL)大的电阻值的高电阻状态(电阻值RH)的步骤；以及通过成为比电阻值RL大的电阻值RH的步骤施加正的第二电压之后，通过基于第一电极I对第二电极2施加比使电阻变化层3从高电阻状态向低电阻状态变化的阈值电压的绝对值小的负的第三电压，从而使电阻变化层3成为电阻值RH以上的示出电阻值RHl的高电阻状态的步骤。在这里，第3电压是比在低电阻化阈值电压(图7中-Vtl)绝对值的小的适当的负电压脉冲。更具体地说，第3电压是振幅的绝对值比Vtll大且比Vtl小的电压脉冲。另外，电压脉冲-Vtll根据图7，也能够表现为从第一高电阻状态RH (电阻值RH)向第二高电阻状态RHl (电阻值RHl)电阻值开始增加的阈值电压。另外，该第3电压如后述，也可以在增大该脉冲宽度的情况下，使该振幅的绝对值进一步变小。接着，对在作为本实施方式的非易失性存储元件100的写入方法的特征的高电阻稳定化写入的电压脉冲的电压值的范围是否存在脉冲宽度依赖性进行研究。并对其结果进行说明。图8A 图SG是施加100次实施方式I涉及的高电阻化的写入方法(第一高电阻化写入后执行第二高电阻化写入)，且高电阻稳定化写入电压脉冲的宽度为200ns时的电阻值的标准期望值分布的图表。同样，图9A 图9G是示出以实施方式I涉及的高电阻化的写入方法施加100次，且高电阻稳定化写入电压脉冲的宽度是I μ s时的电阻值的标准期望值分布的图表。图1OA 图1OG是示出以实施方式I涉及的高电阻化的写入方法施加100次，且高电阻稳定化写入电压脉冲的宽度是10μ s时的电阻值的标准期望值分布的图表。图1lA 图1lG是示出以实施方式I涉及的高电阻化的写入方法施加100次，且高电阻稳定化写入电压脉冲的宽度100 μ s时的电阻值的标准期望值分布的图表。图12Α 图12G是示出实施方式I涉及的高电阻化的写入方法施加100次，且高电阻稳定化写入电压脉冲的宽度是Ims时的电阻值的标准期望值分布的图表。在各自的图中，横轴的电阻值是以log换算所表示。具体地说，图8A 图8G、图9A 图9G、图1OA 图10G、图1lA 图1lG以及图12A 图12G、是示出将I)负低电阻化写入电压脉冲(振幅V1、脉冲宽度200ns、以白四角表示施加后的电阻值)、2)正的第一高电阻化写入电压脉冲(条件:振幅V2、脉冲宽度200ns、以白三角表示施加后的电阻值)、3)负的高电阻稳定化写入电压脉冲(振幅V3，以黑四角表示施加后的电阻值)3个脉冲顺序地施加100次、各自施加后的电阻值的标准期望值分布的图表。另外，非易失性存储元件100的电阻值的测量，在各脉冲施加后对非易失性存储元件100施加正的读出电压Vread，检测流向非易失性存储元件100的电流，从而求出该电阻值。在这里，高电阻稳定化写入电压脉冲的脉冲宽度，分别设为从图8A到图SG的200ns，从图9A到图9G的I μ s，从图1OA到图1OG的10 μ s，从图1lA到图1lG的100 μ s’从图12A 图12G的1ms。另外，在图8A、图9A、图10A、图1lA在图12A中，分别将各自高电阻稳定化写入电压脉冲的振幅V3设为Va。在图8B、图9B、图10B、图1lB以及图12B中，分别将高电阻稳定化写入电压脉冲的振幅V3设为Vb。同样，在图8C 图12C中设为V3=Vc，在图8D 图12D中设为V3=Vd，在图8E 图12E中设为V3=Ve，在图8F 图12F中设为V3=Vf，在图8G 图12G中设为V3=Vg。
在这里，Va、Vb、Vc、Vd、Ve、Vf、Vg各自具有的确定的电压，与Vtll的关系按照表I所示。另外，图13是示出实施方式I涉及的各脉冲宽度和VtlUVtl的值的关系的图。如图13所示，因为脉冲宽度变得越大，VtlU Vtl的值变得越小，所以即使是相同的电压脉冲振幅，与Vtll的关系也不相同。在图表I中，在各脉冲宽度的Vtll值，如图13所示相互不同。[表 I]
L0165」
权利要求
1.一种电阻变化型非易失性存储元件的写入方法，是针对电阻变化型非易失性存储元件的数据写入方法，该电阻变化型非易失性存储元件具有:第一电极、第二电极、以及电阻变化层，其中，该电阻变化层介于所述第一电极以及所述第二电极之间，与所述第一电极和第二电极相接，根据在所述第一电极及所述第二电极之间施加电信号，能够在高电阻状态和低电阻状态这两个电阻状态可逆地变化， 所述电阻变化层由第一金属氧化物和第二金属氧化物的层叠结构所构成，其中，所述第一金属氧化物是由与所述第一电极相接的第一金属构成，所述第二金属氧化物是由与所述第二电极相接的的第二金属构成， 所述写入方法具有以下步骤: 通过以所述第一电极为基准对所述第二电极施加负的第一电压，从而使所述电阻变化层成为示出电阻值RL的所述低电阻状态的步骤；以及使所述电阻变化层成为所述高电阻状态的步骤， 其中，使所述电阻变化层成为所述高电阻状态的步骤具有: 以所述第一电极为基准，对所述第二电极施加正的第二电压，而使所述电阻变化层的电阻值成为比所述电阻值RL大的电阻值RH的步骤；以及 在由成为比所述电阻值RL大的电阻值RH的步骤所施加所述正的第二电压之后，通过以所述第一电极为基准，对所述第二电极施加比使所述电阻变化层从所述高电阻状态向所述低电阻状态变化的阈值电压的绝对值小的负的第三电压，从而使所述电阻变化层成为示出所述电阻值RH以上的电阻值RHl的高电阻状态的步骤。
2.如权利要求1所述的电阻变化型非易失性存储元件的写入方法， 所述第一金属氧化物的缺氧度比所述第二金属氧化物的缺氧度大。
3.如权利要求2所述的电阻变化型非易失性存储元件的写入方法， 所述第二金属氧化物的电阻值比所述第一金属氧化物的电阻值大。
4.如权利要求2或3所述的电阻变化型非易失性存储元件的写入方法， 所述第一金属和所述第二金属分别是过渡金属。
5.如权利要求2至4任一项所述的电阻变化型非易失性存储元件的写入方法， 所述第一过渡金属和所述第二过渡金属是相同的金属。
6.如权利要求5所述的电阻变化型非易失性存储元件的写入方法， 所述第一金属和所述第二金属 是钽。
7.如权利要求2至4任一项所述的电阻变化型非易失性存储元件的写入方法， 所述第一金属和所述第二金属是不同的金属， 所述第二金属的标准电极电位比所述第一金属的标准电极电位低。
8.如权利要求1至7任一项所述的电阻变化型非易失性存储元件的写入方法， 在使所述电阻变化层成为示出所述电阻值RH以上的电阻值RHl的所述高电阻状态的步骤中，通过使所述电阻变化层的电阻值成为比所述电阻值RL大的电阻值RH的步骤，施加在所述正的第二电压施加后的所述负的第三电压，使用施加的所述负的第三电压进行所述电阻变化型非易失性存储元件的数据的读出。
9.一种电阻变化型非易失性存储元件，具有: 第一电极；第二电极；以及 电阻变化层，介于所述第一电极以及所述第二电极之间，与所述第一电极和第二电极相接，根据在所述第一电极及所述第二电极之间施加电信号，能够在高电阻状态和低电阻状态这两个电阻状态可逆地变化， 所述电阻变化层由第一金属氧化物和第二金属氧化物的层叠结构所构成，其中，所述第一金属氧化物是由与所述第一电极相接的第一金属构成，所述第二金属氧化物是由与所述第二电极相接的的第二金属构成， 所述电阻变化层具有: 以所述第一电极为基准，对所述第二电极施加负的第一电压，而变化为示出电阻值RL的所述低电阻状态的特性；以及 通过基于所述第一电极，对所述第二电极施加正的第二电压，从而使所述电阻变化层成为比所述所电阻值RL大的电阻值RH，在施加所述第二电压后，通过基于所述第一电极，对所述第二电极施加负的第三电压、即比使所述电阻变化层从所述高电阻状态向所述低电阻状态变化的阈值电压的绝对值小的所述第三电压，从而使所述电阻变化层变化为示出所述电阻值RH以上的电阻值R Hl的所述高电阻状态的特性。
全文摘要
本发明的电阻变化型非易失性存储元件的写入方法具有基于第一电极(1)，对第二电极(2)施加负第一电压，而使电阻变化层(3)成为低电阻状态的步骤(S11)；以及使电阻变化层(3)成为高电阻状态的步骤(S12)。其中，使电阻变化层(3)成为高电阻状态的步骤(S12)具有基于第一电极(1)对第二电极(2)施加正的第二电压的步骤(S121)；在基于第一电极(1)对第二电极(2)施加正的第二电压步骤(S121)之后，通过基于第一电极(1)，对第二电极施加使电阻变化层(3)从高电阻状态变化为低电阻状态的比负的阈值电压的绝对值小的负的第三电压，从而使电阻变化层(3)成为高电阻状态的步骤(S122)。
文档编号G11C13/00GK103081019SQ20128000191
公开日2013年5月1日 申请日期2012年8月9日 优先权日2011年8月10日
发明者片山幸治, 三谷觉, 高木刚 申请人:松下电器产业株式会社