1.一种半导体装置的输出电路，包括：
选择信号控制单元，所述选择信号控制单元被配置为根据测试使能信号而输出第一选择信号作为第一输入线选择信号以及输出第二选择信号作为第二输入线选择信号，或者输出所述第一选择信号作为所述第二输入线选择信号以及输出所述第二选择信号作为所述第一输入线选择信号；
第一多路复用单元，所述第一多路复用单元被配置为基于所述第一选择信号和所述第二选择信号而将施加至输入线的数据中的一半输出作为第一多路复用数据；以及
第二多路复用单元，所述第二多路复用单元被配置为基于所述第一输入线选择信号和所述第二输入线选择信号而将施加至输入线的数据中的一半输出作为第二多路复用数据。
2.如权利要求1所述的输出电路，还包括：
第一管道单元，所述第一管道单元被配置为并行地接收所述第一多路复用数据，产生第一数据组，以及串行地输出所述第一数据组；
第二管道单元，所述第二管道单元被配置为并行地接收所述第二多路复用数据，产生第二数据组，以及串行地输出所述第二数据组；以及
输出驱动器，所述输出驱动器被配置为响应于输入时钟而交替地将所述第一数据组和所述第二数据组输出一个比特至数据焊盘。
3.如权利要求2所述的输出电路，其中所述输出驱动器在所述输入时钟的上升沿向所述数据焊盘输出所述第一数据组中的一个比特，并且在所述输入时钟的下降沿向所述数据焊盘输出所述第二数据组中的一个比特。
4.如权利要求3所述的输出电路，
其中当所述测试使能信号被激活时由所述输出驱动器输出至所述数据焊盘的输出数据的波形至少在所述输入时钟的每一个周期具有不同的值，并且
其中当所述测试使能信号被去激活时由所述输出驱动器输出至所述数据焊盘的输出数据的波形至少在所述输入时钟的每半个周期具有不同的值。
5.如权利要求1所述的输出电路，
其中所述第一多路复用单元包括延迟电路，所述延迟电路接收所述第一选择信号或所述第二选择信号，并将所述第一选择信号或所述第二选择信号延迟预定时间，并且
其中所述预定时间的时间范围是从基于所述选择信号控制单元的选择操作而产生的所述第一选择信号或所述第二选择信号被输入的时间至产生所述第一输入线选择信号或所述第二输入线选择信号的时间。
6.如权利要求1所述的输出电路，其中当所述测试使能信号被激活时，所述第二多路复用单元产生由所述第一多路复用单元所选择的施加至输入线的数据中的一半作为所述第二多路复用数据，使得所述第二多路复用数据变得与所述第一多路复用数据相同。
7.如权利要求6所述的输出电路，其中当所述测试使能信号被去激活时，所述第二多路复用单元产生未被所述第一多路复用单元所选择的施加至输入线的数据中的其余一半作为所述第二多路复用数据。
8.如权利要求7所述的输出电路，
其中当所述测试使能信号被激活时，所述选择信号控制单元输出所述第一选择信号作为所述第二输入线选择信号，并且输出所述第二选择信号作为所述第一输入线选择信号，以及
其中当所述测试使能信号被去激活时，所述选择信号控制单元输出所述第一选择信号作为所述第一输入线选择信号，并且输出所述第二选择信号作为所述第二输入线选择信号。