技术总结
本发明公开了一种基于动态电阻单元的伪差分式半导体只读存储阵列，包括存储阵列单元、预充电单元、差分灵敏放大器，其特征在于，还包括动态电阻单元；存储阵列单元中每个存储单元漏极与差分位线相连，每个存储单元栅极与字线相连，源极接地；差分位线上端在位选信号的控制下经动态电阻单元输出给差分灵敏放大器，差分位线下端连接预充电单元。本发明的优点在于减小存储器的存取时间，提高存储器的共模噪声抑制能力。
技术研发人员：郭轩;武锦;周磊;吴旦昱;刘新宇
受保护的技术使用者：中国科学院微电子研究所
文档号码：201610883758
技术研发日：2016.10.10
技术公布日：2017.05.10