1.一种用于确定存储器访问时间的电路，其特征在于，包括：
多个存储元件，所述多个存储元件被配置成用于在第一多个存储器位置中的每个存储器位置中存储所述第一多个存储器位置中的另一个存储器位置的地址；
地址取样电路，所述地址取样电路耦合到所述多个存储元件并且被配置成用于向所述多个存储元件提供地址；以及
控制器，所述控制器耦合到所述多个存储元件和所述地址取样电路，所述控制器被配置成用于基于判定是否出现了读错误来控制所述地址取样电路的操作。
2.如权利要求1所述的电路，其特征在于，所述控制器被配置成用于从地址总线信号接收第一地址并且将所述第一地址提供到所述多个存储元件以进行初始读操作，所述第一地址是所述第一多个存储器位置中的第一存储器位置的地址。
3.如权利要求1所述的电路，其特征在于，所述判定是否出现了读错误包括判定从所述多个存储元件读取的数据是否包括所述第一多个存储器位置中的另外存储器位置的地址。
4.如权利要求3所述的电路，其特征在于，从所述多个存储元件读取的所述数据包括所述第一多个存储器位置中的所述另外存储器位置的地址，并且其中，所述控制器被配置成用于将所述另外存储器位置的地址提供到所述多个存储元件以进行后续读操作。
5.如权利要求4所述的电路，其特征在于，所述控制器被进一步配置成判定是否将执行所述后续读操作。
6.如权利要求1所述的电路，其特征在于，所述判定是否出现了读错误包括判定读取的数据是否是预定的一系列读操作中的预期数据。