技术总结
本公开涉及用于确定存储器访问时间的电路。一种实施例包括：在存储器的第一多个存储器位置中的每个存储器位置中存储该第一多个存储器位置中的另一个存储器位置的地址；以及从在该存储器处接收的总线信号中读取该第一多个存储器位置中的第一存储器位置的地址。该方法还包括读取存储在该第一多个存储器位置中的该第一存储器位置中的数据；以及使用该读取的数据来判定是否出现了读错误。
技术研发人员：E·卡尔维蒂;M·卡里希米
受保护的技术使用者：意法半导体股份有限公司
文档号码：201720604297
技术研发日：2017.05.26
技术公布日：2018.02.09