本发明涉及数字集成电路测试技术领域，具体涉及一种用于低电压sram的稳定性故障测试方法。
背景技术：
移动互联网应用的快速发展对智能移动设备的处理能力和续航时间提出了越来越高的要求。静态随机存取存储器（staticrandomaccessmemory，sram）是移动处理器的关键模块之一，sram速度快，容量较小，具有很好的兼容性，一般用作嵌入式存储器，即缓存或者暂存器。
为了满足不断增长的性能和功耗需求，低电压sram的设计正逐渐成为业界的研究热点，为改善片上系统的整体性能，降低电源电压是提高电路能效指标的有效手段。但是，在电源电压低于阈值电压的情况下，工艺参数变化对存储单元的稳定性和关键路径延迟变化的影响也急剧增加。在先进工艺下，常用的单元电路、阵列结构、检测电路以及时序控制设计方法在近阈值区需要留有较大的裕度，并且在极端情况下可能导致低电压sram失效。
其中，稳定性故障是低电压sram内单元电路缺陷的一个可能后果，可能会由于低电压sram正常操作中的一些电气干扰，如电源噪声，读/写单元干扰等产生。这些不利条件，特别容易导致缺陷单元状态变得容易翻转，并破坏其内容。
目前，关于低电压sram的稳定性故障的主要检测方法有res（readequivalentstress）方案和低压写/高压读方案，具体如下：
（1）res（readequivalentstress）方案
其中，res是指对指定的位单元执行连续的读取操作，使得其字线保持断开，交叉耦合反相器上存储的数据可以不断地受到位线在预充电到vdd（浮动1）时的攻击；
（2）低压写/高压读方案
低压写/高压读方案增加了写操作的难度，如果电路中存在开路缺陷，则可能引起上拉晶体管或下拉晶体管能力劣化而导致不能正确的写入数据。同时，也需要确保这种难以写入的情况不会引起设计失败，这意味着写入时的低工作电压不能偏离正常电压太远。另外，改变测试设备的工作电压需要很长时间（根据以往的经验，大约需要10微秒）。因此，首先需要对每个字应用低电压写入，然后将工作电压改为正常工作电压，读取每个字。
然而，对于低电压sram，写入路径和读取路径不同，读取操作只打开其读字线，而不打开写字线，res方案中的读取操作，不能攻击存储的数据并检测稳定性故障，由于测试时间开销很大，因此，不允许在低电压写入之后进行高电压读取；而且，低压写/高压读方案也不能准确的检测稳定性故障，存在精确度不高的问题。
如何克服上述的问题，是当前急需解决的。
技术实现要素：
本发明的目的是克服现有的低电压sram稳定性故障方法存在的不足。本发明的用于低电压sram的稳定性故障测试方法，在低电压sram上增加测试电路，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1，能够准确测量低电压sram单元中的稳定性故障，同时，通过在低电压sram内注入稳定性故障，通过外加测试电路的方式来攻击该低电压sram，可以避免对内部低电压sram造成干扰，并可以减小交叉耦合的晶体管与电源或地之间稳定性故障的最小可检测电阻，以达到提高检测灵敏性的目的，测试方法，精确度高，设计巧妙，具有良好的前景。
为了达到上述目的，本发明所采用的技术方案是：
一种用于低电压sram的稳定性故障测试方法，包括以下步骤，
步骤（a），在低电压sram上增加测试电路，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1；
步骤（b），根据步骤（a），在测试模式下将低电压sram的位线blb设置为浮动0和浮动1，并执行写操作，其中，位线blb设置为浮动0，用于检测上拉晶体管与电源vdd之间的稳定性故障；位线blb设置为浮动1，用于检测下拉晶体管与地之间的稳定性故障；
步骤（c），在低电压sram内交叉耦合的上拉晶体管的漏极与电源vdd之间、下拉晶体管的源极与地之间，分别依次注入阻值不同的电阻，观察低电压sram的输出状态，直到读写发生错误，得到各状态下的稳定性故障，并记录此时对应的最小可检测电阻。
前述的一种用于低电压sram的稳定性故障测试方法，步骤（a），在低电压sram上增加测试电路，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1，所述测试电路，包括晶体管m1、晶体管m2、非门器件i1和与门器件i2，
所述晶体管m1连接在位线blb的预充电回路上，所述非门器件i1、与门器件i2、晶体管m1依次连接位线blb的放电回路上，所述晶体管m1的源极、与门器件i2的一路输入端共同与控制信号输入端子a1相连接，所述控制信号输入端子a1通过置0或者1，从而控制晶体管m1、晶体管m2、非门器件i1和与门器件i2的通断，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1。
前述的一种用于低电压sram的稳定性故障测试方法，步骤（b），根据步骤（a），在测试模式下将低电压sram的位线blb设置为浮动0和浮动1，并执行写操作，过程如下，
在正常模式下，写0操作时，低电压sram的位线bl的值设为0，位线blb的值设为1；在测试模式下，位线bl值仍设为0，位线blb的值设为浮动0，从而使位线blb的值与目标qb的值相反，用于检测上拉晶体管与电源vdd之间的稳定性故障；
在正常模式下，写1操作时，低电压sram的位线bl的值设为1，位线blb的值设为0；在测试模式下，位线bl值仍设为1，位线blb的值设为浮动1，从而使位线blb的值与目标qb的值相反，用于检测下拉晶体管与地之间的稳定性故障。
前述的一种用于低电压sram的稳定性故障测试方法，步骤（c），在低电压sram内交叉耦合的上拉晶体管的漏极与电源vdd之间、下拉晶体管的源极与地之间，分别依次注入阻值不同的电阻，观察低电压sram的输出状态，直到读写发生错误，得到稳定性故障，并记录此时的最小可检测电阻，包括以下步骤，
（c1），在低电压sram的上拉晶体管p1与电源vdd之间注入电阻r1，观察低电压sram的读写状态，若未发生读写错误，则增大电阻r1的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r1的阻值为该稳定性故障下对应的最小可检测电阻；
（c2），在低电压sram的上拉晶体管p2与电源vdd之间注入电阻r2，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r2的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r2的阻值为该稳定性故障下对应的最小可检测电阻；
（c3），在低电压sram的下拉晶体管n3与地之间注入电阻r3，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r3的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r3的阻值为该稳定性故障下对应的最小可检测电阻；
（c4），在低电压sram的下拉晶体管n4与地之间注入电阻r4，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r4的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r4的阻值为该稳定性故障下对应的最小可检测电阻。
前述的一种用于低电压sram的稳定性故障测试方法，所述电阻r1、电阻r2、电阻r3和电阻r4的阻值可调，且逐渐增大，直到低电压sram的读写出现错误。
前述的一种用于低电压sram的稳定性故障测试方法，所述上拉晶体管p1、上拉晶体管p2均为pmos管，所述下拉晶体管n3、下拉晶体管n4均为nmos管。
本发明的有益效果是：本发明的用于低电压sram的稳定性故障测试方法，在低电压sram上增加测试电路，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1，能够准确测量低电压sram单元中的稳定性故障，同时，通过在低电压sram内注入稳定性故障，通过外加测试电路的方式来攻击该低电压sram，可以避免对内部低电压sram造成干扰，并可以减小交叉耦合的晶体管与电源或地之间稳定性故障的最小可检测电阻，以达到提高检测灵敏性的目的，测试方法，精确度高，设计巧妙，具有良好的前景。
附图说明
图1是本发明实施例的测试电路的电路图；
图2是本发明实施例的写0操作时测试模式下检测pmos晶体管上的稳定性故障的电路图；
图3是本发明实施例的写1操作时测试模式下检测pmos晶体管上的稳定性故障的电路图；
图4是本发明实施例的注入电阻位置的电路图。
具体实施方式
下面将结合说明书附图，对本发明作进一步的说明。
本发明的用于低电压sram的稳定性故障测试方法，包括以下步骤，
步骤（a），在低电压sram上增加测试电路，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1，所述测试电路，包括晶体管m1、晶体管m2、非门器件i1和与门器件i2，
所述晶体管m1连接在位线blb的预充电回路上，所述非门器件i1、与门器件i2、晶体管m1依次连接位线blb的放电回路上，所述晶体管m1的源极、与门器件i2的一路输入端共同与控制信号输入端子a1相连接，所述控制信号输入端子a1通过置0或者1，从而控制晶体管m1、晶体管m2、非门器件i1和与门器件i2的通断，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1，这里的位线blb指低电压sram中与位线bl（bitline）相反的一侧位线；
步骤（b），根据步骤（a），在测试模式下将低电压sram的位线blb设置为浮动0和浮动1，并执行写操作，其中，位线blb设置为浮动0，用于检测上拉晶体管与电源vdd之间的稳定性故障；位线blb设置为浮动1，用于检测下拉晶体管与地之间的稳定性故障，过程如下，
在正常模式下，写0操作时，低电压sram的位线bl的值设为0，位线blb的值设为1；在测试模式下，位线bl值仍设为0，位线blb的值设为浮动0，从而使位线blb的值与目标qb（qb指与输出q反相的目标点）的值相反，用于检测上拉晶体管与电源vdd之间的稳定性故障；
在正常模式下，写1操作时，低电压sram的位线bl的值设为1，位线blb的值设为0；在测试模式下，位线bl值仍设为1，位线blb的值设为浮动1，从而使位线blb的值与目标qb的值相反，用于检测下拉晶体管与地之间的稳定性故障；
步骤（c），在低电压sram内交叉耦合的上拉晶体管的漏极与电源vdd之间、下拉晶体管的源极与地之间，分别依次注入阻值不同的电阻，观察低电压sram的输出状态，直到读写发生错误，得到各状态下的稳定性故障，并记录此时对应的最小可检测电阻，包括以下步骤，
（c1），在低电压sram的上拉晶体管p1与电源vdd之间注入电阻r1，观察低电压sram的读写状态，若未发生读写错误，则增大电阻r1的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r1的阻值为该稳定性故障下对应的最小可检测电阻；
（c2），在低电压sram的上拉晶体管p2与电源vdd之间注入电阻r2，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r2的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r2的阻值为该稳定性故障下对应的最小可检测电阻；
（c3），在低电压sram的下拉晶体管n3与地之间注入电阻r3，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r3的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r3的阻值为该稳定性故障下对应的最小可检测电阻；
（c4），在低电压sram的下拉晶体管n4与地之间注入电阻r4，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r4的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r4的阻值为该稳定性故障下对应的最小可检测电阻。
优选的，所述电阻r1、电阻r2、电阻r3和电阻r4的阻值可调，且逐渐增大，直到低电压sram的读写出现错误，所述上拉晶体管p1、上拉晶体管p2均为pmos管，所述下拉晶体管n3、下拉晶体管n4均为nmos管。
下面根据本发明的用于低电压sram的稳定性故障测试方法，介绍一具体实施例，针对低电压8tsram，
（1），在低电压sram上增加测试电路，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1，所述测试电路，包括晶体管m1、晶体管m2、非门器件i1和与门器件i2，具体电路如图1所示，
所述晶体管m1连接在位线blb的预充电回路上，所述非门器件i1、与门器件i2、晶体管m1依次连接位线blb的放电回路上，所述晶体管m1的源极、与门器件i2的一路输入端共同与控制信号输入端子a1相连接，所述控制信号输入端子a1通过置0或者1，从而控制晶体管m1、晶体管m2、非门器件i1和与门器件i2的通断，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1；
若需要浮动1来攻击时，将a1设置为0，而bl（bitline，位线，用于低电压sram的读写操作）通过m1预充电到浮动1；相反，若需要浮动0来攻击时，将a1设置为1，然后m2打开，将bl放电到浮动0，这里需要注意的是，在正常的读写操作中，a1被设置为0，保证预充电过程正常进行；
（2），在测试模式下将低电压sram的位线blb设置为浮动0和浮动1，并执行写操作，由于浮动0或浮动1与q（q指交叉耦合反相器的输出点）或qb（qb指与输出q反相的目标点）处的目标值相反，所以成功写入数据变得更加困难，若稳定性故障落在晶体管的源极/漏极上，削弱了交叉耦合反相器的上拉能力，则低电压sram将无法正确的写入数据，从而检测到稳定性缺陷，进一步地，包括以下步骤：
（21）在正常模式下，写0操作时，如图2所示，表示测试模式下检测pmos晶体管上的稳定性故障的方法，正常模式下，写0时，bl的值设为0，blb的值设为1；测试模式下，bl值仍设为0，而blb的值设为浮动的0，这时，blb的值与目标qb的值相反，具体输入信号控制及输出信号如表1所示，
表1正常模式和测试模式下的写0操作
（22）在正常模式下，写1操作时，bl的值设为1，blb的值设为0；测试模式下，bl的值设为1，blb的值设为浮动1，blb的值与目标值相反，如图3所示，表示测试模式下检测nmos晶体管上的稳定性故障的方法，表2为表示写1操作时，输入信号控制及输出信号。
表2正常模式下和测试模式下的写1操作
步骤（3），如图4所示，基于低电压8tsram的结构，在交叉耦合的四个晶体管与电源vdd或地vss之间注入阻值不同的电阻，阻值可改变且依次注入，同时观察电路输出状态，直到单元读写发生错误，并记录此时对应的阻值为最小可检测电阻，具体包括，
（31），在低电压sram的上拉晶体管p1与电源vdd之间注入电阻r1，观察低电压sram的读写状态，若未发生读写错误，则增大电阻r1的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r1的阻值为该稳定性故障下对应的最小可检测电阻；
（32），在低电压sram的上拉晶体管p2与电源vdd之间注入电阻r2，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r2的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r2的阻值为该稳定性故障下对应的最小可检测电阻；
（33），在低电压sram的下拉晶体管n3与地之间注入电阻r3，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r3的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r3的阻值为该稳定性故障下对应的最小可检测电阻；
（34），在低电压sram的下拉晶体管n4与地之间注入电阻r4，观察低电压sram的读写状态，如果未发生读写错误，则增大电阻r4的阻值，继续观察低电压sram的读写状态，直到低电压sram的读写出现错误，得到该状态下的稳定性故障，并记录此时电阻r4的阻值为该稳定性故障下对应的最小可检测电阻。
如图2-图4中，wbl为写位线，wblb为反相写位线，rbl为读位线，rwl为读字。
综上所述，本发明的用于低电压sram的稳定性故障测试方法，在低电压sram上增加测试电路，形成测试模式下低电压sram的位线blb所需的浮动0和浮动1，能够准确测量低电压sram单元中的稳定性故障，同时，通过在低电压sram内注入稳定性故障，通过外加测试电路的方式来攻击该低电压sram，可以避免对内部低电压sram造成干扰，并可以减小交叉耦合的晶体管与电源或地之间稳定性故障的最小可检测电阻，以达到提高检测灵敏性的目的，测试方法，精确度高，设计巧妙，具有良好的前景。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。