非易失性存储装置的制作方法

本发明的实施例是有关于一种非易失性存储装置。

背景技术：

许多现今的电子装置包含用以存储数据的电子存储器。电子存储器可为易失性存储器或非易失性存储器。易失性存储器在通电时存储数据，而非易失性存储器则能够在断电时存储数据。电阻式随机存取存储器(resistiverandomaccessmemory，rram)是一种有前景的下一代候选非易失性存储器技术。rram具有简单结构，耗用小的单元区域，具有低的开关电压及快的开关时间，且可与互补金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)制作工艺兼容。

技术实现要素：

本发明提供一种非易失性存储装置，其特征在于，包括：电阻式存储单元；以及写入及读取电路，耦合到所述电阻式存储单元，且被配置成对扰动交流信号与第一写入信号进行组合，以产生第二写入信号并将所述第二写入信号施加到所述电阻式存储单元来对所述电阻式存储单元进行编程。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是示出根据本发明一些示例性实施例的存储装置的图式。

图2是示出根据本发明一些示例性实施例的存储阵列的电阻式存储单元的图式。

图3是示出电阻式存储单元的典型写入操作的时序图。

图4是示出根据本发明一些示例性实施例的电阻式存储单元的写入操作的时序图。

图5是示出根据本发明一些示例性实施例的写入及读取电路的方块图。

图6是示出根据本发明一些示例性实施例的加法器电路(addercircuit)的图式。

图7是示出根据本发明一些示例性实施例的写入及读取电路710的图式。

图8是示出根据一些示例性实施例的被施加到字线wl及位线bl以实行写入操作的信号的图式。

图9是示出根据一些示例性实施例的被施加到字线wl、位线bl、及源极线sl的信号的图式。

图10是示出根据本发明一些示例性实施例的扰动信号(perturbationsingal)的图式。

图11是示出根据本发明一些示例性实施例的扰动信号的图式。

图12是示出根据本发明一些示例性实施例的扰动信号的图式。

图13是示出根据本发明一些示例性实施例的对非易失性存储装置的电阻式存储单元进行编程的方法的流程图。

[符号的说明]

100：存储装置/非易失性存储装置

110、710：写入及读取电路

111、711：控制电路

112、712：位线(bl)解码器

113、713：字线(wl)解码器

114、714：电压产生器

115、715：振荡器

130：存储阵列

131：电阻式存储单元

131-1：电阻元件

131-2：开关元件

150：主机界面

601：恒定电压/恒定信号/第一写入信号/恒定写入信号/恒定写入电压

603：扰动信号

605：写入信号/第二写入信号

616：加法器电路

bl：位线

s1301、s1303、s1305、s1307：步骤

sl：源极线

t1：第一时间点

t2：第二时间点

t3：第三时间点

t4：第四时间点

wl：字线

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本发明。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。

此外，本文中所使用的“至少一者”、“一个或多个”、及“及/或”是在操作中既为连接词又为反意连接词的开放式表达。举例来说，表达“a、b及c中的至少一者”、“a、b或c中的至少一者”、“a、b及c中的一个或多个”、“a、b或c中的一个或多个”、及“a、b及/或c”中的每一者意指a自身、b自身、c自身、a与b的组合、a与c的组合、b与c的组合、或者a、b及c的组合。应注意，用语“一(a或an)”实体是指此实体中的一个或多个。这样一来，用语“一(a或an)”、“一个或多个”、及“至少一者”可在本文中互换使用。

本说明书中使用的用语一般具有其在所属领域中及在使用每一用语的具体上下文中的普通含义。在本说明书中使用的实例(包括本文中所论述的任何用语的实例)仅是说明性的，且不以任何方式限制本公开内容或任何示例性用语的范围及含意。同样地，本发明不限于在本说明书中给出的各种实施例。

本发明涉及一种电阻式非易失性存储装置。所述电阻式非易失性存储装置大体包括由高k介电材料(high-kdielectricmaterial)形成的绝缘层，所述绝缘层排列在设置在生产线后端(back-end-of-the-line，beol)金属化堆叠内的导电电极之间。电阻式非易失性存储装置被配置成基于在电阻状态之间进行的可逆切换过程进行操作。这种可逆切换是通过穿过由高k介电材料形成的绝缘层选择性地形成导电细丝(conductivefilament)来实现。举例来说，由高k介电材料形成的绝缘层(平常为绝缘的)可通过在导电电极两端施加电压以形成延伸穿过由高k介电材料形成的所述绝缘层的导电细丝(也被称为电铸工艺(electroformingprocess))而变得导电。具有第一(例如，高)电阻状态的电阻式存储单元对应于第一数据值(例如，逻辑“0”)且具有第二(例如，低)电阻状态的电阻式存储单元对应于第二数据值(例如，逻辑“1”)。第一数据值的逻辑位与第二数据值的逻辑位可逆转，其中所述第一数据值可被称为逻辑“1”，且所述第二数据值可被称为逻辑“0”。在一些示例性实施例中，将电阻式存储单元从低电阻状态编程到高电阻状态的操作可被称为所述电阻式存储单元的重设操作(resetoperation)。另一方面，将电阻式存储单元从高电阻状态编程到低电阻状态的操作可被称为所述电阻式存储单元的设定操作(setoperation)。

在电铸工艺之后，电阻式存储单元的操作涉及绝缘层中的电荷的迁移。在电阻式存储单元的编程过程中，可对所述电阻式存储单元施加写入信号(例如，电压或电流)以将所述电阻式存储单元编程到高电阻状态或低电阻状态。然而，绝缘层中的电荷可能受困或陷落在导电细丝中，这会对所述绝缘层造成屏蔽效应(shieldingeffect)。写入信号往往是恒定电压，恒定电压可能不具有足以穿透此种屏蔽效应的能量。在本发明中，将具有高频振荡电特性的交流(alternatingcurrent，ac)信号添加到恒定写入信号(电压或电流)以穿透由介电材料制成的此种绝缘层的屏蔽效应并使受困在所述绝缘层中的电荷逃脱。

图1是示出根据本发明一些示例性实施例的存储装置100的图式。在示例性实施例中，存储装置100可为存储驱动、闪速驱动(flashdrive)、存储卡、存储棒(memorystick)、集成电路(integratedcircuit，ic)、或者包括电阻式存储单元的其他装置或电路元件。参照图1，存储装置100包括写入及读取电路110、存储阵列130、及主机界面150。在一些示例性实施例中，写入及读取电路110、存储阵列130、及主机界面150可设置在同一存储集成电路(ic)或存储管芯上，然而，本发明并非仅限于此。

写入及读取电路110从存储阵列130进行读取或向存储阵列130进行写入。写入及读取电路110可通过主机界面150从主机(图中未示出)接收命令及数据。命令可为写入命令、读取命令、抹除命令、格式命令等。在示例性实施例中，主机界面可以有线方式或无线方式从主机接收命令、信息、数据等，本发明不旨在限制所述主机(或其他外部装置)与存储装置100之间的连接的类型。

图2是示出根据本发明一些示例性实施例的存储阵列130的电阻式存储单元131的图式。电阻式存储单元131可为单极电阻式存储单元、双极电阻式存储单元、及类似单元，示例性实施例不旨在限制所述电阻式存储单元的类型。存储阵列130包括以行及列的形式排列的多个电阻式存储单元。尽管图2仅示出一个电阻式存储单元，然而所属领域中的普通技术人员应理解，如图2中所示的多个电阻式存储单元131可以行及列的形式排列以形成存储阵列130。参照图2，电阻式存储单元131包括电阻元件131-1及开关元件131-2。在一些示例性实施例中，电阻元件131-1可为由排列在导电电极之间的绝缘层制成的半导体装置。底部电极与上部电极可包含例如(举例来说)铂(pt)、铝-铜(alcu)、氮化钛(tin)、金(au)、钛(ti)、钽(ta)、氮化钽(tan)、钨(w)、氮化钨(wn)、及/或铜(cu)等导电材料。在各种实施例中，由介电材料形成的绝缘层可包含例如氧化镍(nio)、氧化钛(tio)、氧化铪(hfo)、氧化锆(zro)、氧化锌(zno)、氧化钨(wo3)、氧化铝(al2o3)、氧化钽(tao)、氧化钼(moo)、及/或氧化铜(cuo)。在一些示例性实施例中，开关元件131-2包括金属氧化物半导体场效晶体管(metal-oxidesemiconductorfield-effecttransistor，mosfet)。

在一些示例性实施例中，电阻元件131-1与开关元件131-2串联连接。开关元件131-2的控制端子连接到字线wl。电阻元件131-1的第一端子连接到位线bl。电阻元件131-1的第二端子连接到开关元件131-2的第一端子(例如，mosfet的漏极)。开关元件131-2的第二端子(例如，mosfet的源极)连接到源极线sl。

写入及读取电路110通过字线wl、位线bl、及源极线sl耦合到电阻式存储单元131，其中电阻式存储单元131可通过对字线wl、位线bl、及/或源极线sl施加的信号进行操作。在示例性实施例中，可使用字线wl来选择电阻式存储单元131。可对位线bl施加信号(电压或电流)以对电阻式存储单元131进行读取。可检测电阻元件131-1两端的电压及/或穿过电阻元件131-1的电流以确定电阻元件131-1的电阻状态。尽管示例性电阻式存储单元被阐述为具有两种不同的电阻状态，然而在其他示例性实施例中，所述电阻式存储单元的电阻状态可包括多于两种电阻状态。

在示例性实施例中，电阻式存储单元131可使用字线wl来选择且使用位线bl被编程到第一电阻状态(例如，高电阻状态)或第二电阻状态(例如，低电阻状态)。举例来说，电阻式存储单元131可通过经由电阻元件131-1传送电流而被编程到第一电阻状态或第二电阻状态，其中信号(电压或电流)可被施加到位线bl。

图3是示出电阻式存储单元的典型写入操作的时序图。参照图3，可对字线wl施加选择信号以选择电阻式存储单元。接着，可对位线bl施加写入信号以对所选择电阻式存储单元进行编程。在典型写入操作中，选择信号及写入信号可在写入阶段期间内为恒定电压或电流。如上所述，恒定电压或电流此种电特性可能不具有足以穿透因绝缘层而造成的屏蔽效应的能量，且因此电荷将保持受困在所述绝缘层中。因此，在示例性实施例中，向选择信号及/或写入信号添加扰动信号。ac信号的电特性可穿透因绝缘层造成的屏蔽效应。换句话说，ac信号到达受困电荷并提供足以使所述受困电荷朝由所施加写入信号指定的方向移动的能量。在一些示例性实施例中，还向源极线添加扰动信号。源极线可耦合到参考电压或者有时耦合到接地(ground)，但扰动信号的插入将仍对在电阻式存储单元131与写入及读取电路110之间形成的电路回路具有影响。在一些示例性实施例中，也可对源极线(例如，双极电阻式存储单元)施加除参考电压以外的写入信号(电压或电流)。在示例性实施例中，扰动信号可与典型写入操作的恒定信号一起从电阻式存储单元131的任意端子插入。在电阻式存储单元131的任意端子处存在扰动信号将在可在电阻式存储单元131被使能以进行编程或写入操作时形成的电路回路中造成干扰。

图4是示出根据本发明一些示例性实施例的电阻式存储单元的写入操作的时序图。在示例性实施例中，可对图3中所示典型写入恒定信号添加例如高频振荡的扰动信号(或ac信号)。在示例性实施例中，对施加到字线wl的信号(电压或电流)添加扰动信号。

在一些示例性实施例中，振荡信号的频率可介于3兆赫(megahertz)到30兆赫之间。然而，本发明的实施例并不旨在限制振荡信号的值。举例来说，在一些示例性实施例中，振荡信号可大于30兆赫或处于千兆赫(gigahertz)范围内。

图5是示出根据本发明一些示例性实施例的写入及读取电路110的方块图。写入及读取电路110包括控制电路111、位线解码器112、字线解码器113、电压产生器114、及振荡器115。控制电路111连接到位线解码器112、字线解码器113、及振荡器115，并控制非易失性存储装置100的所有操作。举例来说，控制电路111从主机界面140接收命令及数据。控制电路111可控制bl解码器112及wl解码器113以根据与所选择命令对应的地址来选择字线wl及位线bl。接着，bl解码器112及wl解码器113传送由电压产生器114产生的信号，以将所述信号施加到由与所接收命令对应的地址规定的电阻式存储单元。电阻式存储单元的电阻状态可基于以上所述控制电路111的操作而被读取或编程(写入)。

如上所述，电荷可能受困在绝缘层中且典型恒定电压可能不能够在写入操作期间穿透所述绝缘层的屏蔽效应。在示例性实施例中，控制电路111还控制振荡器115在写入阶段期间产生及输出扰动信号。扰动信号是将能够穿透绝缘层的屏蔽效应的高频振荡信号或ac信号。参照图5，振荡器115连接到bl解码器112及wl解码器113，其中振荡器115可将扰动信号输出到wl解码器113及/或bl解码器112。

在示例性实施例中，bl解码器112及wl解码器113中的每一者可包括加法器电路616。图6是示出根据本发明一些示例性实施例的加法器电路616的图式。加法器电路616的第一端子耦合到电压产生器114以接收恒定电压601。加法器电路616的第二端子耦合到振荡器115以接收扰动信号603。加法器电路616将由电压产生器114产生的恒定信号601(也称为第一写入信号)与由振荡器115产生的扰动信号603组合在一起并产生具有恒定信号601及扰动信号603二者的电特性的写入信号605。

接着，bl解码器112或wl解码器113可对存储阵列130施加第二写入信号605以将所选择电阻式存储单元从第二电阻状态编程到第一电阻状态。具体来说，示例性实施例在电阻式存储单元将被从低电阻状态(第二电阻状态)编程到高电阻状态(第一电阻状态)时对扰动信号603与第一写入信号601进行组合。已知此种写入操作(将存储单元从低电阻状态编程到高电阻状态的重设操作)会使电荷受困在绝缘层中。当仅施加恒定写入信号601时，将存储单元从低电阻状态编程到高电阻状态变得不可靠。通过将扰动信号603(高频ac分量)添加到恒定写入信号601，ac分量将穿透屏蔽效应且给予电荷足以逃脱的能量。

图7是示出根据本发明一些示例性实施例的写入及读取电路710的图式。与图5中所示写入及读取电路110相似，写入及读取电路710包括控制电路711、bl解码器712、wl解码器713、电压产生器714、及振荡器715。在图7中所示示例性实施例中，振荡器715耦合到电压产生器714。电压产生器714中包括图6中所示加法器电路616以在确定电阻式存储单元将被从低电阻状态(即，第二电阻状态)编程到高电阻状态(即，第一电阻状态)时对恒定写入电压601与扰动信号603进行组合。详细来说，当控制电路711确定电阻式存储单元将被从低电阻状态编程到高电阻状态(即，所述电阻式存储单元的重设操作)时，控制电路711控制振荡器715产生并输出扰动信号。当电压产生器714接收扰动信号时，加法器电路616对将由电压产生器714产生的第一写入信号与所接收扰动信号进行组合以产生第二写入信号。接着，电压产生器714将第二写入信号输出到bl解码器712及/或wl解码器713以对电阻式存储单元进行编程。

在示例性实施例中，如果从主机界面150接收的命令不将电阻式存储单元从低电阻状态编程到高电阻状态，则控制电路711将不对振荡器715进行使能以产生扰动信号。因此，电压产生器将第一写入信号(其为恒定信号)仅输出到bl解码器712及/或wl解码器713。此种情形将在以下时候发生：当控制电路711将会将电阻式存储单元从高电阻状态编程到低电阻状态时，或者当控制电路711将会实行读取操作时。

尽管以上所述示例性实施例示出当确定电阻式存储单元将被从低电阻状态编程到高电阻状态(即，重设操作)时会产生扰动信号，然而本发明并非仅限于此。在一些示例性实施例中，也可产生扰动信号及扰动信号与第一写入信号的组合以将电阻式存储单元从高电阻状态编程到低电阻状态(即，设定操作)。

以上所述示例性实施例示出bl解码器712、wl解码器713、或电压产生器714中可包括加法器电路616以产生具有恒定信号分量及振荡信号分量的第二写入信号。然而，示例性实施例并非旨在限制加法器电路的位置。在一些示例性实施例中，加法器电路可相对于bl解码器712/wl解码器713及电压产生器714而独立地及单独地设置。举例来说，加法器电路可设置在电压产生器714与bl解码器712/wl解码器713之间，或者在其他示例性实施例中，所述加法器电路可设置在存储阵列130与bl解码器712/wl解码器713之间。

图8是示出根据一些示例性实施例的被施加到字线wl及位线bl以实行写入操作的信号的图式。可对位线bl施加所述扰动信号，而不是对字线wl施加扰动信号。此将具有与对字线wl施加扰动信号的效果相似的效果。

图9是示出根据一些示例性实施例的在写入阶段期间被施加到字线wl、位线bl、及源极线sl的信号的图式。可对源极线sl施加所述扰动信号，而不是如图4及图8中所示对字线wl或位线bl施加扰动信号是。此将具有与对字线wl或位线bl施加扰动信号的效果相似的效果。

图10是示出根据本发明一些示例性实施例的扰动信号的图式。为穿透绝缘层的屏蔽效应，对字线wl、位线bl、或源极线sl的恒定写入信号添加扰动信号。在示例性实施例中，使用施加在字线wl上的信号是出于说明目的，相同的概念也可适用于对位线bl或源极线sl施加的信号。扰动信号在写入阶段期间被施加到恒定写入电压的一部分。参照图10，扰动信号是在从第一时间点t1到第二时间点t2之间被施加。控制电路111、711可对振荡器115、715进行使能以仅对于第一时间点t1与第二时间点t2之间的时段而产生扰动信号。

图11是示出根据本发明一些示例性实施例的扰动信号的图式。在示例性实施例中，扰动信号可被配置成在第三时间点t3与第四时间点t4之间的时段期间具有各种频率。此也可被称为所界定时段期间的频率扫描(frequencysweep)。

图12是示出根据本发明一些示例性实施例的扰动信号的图式。在示例性实施例中，扰动信号可被配置成具有各种幅值。此也可被称为某一时段期间的幅值扫描(amplitudesweep)。

图13是示出根据本发明一些示例性实施例的对非易失性存储装置的电阻式存储单元进行编程的方法的流程图。在步骤s1301中，非易失性存储装置可接收写入命令。

在步骤s1303中，非易失性存储装置的控制电路判断写入命令是否是将电阻式存储单元从第二(高)电阻状态编程到第一(低)电阻状态。

在步骤s1305中，当确定电阻式存储单元将被编程到第一电阻状态时，控制电路产生扰动信号。接着，对第一写入信号添加所述扰动信号以产生第二写入信号以将电阻式存储单元从第二电阻状态编程到第一电阻状态。

在步骤s1307中，接着对电阻式存储单元施加第二写入信号。基于第二写入信号，可以与其中第一写入信号为恒定dc电压的情形的成功率相比更高的成功率将电阻式存储单元编程到第一电阻状态。

基于以上所述各种示例性实施例，非易失性存储器的控制电路可被配置成或编程为控制振荡器来产生ac信号(高频振荡信号)。接着，对所产生ac信号与具有恒定dc信号(电压或电流)的写入信号进行组合。振荡信号与恒定dc信号及ac信号的组合将穿透绝缘层的屏蔽效应并使受困电荷逃脱。

示出以上示例性实施例是为了示出对存储单元的正常存取或测试。举例来说，可对rram的各种应用领域(例如，嵌入式电阻式随机存取存储器(embeddedresistiveram，erram)、缓存、动态随机存取存储器(dynamicrandomaccessmemory，dram)、及闪存替代品(flashreplacement))实作示例性实施例。本发明并非仅限于此。在一些示例性实施例中，rram的以上编程方法可作为对晶片上的芯片进行的测试过程而在制造期间应用于rram芯片的存储单元。在此种情形中，用于对存储单元施加编程电压的写入/读取电路110可设置在芯片区域之间的切割道(scribeline)上或设置在芯片自身上。

根据一些示例性实施例，公开一种非易失性存储装置。所述非易失性存储装置包括电阻式存储单元以及写入及读取电路。所述写入及读取电路耦合到所述电阻式存储单元，且被配置成对扰动交流信号与第一写入信号进行组合，以产生第二写入信号并将所述第二写入信号施加到所述电阻式存储单元来对所述电阻式存储单元进行编程。

根据一些实施例，所述电阻式存储单元基于所述第二写入信号而被从低电阻状态编程到高电阻状态。

根据一些实施例，所述非易失性存储装置还包括：电压产生器，耦合到所述写入及读取电路，且产生所述第一写入信号；以及振荡器，耦合到所述写入及读取电路，产生所述扰动交流信号，其中所述扰动交流信号是高频振荡信号。

根据一些实施例，所述写入及读取电路包括加法器电路，所述加法器电路对所述扰动交流信号与所述第一写入信号进行组合，其中所述扰动交流信号是高频振荡信号。

根据一些实施例，所述电阻式存储单元包括：电阻元件，具有第一端子及第二端子，所述第一端子耦合到位线；以及开关元件，具有第一端子、第二端子及控制端子，所述第一端子耦合到所述电阻元件的所述第二端子，所述第二端子耦合到源极线，所述控制端子耦合到字线，其中所述电阻式存储单元通过所述位线、所述字线及所述源极线耦合到所述写入及读取电路。

根据一些实施例，所述写入及读取电路通过所述位线对所述电阻式存储单元施加所述第二写入信号。

根据一些实施例，所述写入及读取电路通过所述字线对所述电阻式存储单元施加所述第二写入信号。

根据一些实施例，所述写入及读取电路通过所述源极线对所述电阻式存储单元施加所述第二写入信号。

根据一些实施例，所述扰动交流信号是频率及/或幅值随时间变化的高频振荡信号。

根据一些实施例，在所述电阻式存储单元的写入循环期间，所述扰动交流信号被叠加到所述第一写入信号的一部分。

根据一些示例性实施例，公开一种对电阻式存储单元进行编程的方法。在所述示例性实施例中，所述电阻式存储单元包括第一端子、第二端子及第三端子，所述第一端子耦合到位线，所述第二端子耦合到字线，所述第三端子耦合到源极线。所述方法包括至少以下步骤：获得扰动交流信号及第一写入信号；对所述扰动交流信号与所述第一写入信号进行组合，以产生第二写入信号；以及对所述电阻式存储单元施加所述第二写入信号，以对所述电阻式存储单元进行编程。

根据一些实施例，所述对电阻式存储单元进行编程的方法还包括：接收写入命令；判断所述写入命令是否是将电阻式存储单元编程到第一电阻状态；以及当确定所述写入命令是将所述电阻式存储单元从第二电阻状态编程到所述第一电阻状态时，对所述扰动交流信号与所述第一写入信号进行组合以产生所述第二写入信号。

根据一些实施例，所述电阻式存储单元基于所述第二写入信号而被从低电阻状态编程到高电阻状态。

根据一些实施例，所述第二写入信号通过所述位线被施加到所述电阻式存储单元。

根据一些实施例，所述第二写入信号通过所述字线被施加到所述电阻式存储单元。

根据一些实施例，所述扰动交流信号具有随时间变化的频率及/或幅值，且所述对所述扰动交流信号与所述第一写入信号进行组合产生具有所述扰动交流信号的所述频率及/或所述幅值的所述第二写入信号。

根据一些示例性实施例，公开一种非易失性存储器。所述非易失性存储器包括存储阵列及存储控制器。所述存储阵列包括多个电阻式存储单元，所述电阻式存储单元中的每一者连接到位线及字线。所述存储控制器耦合到所述存储阵列，且被配置成至少基于写入信号及振荡信号而产生振荡的写入信号，且基于所述振荡的写入信号对所述电阻式存储单元中的至少一者进行编程。

根据一些实施例，所述存储控制器还被配置成接收写入命令并判断所述写入命令是否是将所述电阻式存储单元中的所述至少一者从低电阻状态编程到高电阻状态，其中所述存储控制器还被配置成产生所述振荡信号并当确定所述电阻式存储单元中的所述至少一者将被从所述低电阻状态编程到所述高电阻状态时对所述写入信号与所述振荡信号进行组合。

根据一些实施例，所述写入及读取电路被配置成通过所述位线对所述存储阵列施加所述振荡的写入信号。

根据一些实施例，所述写入及读取电路被配置成通过所述字线对所述存储阵列施加所述振荡的写入信号。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明的各个方面。所属领域中的技术人员应知，其可容易地使用本发明作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明的精神及范围，而且他们可在不背离本发明的精神及范围的条件下对其作出各种改变、代替及变更。