一种高能量利用率低功耗的堆叠SRAM阵列结构的制作方法

本发明属于集成电路技术领域，涉及一种高能量利用率低功耗的堆叠sram阵列结构。

背景技术

sram目前在各个领域有着广泛的应用。我们用它所处的不同的稳定状态来代表一位二进制信息。当没有外界信号作用时,触发器可以长久地保持其所处的某种稳定状态，所以也就称之为静态存储器。由于植入式和可穿戴式设备的大力发展，以安卓等操作系统为代表的智能移动终端对处理器的要求越来越高，与此同时，电池的容量增长却十分缓慢，由此来说，高能量利用率低功耗的需求就变得越来越频繁。静态随机存取存储器作为其中的重要部件，低功耗和高能量效率的sram成为了目前研究的热点。而降低功耗其中一种有效的方法是降低电路的电源电压。对于数字系统来说，将其电源电压降低到低于或接近阈值的区域，从而使其在最小能量消耗点工作对于降低电路的能量消耗非常重要。在降低电源电压的方法中，可以采用线性稳压器或者降压直流变换器，但这种结构的电压转换比率(即输出电压与输入电压之比)很低，同时由于变换器的高导通损耗和低输出功率其能量利用效率同样变低。因此，如何设计一款能够适用于低电源电压的新型的高能量利用率低功耗sram，有着较大的研究意义和运用价值。

技术实现要素：

本发明的目的在于克服上述现有技术的缺点，提供了一种高能量利用率低功耗的堆叠sram阵列结构，该sram阵列结构的功耗较低，并且能量利用率较高。

为达到上述目的，本发明所述的高能量利用率低功耗的堆叠sram阵列结构由n层sram电路堆叠而成，第i层sram电路的高电压为第i层sram电路的低电压为n大于等于1，i及n均为正整数。

各层sram电路均包括电平转换模块、译码器模块、逻辑控制模块、sram阵列及灵敏放大器，其中，电平转换模块的输出端与译码器模块的输入端及逻辑控制模块的输入端相连接，译码器模块的输出端及逻辑控制模块的输出端与sram阵列的输入端相连接，sram阵列的输出端与灵敏放大器的输入端相连接。

sram阵列由若干sram单元组成。

通过电平转换模块将输入的电压范围变换为该电平转换模块所在层sram电路对应的电压范围；

逻辑控制模块的输入为写使能信号及全局时钟信号，通过逻辑控制模块产生读取使能信号；

灵敏放大器的输入为参考电压及输入数据，通过灵敏放大器检测全局位线上的电压差，并将检测得到的电压差放大至全摆幅，从而驱动局部位线翻转，以实现数据的读取。

电平转换模块由两个反相器构成。

各灵敏放放大器高压端的电压均为vdd，各灵敏放大器的低压端均接地

本发明具有以下有益效果：

本发明所述的高能量利用率低功耗的堆叠sram阵列结构由n层sram电路堆叠而成，无需在电源电压与sram单元的工作电压之间插入电源管理模块，使得电源电压保持恒定，同时降低单个sram单元的工作电压，以避免电压损失，实现低功耗的同时有效的提升电源的能量利用效率。相比于传统的低压sram的灵敏放大器需要电荷泵来提供高的工作电压，本发明采用堆叠结构，可以避免电荷泵的设计，各灵敏放放大器高压端的电压均为vdd，各灵敏放大器的低压端均接地，有效解决随着sram单元工作电压的下降而带来的灵敏放大器速度瓶颈限制的问题，sram电路结构较为简单，易于实现。

附图说明

图1本发明的结构示意图；

图2为n＝4时本发明的结构示意图；

图3为本发明中电平转换模块1的结构示意图；

图4为本发明中sram单元的结构示意图；

图5为本发明中逻辑控制模块3的结构示意图；

图6为本发明中灵敏放大器5的一种结构示意图；

图7为本发明中灵敏放大器5的另一种结构示意图。

其中，1为电平转换模块、2为译码器模块、3为逻辑控制模块、4为sram阵列、5为灵敏放大器。

具体实施方式

下面结合附图对本发明做进一步详细描述：

如图1所示，本发明所述的高能量利用率低功耗的堆叠sram阵列结构由n层sram电路堆叠而成，第i层sram电路的高电压为第i层sram电路的低电压为n大于等于1，i及n均为正整数。

各层sram电路均包括电平转换模块1、译码器模块2、逻辑控制模块3、sram阵列4及灵敏放大器5，其中，电平转换模块1的输出端与译码器模块2的输入端及逻辑控制模块3的输入端相连接，译码器模块2的输出端及逻辑控制模块3的输出端与sram阵列4的输入端相连接，sram阵列4的输出端与灵敏放大器5的输入端相连接，其中，sram阵列4由若干sram单元组成。

各层sram电路中的电平转换模块1与行列地址信号相连接，电平转换模块1与译码器模块2相连接，译码器模块2与sram阵列4连接，数据信号经过电平转换模块1与sram阵列4相连，写使能信号及全局时钟信号经电平转换模块1进入到逻辑控制模块3中，逻辑控制模块3的输出端与sram阵列4连接，sram阵列4的输出端经过多路选择器与灵敏放大器5连接，各灵敏放放大器5高压端的电压均为vdd，各灵敏放大器5的低压端均接地。

mos晶体管采用深n阱工艺，主要目的是消除其衬偏效应，灵敏放大器5的工作电压为vdd，避免由于低电压限制出现写入读取错误。

参考图2至图7，当sram电路为四层时，本发明的具体实现过程为：

1)电平转换模块1由两个反相器构成，输入信号首先经过第一个反相器，其电源电压为vi，gnd电压为gi，从而将输入电压的范围从vdd～gnd变为vi～gi，第二个反相器的电源电压与第一个反相器相同，其目的是使得输入信号的逻辑不发生变化，第二个反相器可以将输入信号的电压范围从vdd变为4层堆叠结构所需要的

2)sram阵列4，sram单元为8管sram单元，该sram单元由交叉耦合的反相器、写入访问器件及读取路径组成。由于单元节点与读取位线分离，所以读取裕度得到较大的提高，几乎等于静态噪声容限。此外，由于增加了额外的读取路径，sram单元内6管晶体管的尺寸可以进行调节，以达到更好的写入能力，此时不用为读取数据留相应的裕度，同样的，在读取路径中的两个晶体管的尺寸也可以进行调节，以达到更大的读取电流。

3)逻辑控制模块3，逻辑控制模块3主要产生读取使能信号，读取使能信号由写使能信号及全局时钟信号经过逻辑控制模块3产生；写使能信号经过延时单元及全局时钟信号进行或操作，实现在读取信号有效时时钟下降沿时工作。

5)灵敏放大器5，灵敏放大器5的输入分别为读取使能信号、参考电压及数据信号，读取使能信号为高电平，则电路开始正常工作，以读取数据信号。同时由于层叠结构所造成的每一层工作电压的不同，对灵敏放大器5的输入差分对的设计有不同的需求，针对输入电压的不同采用n型或者p型的输入对管，同时调整输入对管的尺寸，以适应不同的电压。

实施例一

设层叠sram的电池电压为1.8v，写使能信号为方波信号，频率为10khz，全局时钟信号为方波信号，频率为20khz，得到的4层堆叠sram的电源电压从上到下分别保持稳定在1.8v、1.35v、0.9v及0.45v。同时在电压范围为450mv的情况下，一个sram单元在进行每个访问时的写入/读取功耗分别仅为2.45pj/acc及2.18pj/acc，最高的输出功耗仅为60μw，功耗偏差在10％以内，同时在最坏情况下的效率高达94％，实现低功耗及高能量转换效率的目的。