技术特征：
技术总结
本发明公开了一种动态随机存取存储器中控制延迟锁相环的控制电路与方法。动态随机存取存储器(DRAM)包括延迟锁相环(DLL)、时脉树、片外驱动器(OCD)、相位检测器(PD)和滤波器。DLL接收参考时脉并更新延迟线，然后通过时脉树输出校准时脉；PD通过时脉树接收校准时脉，并检测校准时脉和参考时脉之间的相位差；并且所述滤波器根据所述相位差启动所述DLL以更新所述延迟线，其中当接收到读取指令时，所述滤波器增加所述DLL的启动次数以更新所述延迟线，从而缩短所述DRAM的存取时间。
技术研发人员：张全仁;李文明
受保护的技术使用者：南亚科技股份有限公司
技术研发日：2018.09.13
技术公布日：2019.10.18