在进行数据存取之前将数据从存储器中的有缺陷数据项重导向到冗余数据项，及相关系 ...的制作方法
【专利说明】在进行数据存取之前将数据从存储器中的有缺陷数据项重导向到冗余数据项，及相关系统及方法
[0001]优先权主张
[0002]本申请案主张2013年5月8日申请且题为“用于在进行数据阵列存取之前将有缺陷的数据项重导向到冗余数据项的方法及设备以及相关系统及方法(METHODS ANDAPPARATUSES FOR REDIRECTING DEFECTIVE DATA ENTRIES TO REDUNDANT DATA ENTRIESPR1R TO DATA ARRAY ACCESSES, AND RELATED SYSTEMS AND METHODS) ” 的第 61/820，945号美国临时专利申请案的优先权，所述申请案以其全文引用的方式并入本文中。
[0003]本申请案也主张2013年9月4日申请且题为“在进行数据存取之前将数据从存储器中的有缺陷的数据项重导向到冗余数据项以及相关系统及方法(REDIRECTING DATAFROM A DEFECTIVE DATA ENTRY IN MEMORY TO A REDUNDANT DATA ENTRY PR1R TO DATAACCESS, AND RELATED SYSTEMS AND METHODS) ” 的第 14/017，760 号美国专利申请案的优先权，所述申请案以其全文引用的方式并入本文中。
技术领域
[0004]本发明的技术一般来说涉及计算机存储器，且更确切地说，涉及存取计算机存储器中的数据。
【背景技术】
[0005]存储器单元是计算机数据存储装置的基本构建块，也被称为“存储器”。计算机系统可从存储器读取数据或将数据写入到存储器。作为实例，存储器可用以提供中央处理单元(CPU)系统中的高速缓冲存储器。高速缓冲存储器可由标签阵列及数据阵列组成。标签阵列执行保留存储在充当高速缓冲存储器的更高性能数据阵列中的存储器地址的索引的功能。数据阵列含有通过标签阵列中的存储器地址的索引提及的数据值。标签阵列接收指示CPU需要存取哪个存储器地址以用于进行读取或写入操作的存储器地址。如果所接收存储器地址匹配标签阵列中的标签项，那么发生高速缓存命中，这意味着对应于存储器地址的数据存在于数据阵列中。如果所接收存储器地址并不匹配标签阵列中的标签项，那么发生高速缓存未命中。在此情况下，必须从较高层级高速缓冲存储器或主存储器中检索数据。
[0006]高速缓冲存储器中的数据阵列可由静态随机存取存储器(SRAM)位单元组成以提供SRAM数据阵列。SRAM数据阵列是按SRAM位单元的行及列来组织，单个数据项或位可存储在SRAM位单元中。对含有多个SRAM位单元的行的存取是通过用于进行读取及写入操作的对应字线来控制。字线通过选择用于进行读取或写入操作的SRAM位单元的所希望的行来控制对用于进行读取及写入操作两者的SRAM位单元的存取。为了从SRAM位单元中读取数据，确证字线选择SRAM位单元的所希望的行。对于读取操作，将从所选择SRAM位单元中读取的数据放置在一组对应位线上。对于写入操作，将写入到SRAM位单元的数据放置在用于SRAM位单元的所述组对应位线上。
[0007]随着半导体封装的大小减小，可能希望按半导体裸片中的较小几何结构提供包含高速缓冲存储器的存储器。然而，按较小几何结构提供存储器可减少半导体制造产量。按较小几何结构提供存储器还可增加存在于存储器中的有缺陷的行或列的数目。就这一点来说，存储器的数据阵列中的一些行及/或列可用作待用于代替有缺陷的行或列的冗余行或列。在存储器的数据阵列内实施行或列冗余的方法可包含利用静态多路复用器系统。静态多路复用器系统利用用于数据阵列中的每一行或列的多路复用器来基于指示有缺陷的行及/或列的静态索引绕过数据阵列中的有缺陷的行或列。对于高性能或高数据容量存储器，可将数据阵列划分成较小数据子阵列，也被称为“子阵列”。存储器中的每一子阵列可具有专用外围电路，例如行解码器、写入驱动器、读出放大器及控制/定时电路系统。
[0008]然而，对于利用子阵列的数据阵列中的行或列冗余，静态多路复用器可能不会有效率地操作。静态多路复用器可能不会有效率地操作，这是因为每一子阵列将具有单独的专用行索引解码、导线布线、读出放大器及控制/定时电路系统。因此，在此存储器冗余配置的情况下，以下情形可能为更实际的或合乎需要的:具有在每一子阵列内设计或配置的冗余行或列。配置存储器的每一子阵列内的冗余行或列需要在每一子阵列内制造用于额外冗余行或列的增加的区域以便提供冗余行或列。
【发明内容】
[0009]所揭示实施例包含在进行数据存取之前将数据从存储器中的有缺陷的数据项重导向到冗余数据项。也揭示相关系统及方法。作为非限制性实例，本文所揭示的实施例可用于包含静态随机存取存储器(SRAM)数据阵列的高速缓冲存储器中。存储器经配置以接收存储器存取请求。所接收存储器存取请求包括数据项地址。存储器在第一数据存取路径中使用数据项地址来存取存储在存储器中的数据阵列中的数据。以下情形为有可能的:存储器中的行或列由于制造工艺而可能为有缺陷的。在数据阵列中的数据项地址处的行或列为有缺陷的情况下，数据项重导向电路将存储器存取请求重导向到数据阵列中的冗余行或列。
[0010]在本文所揭示的实施例中，对数据阵列的存储器存取的时延并未由于数据项重导向而增加。在本文所论述的实施例中，为了避免或减少数据项重导向电路的时延对存储器存取添加时延，并未将数据项重导向电路提供于存储器的第一数据存取路径中。数据项重导向电路提供于存储器中的第二数据存取路径中在第一数据存取路径外部。数据项重导向电路在第二数据存取路径中接收用于存储器存取请求的相同的数据项地址。如果数据项地址指向数据阵列中的有缺陷的行或列，那么数据项重导向电路将数据项地址重导向到数据阵列中的冗余行或列。通过将数据项重导向电路提供于第二数据存取路径中在第一数据存取路径外部，数据项重导向电路可确定所请求的数据项地址是否为有缺陷的，且在进行数据项地址处的数据阵列中的数据项存取之前将存储器存取请求重导向到数据阵列中的冗余行或列。另外，为了避免数据项重导向电路的时延对存储器存取添加时延，含有数据项重导向电路的第二数据存取路径的时延小于第一数据存取路径的时延。因此，存储器存取时延将为第一数据存取路径的时延。
[0011 ] 就这一点来说，在一个实施例中，提供存储器。存储器包括提供于第一数据存取路径中的存储器存取逻辑电路。存储器存取逻辑电路经配置以在第一数据存取路径中接收存储器存取请求的数据项地址的至少一部分作为用于定址数据阵列中的数据项的输入。存储器存取逻辑电路经进一步配置以在第一数据存取路径中产生包括数据项地址索引的索引作为输出，以对数据阵列编索引以存取数据阵列中对应于数据项地址的至少一部分的数据项。
[0012]存储器进一步包括数据项重导向电路。数据项重导向电路包括提供于与第一数据存取路径分离的第二数据存取路径中的有缺陷的数据项比较器电路。有缺陷的数据项比较器电路经配置以在对数据阵列中的数据项编索引之前，在比较器第二输入处接收至少一个有缺陷的数据项地址作为来自有缺陷的数据项索引寄存器的表示数据阵列中的所述至少一个有缺陷的数据项地址的输入。有缺陷的数据项比较器电路经进一步配置以比较数据项地址的至少一部分与所接收至少一个有缺陷的数据项地址。有缺陷的数据项比较器电路经进一步配置以在第二数据存取路径中产生包括重导向数据项地址索引的重导向索引作为输出。如果数据项地址的所接收的至少一部分匹配所接收的至少一个有缺陷的数据项地址，那么有缺陷的数据项比较器电路产生到数据阵列中的冗余数据项的重导向索引。数据项重导向电路进一步包括数据项地址索引选择器，其经配置以在数据项地址的所接收的至少一部分确实匹配所接收的至少一个有缺陷的数据项地址的情况下，选择重导向索引来对数据阵列编索引。数据项地址的所接收的至少一部分与所接收的至少一个有缺陷的数据项地址的比较是在按数据项地址的至少一部分对数据阵列中的数据项编索引之前在第二数据存取路径中执行。以此方式，使得不必作为存储器存取请求数据路径的部分(所述情形将增加存储器存取时延)而执行有缺陷的数据项确定。有缺陷的数据项确定可在第二数据存取路径中在进行对数据阵列的存取之前执行，以便不会增加存储器存取的时延。
[0013]在另一实施例中，提供一种存储器。存储器包括提供于第一数据存取路径装置中的存储器存取逻辑电路。存储器存取逻辑电路装置经配置以在第一数据存取路径装置中接收存储器存取请求装置的数据项地址装置的至少一部分作为用于定址数据阵列装置中的数据项装置的输入。存储器存取逻辑电路装置经进一步配置以在第一数据存取路径装置中产生包括数据项地址索引装置的索引装置作为输出，以对数据阵列装置编索引以存取数据阵列装置中对应于数据项地址装置的至少一部分的数据项装置。
[0014]存储器进一步包括数据项重导向电路装置。数据项重导向电路装置包括提供于与第一数据存取路径装置分离的第二数据存取路径装置中的有缺陷的数据项比较器电路装置。有缺陷的数据项比较器电路装置经配置以在对数据阵列装置中的数据项装置编索引之前，在比较器第二输入装置处接收至少一个有缺陷的数据项地址装置作为来自有缺陷的数据项索引寄存器装置的表示数据阵列装置中的所述至少一个有缺陷的数据项地址装置的输入。有缺陷的数据项比较器电路装置经进一步配置以比较数据项地址装置的至少一部分与所接收的至少一个有缺陷的数据项地址装置。有缺陷的数据项比较器电路装置经进一步配置以在数据项地址装置的所接收的至少一部分匹配所接收的至少一个有缺陷的数据项地址装置的情况下，在第二数据存取路径装置中产生到数据阵列装置中的冗余数据项装置的包括重导向数据项地址索引装置的重导向索引装置作为输出。数据项重导向电路装置进一步包括数据项地址索引选择器装置，其经配置以在数据项地址装置的所接收的至少一部分确实匹配至少一个所接收的有缺陷的数据项地址装置的情况下，选择重导向索引装置来对数据阵列装置编索引。
[0015]在另一实施例中，提供一种将有缺陷的数据项重导向到数据阵列中的冗余数据项的方法。所述方法包括在第一数据存取路径及第二数据存取路径中接收存储器存取请求的数据项地址的至少一部分以用于对数据阵列中的数据项编索引。所述方法进一步包括在第一数据存取路径中按表示数据项地址的至少一部分的数据项索引对数据阵列中的数据项编索引。所述方法进一步包括在按数据项地址的至少一部分对数据项编索引之前，在第二数据存取路径中在有缺陷的数据项地址比较器电路中比较数据项地址的至少一部分与表示数据阵列中的有缺陷的数据项的有缺陷的数据项地址。所述方法进一步包括在比较在数据项地址的至少一部分与有缺陷的数据项地址之间产生匹配的情况下，按作为数据项索引的重导向索引对数据阵列中的数据项编索引。所述方法进一步包括在比较在数据项地址的至少一部分与有缺陷的数据项地址之间产生匹配的情况下，按作为数据项索引的重导向索引存取数据阵列中的数据项。
【附图说明】
[001