续参看图3，作为额外非限制性实例，可在单个行重定向动作中替换多个行104中的两个⑵行。由于与上文所描述的在4-1列mux电路方案中在单个列重导向动作中替换四个(4)列98类似的原因，可替换多个行104中的两个(2)行。可在单个行重定向动作中替换多个行104中的两个(2)行，这是因为在此实例中，多个行104中的两个(2)行共享外围电路以用于控制对多个行104的存取。如果在单个行重定向动作中替换多个行104中的两个(2)行，那么行选择位100并非所需的。行选择位100并非所需的，这是因为不必要确定用冗余数据项40替换多个行104中的两个(2)行中的哪些者。
[0043]继续参看图3，如上文所描述，并不作为用于存储器存取请求12的第一数据存取路径20的部分而提供数据项重导向电路38’的任何时延。因此，并不归因于数据项重导向电路38’而增加高速缓冲存储器10’的总的存储器存取时延，同时提供SRAM数据阵列18中的数据项16的冗余行及/或列。
[0044]另外，图3中的高速缓冲存储器10’中的存储器存取请求12(0)到12 (N)的处理也可为管线式的。如下文将关于图4更详细地论述，可在一系列不同处理阶段中提供高速缓冲存储器10’中的存储器存取请求12(0)到12(N)的处理。每一处理阶段可经配置以提供用于存储器存取请求12(0)到12 (N)的特定指明的处理功能，而其它处理阶段处理其它存储器存取请求12(0)到12 (N)。与在可处理接下来的存储器存取请求12(0)到12 (N)之前具有等待完成其它处理阶段的闲置时间情形形成对比，以此方式，可更完全地利用高速缓冲存储器10’中的处理阶段。
[0045]就这一点来说，图4为说明在图3的高速缓冲存储器10’中按管线式方式处理的多个存储器存取请求12(0)到12 (N)的示范性时序图106。按管线式方式处理多个存储器存取请求12(0)到12 (N)允许重叠执行多个存储器存取请求12(0)到12 (N)中的每一者。为了按管线式方式处理存储器存取请求12，将存储器存取请求12划分成多个存取阶段。
[0046]继续参看图4，在以下非限制性实例中说明用于多个管线式存储器存取请求12(0)到12 (N)阶段的三个(3)存储器存取请求12阶段。第一存储器存取请求阶段108包括在第一数据存取路径20及第二数据存取路径42中接收数据项地址14。第二存储器存取请求阶段110由有缺陷的数据项比较器电路44组成，所述有缺陷的数据项比较器电路进一步在第二数据存取路径42中接收至少一个有缺陷的数据项地址48。第二存储器存取请求阶段110进一步由以下操作组成:比较数据项地址14与对应于SRAM数据阵列18中的有缺陷的数据项36的至少一个有缺陷的数据项地址48。在按数据项地址14对数据项16编索引之前，有缺陷的数据项比较器电路44在第二数据存取路径42中执行比较。另外，如果数据项地址14匹配至少一个有缺陷的数据项地址48，那么有缺陷的数据项比较器电路44产生重导向索引52。匹配指示数据项地址14产生有缺陷的数据项36。第三存储器存取请求阶段112由以下操作组成:如果产生重导向索引52，那么数据项地址索引选择器32选择重导向索引52。然而，如果并未产生重导向索引52，那么数据项地址索引选择器32使用表示数据项地址14的索引28对SRAM数据阵列18编索引。第三存储器存取请求阶段112进一步由以下操作组成:按通过重导向索引52表示的冗余数据项40或按通过索引28表示的数据项16存取SRAM数据阵列18。在替代实施例中，可在比三个(3)存取阶段更多或更少的阶段中处理存储器存取请求12。多个存储器存取请求12 (O)到12 (N)中的每一者是在至少一个时序窗口 114(0)到114(M)内处理。另外，多个存储器存取请求12(0)到12(N)中的每一者可按管线式方式执行，其中多个存取阶段对应于在相同时序窗口 114(0)到114(M)中执行单独存储器存取请求12(0)到12 (N)。
[0047]继续参看图4，存储器存取请求12(0)在第一时序窗口 114(0)中开始进行第一存储器存取请求阶段108的处理。第一存储器存取请求12(0)的处理接着在第二时序窗口114(1)中进行到第二存储器存取请求阶段110。在第二时序窗口 114(1)期间，存储器存取请求12(1)还可开始在第一存储器存取请求阶段108中执行。应注意，在此实例中，存储器存取请求12(0)的第二存储器存取请求阶段110与存储器存取请求12(1)的第一存储器存取请求阶段108两者是在第二时序窗口 114(1)中进行处理。存储器存取请求12(0)及存储器存取请求12 (I)接着进行处理到第三时序窗口 114(2)。在第三时序窗口 114(2)中，存储器存取请求12(0)进行到处理的第三存储器存取请求阶段112，且存储器存取请求12(1)进行到处理的第二存储器存取请求阶段110。另外，存储器存取请求12(2)开始进行第一存储器存取请求阶段108中的处理。以类似于存储器存取请求12(0)、12 (I)的方式处理存储器存取请求12(2)的处理。在时序窗口 114(2)到114(M)中处理存储器存取请求12 (2)且此处将不再重新描述。以此方式，可将存储器存取请求12(0)到12 (N)以管线式方式进行到执行阶段中，从而允许同时执行用于存储器存取请求12(0)到12(N)中的每一者的多个存取阶段108、110、112。
[0048]可将以下各者提供于或集成到任何基于处理器的装置中:在进行数据存取之前将数据从存储器中的有缺陷的数据项重导向到冗余数据项，及根据本文所揭示的实施例的相关系统及方法。实例包含(但不限于)机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器及便携式数字视频播放器。
[0049]就这一点来说，图5说明基于处理器的系统116的实例，所述基于处理器的系统可使用用于在进行数据存取之前将数据从有缺陷的数据项36重导向到冗余数据项40的系统及方法。在此实例中，基于处理器的系统116包含一或多个CPU 118，每一 CPU包含一或多个处理器120。CPU 118可具有耦合到处理器120以用于快速存取临时存储的数据的高速缓冲存储器122。CPU 118耦合到系统总线124且可将基于处理器的系统116中所包含的主装置与从装置互相耦合。众所周知，CPU 118通过在系统总线124上交换地址、控制及数据信息而与这些其它装置通信。举例来说，CPU 118可将总线事务请求传达到存储器控制器126 (作为从装置的实例)。虽然图5中未说明，但是可提供多个系统总线124，其中每一系统总线124构成不同构造。
[0050]其它主装置及从装置可连接到系统总线124。如图5中所说明，作为实例，这些装置可包含存储器系统128、一或多个输入装置130、一或多个输出装置132、一或多个网络接口装置134及一或多个显示控制器136。输入装置130可包含任何类型的输入装置，包含但不限于输入按键、开关、语音处理器等。输出装置132可包含任何类型的输出装置，包含但不限于音频、视频、其它视觉指示符等。网络接口装置134可为经配置以允许将数据交换到网络138并从网络138交换数据的任何装置。网络138可以是任何类型的网络，包含(但不限于)有线或无线网络、私用或公共网络、局域网(LAN)、广域网(WLAN)及因特网。网络接口装置134可经配置以支持所希望的任何类型的通信协议。存储器系统128可包含一或多个存储器单元140 (O到N)。
[0051]CPU 118还可经配置以经由系统总线124存取显示控制器136以控制发送到一或多个显示器142的信息。显示控制器136经由一或多个视频处理器144将信息发送到显示器142以进行显示，所述一或多个视频处理器将待显示的信息处理成适合于显示器142的格式。显示器142可包含任何类型的显示器，包含但不限于阴极射线管(CRT)、液晶显示器(IXD)、等离子显示器等。
[0052]所属领域的技术人员将进一步了解，结合本文所揭示的实施例描述的各种说明性逻辑块、模块、电路及算法可实施为电子硬件、存储在存储器或另一计算机可读媒体中且通过处理器或其它处理装置执行的指令，或两者的组合。作为实例，本文中所描述的主装置和从装置可用于任何电路、硬件组件、集成电路(IC)或IC芯片中。本文揭示的存储器可以是任何类型和大小的存储器，并且可经配置以存储所希望的任何类型的信息。为了清楚地说明此可互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路及步骤。如何实施此功能性取决于特定应用、设计选项及/或强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述功能性，但此类实施决策不应被解释为会造成对本发明的范围的脱离。
[0053]结合本文所揭示的实施例描述的各种说明性逻辑块、模块及电路可用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文所描述的功能的其任何组合来实施或执行。处理器可以是微处理器，但在替代例中，处理器可以是任何常规处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的联合，或任何其它此类配置。
[0054]本文所揭示的实施例可体现在硬件及存储在硬件中的指令中，且可驻留在例如随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、CD-ROM或所属领域中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留在ASIC中。ASIC可驻留在远程站中。在替代例中，处理器与存储媒体可作为离散组件驻留在远程站、基站或服务器中。
[0055]还应注意，描述本文中的示范性实施例中的任一者中描述的操作步骤是为了提供实例及论述。可以用除了所说明的序列以外的众多不同序列执行所描述的操作。另外，在单个操作步骤中描述的操作实际上可以在数个不同步骤中执行。另外，可组合示范性实施例中所论述的一或多个操作步骤。应理解，如所属领域的技术人员将容易显而易见，流程图中所说明的操作步骤可以经受众多不同修改。所属领域的技术人员还将理解，可使用多种不同技术及技艺中的任一者来表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可贯穿上述描述提及的数据、指令、命令、信息、信号、位、符号及码片。
[0056]提供本发明的先前描述以使所属领域的技术人员能够制造或使用本发明。