1.一种非易失性存储芯片的漏电流补偿电路，其特征在于，所述非易失性存储芯片包括原始存储阵列、译码器模块和参考电流模块；
2.根据权利要求1所述的漏电流补偿电路，其特征在于，所述原始存储阵列包括nw条第一字线、nb条第一位线和nw*nb个所述第一存储单元，每条所述第一位线并联有nw个所述第一存储单元，每条所述第一字线并联有nb个所述第一存储单元，nw和nb均为正整数；
3.根据权利要求2所述的漏电流补偿电路，其特征在于，所述原始存储阵列包括1024条所述第一字线、8192条所述第一位线和1024*8192个所述第一存储单元；
4.根据权利要求2所述的漏电流补偿电路，其特征在于，所述补偿存储阵列中的第二存储单元的规格参数，与所述原始存储阵列中的第一存储单元的规格参数相同。
5.根据权利要求1所述的漏电流补偿电路，其特征在于，所述补偿存储阵列中的所述第二存储单元对应本征状态。
6.根据权利要求2所述的漏电流补偿电路，其特征在于，所述译码器模块包括字线译码器和位线译码器；
7.根据权利要求6所述的漏电流补偿电路，其特征在于，所述漏电流补偿电路还应用于对所述非易失性存储芯片的校验操作；
8.根据权利要求7所述的漏电流补偿电路，其特征在于，所述补偿存储阵列的所述第二字线用于在校验操作时接收第二读字线电压；
9.根据权利要求1-8中任一项所述的漏电流补偿电路，其特征在于，所述非易失性存储芯片还包括放大器；
10.一种非易失性存储芯片，其特征在于，所述非易失性存储芯片包括原始存储阵列、译码器模块和参考电流模块，以及如权利要求1-9中任一项所述的非易失性存储芯片的漏电流补偿电路。