元Mn执行一再重置动作。再重置动作与重置动作相似，均是令源极信号不为固定电平，而位信号为固定电平。
[0045]本发明并不限定再重置动作的源极信号的电平。在一可能实施例中，再重置动作的源极信号的电平等于、大于或小于在重置动作下的源极信号的电平。在另一可能实施例中，再重置动作是逐渐增加源极信号的电平。
[0046]当源极信号的电平等于一预设值后，再次对存储单元Mn进行读取动作。在读取期间，控制检测单元130令源极信号不为固定电平，而解码单元120令位信号νΒ?为固定电平。此时，可变电阻220应具有高阻抗。若可变电阻220不具有高阻抗，则解码单元110、120与控制检测单元130再次对存储单元Mn进行再重置动作，直到可变电阻220具有高阻抗。
[0047]本发明并不限定控制检测单元130如何读取可变电阻220的阻抗。在一可能实施例中，控制检测单元130检测流过源极线SQ的电流。当流过源极线SQ的电流大于一参考值时，表示可变电阻220具有低阻抗。相反地，当流过源极线SQ的电流未大于参考值时，表示可变电阻220具有高阻抗。
[0048]在本实施例中，设定期间早于重置期间，并且重置期间早于读取期间。若需要对存储单元Mn进行再重置动作时，则再重置动作位于重置与读取动作之间。在其它实施例中，可利用重置取代再重置动作。在另一可能实施例中，在执行设定动作之前，解码单元110、120与控制检测单元130先对存储单元Mn进行一形成动作以及一初始化动作，用以活化存储单元Mn。
[0049]在一形成期间，控制检测单元130令源极信号为固定电平，解码单元120令位信号不为固定电平。此时，可变电阻220具有低阻抗。在一可能实施例中，在形成期间的位信号V的电平等于、大于或小于在设定期间的位信号V的电平。
[0050]在一初始化期间，控制检测单元130令源极信号不为固定电平，而解码单元120令位信号为固定电平。在一可能实施例中，在初始化期间的源极信号的电平等于、大于或小于在重置或读取的源极信号的电平。
[0051]在一可能实施例中，初始化期间位于形成期间与设定期间之间。在另一可能实施例中，形成与初始化动作在电阻式存储器100出厂前完成。出厂后，电阻式存储器100仅执行上述设定、重置、再重置及读取动作。其它实施例中，在不同期间，字线上栅信号具不同或相同电平，用以控制晶体管210的导通状态。因此，任何适合的电平均可作为栅信号Vp
[0052]在一些实施例中，在设定动作之后，解码单元110、120与控制检测单元130可先对存储单元Mn进行一第一读取动作。当存储单元Mn具有低阻抗时，再开始对存储单元Mn进行重置动作，并在重置动作后，对存储单元Mn进行一第二读取动作。
[0053]在进行第一读取动作时，若存储单元Mn不具有低阻抗，则可对存储单元Mn进行再设定动作，并再次读取存储单元Mn的阻抗，直到存储单元Mn具有低阻抗。在一可能实施例中，再设定动作相似于设定动作，不同之处在于再设定动作是逐渐增加位线的电平。
[0054]图3A为本发明控制方法的一可能实施例。电阻式存储器具有一晶体管以及一可变电阻。为方便说明，以下以图2为例。如图示，可变电阻220耦接于晶体管210的第一端与一位线之间，而晶体管210的第二端耦接一源极线SL。
[0055]首先，对存储单元Mn进行一设定动作(步骤S310)。在一设定期间，令位线的电平不为一固定电平(步骤S311)，并令源极线SQ为固定电平(步骤S312)。在一可能实施例中，在进行完设定动作后，存储单元Mn具有低阻抗。位线的电平可为任何适当的电平。在一可能实施例中，固定电平为一接地电平。
[0056]接着，对存储单元Mn进行一重置动作(步骤S320)。在一重置期间，令位线的电平为固定电平(步骤S321)，并令源极线SQ的电平不为固定电平(步骤S322)。在一可能实施例中，进行完重置动作后，存储单元Mn具有高阻抗。源极线SQ的电平可为任何适当的电平。
[0057]然后，对存储单元Mn进行一读取动作(步骤S330)。读取期间令位线电平为固定电平(步骤S331)，及令源极线SQ不为固定电平(步骤S332)。并不限定源极线SQ电平。源极线SQ电平可为任何适当的电平。一实施例中，步骤S332源极线SLiK电平等于、大于或小于步骤S322源极线SQ的电平。
[0058]在本实施例中，设定动作S310早于重置动作S320，而重置动作S320早于读取动作S330。另外，在执行设定动作S310、重置动作S320以及读取动作S330时，晶体管210的栅极接收相对应的栅信号。在执行不同的动作时，晶体管210的栅极可能接收相同或不同的栅信号。
[0059]图3B为本发明控制方法的另一可能实施例。图3B相似于图3A，不同之处于图3B多了再重置动作S340。再重置动作S340位于重置动作S320与读取动作S330之间。
[0060]在读取期间，令位线为固定电平(步骤S331)，以及令源极线SQ不为固定电平(步骤S332)。接着，判断存储单元Mn的阻抗是否等于一预设值(步骤S333)。在一可能实施例中，若存储单元Mn的阻抗等于预设值(如高阻抗)，则表示存储单元Mn正常(步骤S334)。若否，则执行再重置动作S340。
[0061]在一再重置期间，令位线为固定电平(步骤S341)，以及令源极线SQ不为固定电平(步骤S342)。另一实施例中，步骤S342是逐渐增加源极线SLiK电平。源极线SQ电平被改变的次数可为任意次数。接着，执行读取动作S330，用以读取存储单元Mn阻抗。若存储单元Mn不具高阻抗，则再次执行再重置动作S340，再次重置存储单元Mn，直到存储单元Mn具高阻抗。
[0062]本发明并不限定如何读取存储单元Mn的阻抗。在一可能实施例中，借由测量流经源极线SQ的电流量，便得知存储单元Mn的阻抗。若当流经源极线SQ的电流量大于一参考值时，表示存储单元Mn具有低阻抗；若不大于参考值时，表示具高阻抗。
[0063]在其它实施例中，可利用重置动作S320取代再重置动作S340。在此例中，当存储单元Mn的阻抗不等于预设值时，则执行重置动作S320，用以再次重置存储单元Mn。由于在执行重置动作S320及读取动作S330时，位线都维持在固定电平，故可大幅减少调整位线BQ的电平的时间。
[0064]图3C为本发明控制方法的另一可能实施例。图3C相似于图3A，不同之处在于图3C多了再设定动作S360及读取动作S370。在设定动作S310后，存储单元Mn应具有低阻抗。因此，在一读取期间，令位线不为固定电平(步骤S371)，而令源极线SLiS固定电平(步骤S372)。在一可能实施例中，步骤S371的位线的电平等于、大于或小于步骤S361的位线BL:的电平。
[0065]接着，步骤S373判断存储单元Mn的阻抗是否等于一预设值(如低电平)。若否，则执行再设定动作S360，直到存储单元Mn的阻抗等于预设值。当存储单元Mn的阻抗等于预设值时，执行重置动作S320。
[0066]在一再设定期间，令位线不为固定电平(步骤S361)，而令源极线SQ为固定电平(步骤S362)。另一实施例中，步骤S361逐渐增加位线的电平。其它实施例中，可省略再设定动作S360。此例中，当存储单元Mn的阻抗不等于预设值时，则执行再设定动作S360，用以再次设定存储单元Mn。另一实施例中，图3B读取动作S330以及再重置动作S340亦可应用至图3C。此例中步骤S333与S373所使用预设值并不相同。
[0067]图3D为本发明控制方法的另一可能实施例。图3D相似于图3A，不同之处在于图3D多了形成动作S380以及初始化动作S390。形成动作S380