专利名称：局部形成硅化金属层的方法
技术领域：
本发明是有关一局部形成硅化金属层的方法，特别是有关一避免存储器间产生遗漏电流的局部形成硅化金属层的方法。
背景技术：
为降低电阻值以增进集成电路效率，常会在电路与元件表面上沉积一硅化金属层，比如钛化硅。而不宜降低电阻值的区域则必须避免形成硅化金属于其表面上，比如同一字元线上存储器间的间隔区域。传统的形成方法如图1所示首先，有一硅底材100，在此底材100上，至少有二个区域一为阵列(array)区域101，另一为周边(periphery)区域102。在阵列区域101内，有一介电层105，比如ONO层，在底材上。在该介电层105之上有一存储器阵列之栅极110以及该栅极之侧壁130，其中同一字元线上之相邻两存储器间有一第一间隔区域106。而在周边区域102内，至少有多个晶体管之栅极120以及该栅极之侧壁140，而相邻二晶体管120之间有一第二间隔区域107。经过形成硅化金属的步骤后，会在存储器的栅极110顶部表面、晶体管的栅极120顶部表面、以及硅底材100表面上形成硅化金属(150、160、170)。
然而传统方法中，在形成存储器110的侧壁130的步骤时，往往会因为控制不易，而造成过度蚀刻以至于裸露出位于第一间隔区域206内部分的硅底材，如图2A所示。以至于在进行形成硅化金属的步骤时，也形成一硅化金属层240于第一间隔区域206内的硅底材100的表面上，如图2B所示。如此将导致遗漏电流，而影响存储器的功效。
发明内容
本发明的一目的是提供一方法以在集成电路上局部形成硅化金属层。
本发明的另一目的是提供一方法以避免同一字元线上存储器间形成硅化金属而造成遗漏电流的现象。
根据以上目的，本发明的方法主要包含下列步骤；首先，提供一硅底材，此硅底材上可区分为一阵列(array)区域以及一周边(periphery)区域，其中在该阵列区域内包含一ONO层于底材之上以及多个第一晶体管，比如存储器阵列，位于该ONO层之上。此多个第一晶体管中相邻两个晶体管间有一第一间隔区域。而在该周边区域内包含多个第二晶体管位于底材之上，且该多个第二晶体管中相邻两个晶体管间有一第二间隔区域，且该第二间隔区域大于该第一间隔区域。
然后，共形地沉积一层第一介电层以覆盖该底材、该阵列区域、多个第一晶体管、该周边区域、以及该多个第二晶体管的表面。之后，沉积一层第二介电层于此第一介电层之上，其中位于该第一间隔区域内的第二介电层的厚度较其他地方的第二介电层厚度更大。然后，进行一选择性蚀刻以除去部分该第二介电层以裸露出位于该多个第一晶体管上的第一介电层，其中有部分剩余的第二介电层位于该第一间隔区域中。再沉积一光阻层以覆盖该剩余的第二介电层与该第一介电层，然后除去位于周边区域内的光阻层。以该剩余的光阻层为一幕罩，进行另一蚀刻步骤以完全除去位于该周边区域内的第二介电层。
之后，除去此剩余的光阻层。再进行另一选择性蚀刻以除去部分第一介电层，以形成多个第一晶体管与多个第二晶体管的侧壁，并裸露该多个第一晶体管与该多个第二晶体管的栅极顶部表面，以及在该周边区域的部分硅底材，而在阵列区域的第一间隔区域内由于有部分该氮化层存在，故在该第一间隔区域内的第一介电层不会被完全除去。之后，沉积一金属层以覆盖该硅底材、该阵列区域、与该周边区域。进行一加热步骤以形成硅化金属。最后，除去该金属层。
图1为传统方法在一集成电路上局部形成硅化金属层的截面示意图；图2A至图2B为传统方法产生过度蚀刻问题的一实施例于各阶段的截面示意图；图3A至图3K依发明的方法在一集成电路上局部形成硅化金属层的一实施例于各阶段的截面示意图。
具体实施例方式本发明的较佳实施例将详细讨论如后。这些实施例乃是用以描述使用本发明的一特定范例，并非用以限定本发明的范围。
本发明提供一方法以在集成电路上局部区域形成金属硅化物，其包含下列步骤首先，如图3A所示，提供一底材100，其上有两个区域，一为阵列区域101，一为周边区域102。在此阵列区域101上有沉积有一第一介电层-第二介电层-第一介电层(ONO)层105，以及一存储器阵列于此ONO层105之上，存储器栅极110为同一字元线上相邻两存储器栅极，其间有一第一间隔区域306。周边区域102上至少包含晶体管栅极120，相邻两晶体管栅极120之间有一第二间隔区域307。此间隔第二区域307的宽度较第一间隔区域306来得大。在本实施例中，存储器栅极110的宽度约0.38埃，而相邻两存储器栅极110间的第一间隔区域306的宽度约0.32埃；晶体管栅极120的宽度约0.24埃，相邻两晶体管栅极120间的第二间隔区域307的宽度约0.36埃。而存储器栅极110与晶体管栅极120的厚度均约0.25埃。
之后，共形地沉积一层第一介电层310以覆盖在阵列区域101、存储器栅极110、周边区域102、与晶体管栅极120的表面上，如图3B所示。第一介电层的材质可选择为氧化硅层或氮化硅层，其中以氧化硅层为本实施例的较佳选择。此第一介电层310的厚度约0.08埃。故于第一间隔区域306内会形成一第一渠沟316，其宽度约为0.16埃，而于第二间隔区域307内会形成一第二渠沟317，其宽度约为0.20埃。
然后，再共形地沉积一层第二介电层320于此第一介电层310的表面上，如图3C所示。第二介电层的材质可选择为氮化硅层或氧化硅层，其中以氮化硅层为本实施例中的较佳选择。第一介电层与第二介电层的材质可互换，只要其选择蚀刻比显著不同即可。必须要注意的是在该第一渠沟316内，由于其宽度较窄故沉积在第一渠沟316内的第二介电层厚度会大于沉积在其他处的第二介电层厚度。而在第二渠沟317内的第二介电层则由于第二渠沟317的宽度较大而没有明显上述现象。此设计规则(design rule)为本发明不同于传统方法之处。
之后，进行一选择性蚀刻以除去部份第二介电层320，以裸露出部份第一介电层310，而剩余的第二介电层容易存留于转角与渠沟处，如图3D所示的第一侧壁322、第二侧壁326、位于第一渠沟316内的第二介电层324、以及位于第二渠沟317内的第二介电层328。蚀刻剂是选择对第二介电层有较大的蚀刻速率，而对第一介电层较无影响者。必须一提的是此蚀刻步骤是控制以保留位于第一渠沟316内的第二介电层324，而第一侧壁322、第二侧壁326与位于第二渠沟内的第二介电层328并不是必要的。
然后，沉积一光阻层330以覆盖在第一介电层310与剩余第二介电层之上。再图案转移以除去位于周边区域102上的光阻层，如图3E所示。再进行一选择性蚀刻以完全除去位于周边区域102上的第二介电层，包含第二侧壁326与位于第二渠沟317内的氮化层328，如图3F所示。然后，除去光阻层330，如图3G所示。
之后，再进行一选择性蚀刻以除去部份第一介电层310，以裸露出存储器栅极110的顶部表面、晶体管栅极120的顶部表面、以及部份硅底材101，并且形成存储器栅极110的侧壁与晶体管栅极120的侧壁345，如图3H所示。此选择性蚀刻步骤与前述的不同，是选择对第一介电层有较大的蚀刻速率，而对第二介电层较无影响者。所以，在阵列区域101中部份的第一介电层由于受到剩余第二介电层(322，324)的遮蔽，所以大部份会保留下来。如图3H所示，存储器栅极110的侧壁是由氮化层343与第一介电层341所组成，而位于第一渠沟316内则存留有第二介电层344与第一介电层342。因此，在第一间隔区域306内的硅底材表面即不会因为蚀刻的关系而暴露出来。
然后，沉积一金属层350，比如金属钛，以覆盖整个集成电路上，如图3I所示。再进行一加热步骤以使金属与多晶硅反应形成硅化金属(362、364、366)，如图3J所示。最后，除去金属层350，如图3K所示，如此便完成此局部形成硅化金属层的方法。
附带一提，在阵列区域101上的ONO层105也可以是其他的介电层。而在硅底材100与晶体管栅极120间则更可以包含一层第一介电层以作为栅极氧化层。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求范围；凡其它未脱离本发明所揭示的精神下所完成之等效改变或修饰，均应包含在本发明的权利要求内。
权利要求
1.一种局部形成硅化金属层的方法，该方法至少包含下列步骤提供一硅底材，在该硅底材上至少可区分为一阵列区域以及一周边区域；形成一第一介电层于该阵列区域内的硅底材上，以及多个第一晶体管于该第一介电层之上，其中该多个第一晶体管中相邻两栅极间有一第一间隔区域；形成多个第二晶体管于该周边区域内的底材之上，其中该多个第二晶体管中相邻两栅极间有一第二间隔区域，且该第二间隔区域大于该第一间隔区域；共形地沉积一第二介电层以覆盖该底材、该阵列区域、以及该周边区域；沉积一层第三介电层于该第二介电层之上，其中位于该第一间隔区域内的该第三介电层的厚度较其他地方的该第三介电层厚度更大；进行一第一选择性蚀刻步骤以除去部分该第三介电层以裸露出位于该多个第一晶体管栅极上的该第二介电层，其中部分剩余的该第三介电层位于该第一间隔区域中；沉积一光阻层以覆盖该第三介电层与该第二介电层；除去位于周边区域的该光阻层；以该光阻层为一幕罩，进行一第二选择性蚀刻步骤以完全除去位于该周边区域之上的该剩余的第三介电层；除去该光阻层；进行一第三选择性蚀刻步骤以除去部分该第二介电层，以裸露在该周边区域的部分硅底材和该多个第一晶体管与该多个第二晶体管的每一个栅极的顶部表面，并形成该多个第一晶体管与该多个第二晶体管的每一个栅极的侧壁，其中在该第一间隔区域内的部分该第三介电层可作为一幕罩，故在该第一间隔区域内的部份该第二介电层会存留下来；沉积一金属层以覆盖该硅底材、该阵列区域、与该周边区域；进行一加热步骤以形成硅化金属；以及除去该金属层。
2.根据权利要求1的方法，其特征在于，所述第一介电为一氧化物-氮化物-氧化物(ONO)层。
3.根据权利要求1的方法，其特征在于，所述第二介电层为氧化硅层。
4.根据权利要求1的方法，其特征在于，所述第三介电层为氮化硅层。
5.根据权利要求1的方法，其特征在于，进一步包含一栅极氧化层于该多个第二晶体管栅极与该底材之间。
6.根据权利要求1的方法，其特征在于，所述第一选择性蚀刻步骤中的蚀刻剂对第三介电层的蚀刻速率大于对第二介电层的蚀刻速率。
7.根据权利要求1的方法，其特征在于，所述第二选择性蚀刻步骤中的蚀刻剂对第三介电层的蚀刻速率大于对第二介电层的蚀刻速率。
8.根据权利要求1的方法，其特征在于，所述第三选择性蚀刻步骤中的蚀刻剂对第二介电层的蚀刻速率大于对第三介电层的蚀刻速率。
9.根据权利要求1的方法，其特征在于，所述金属层为金属钛层。
全文摘要
本发明主要是提供一方法以在集成电路上局部形成硅化金属层,并且避免同一字元线上存储器间形成硅化金属而造成遗漏电流现象。本发明的方法主要是利用设计法则适当地安排元件间的距离以达到目的。在一实施例中为在集成电路上形成硅化金属但是要避免在同一字元线上相邻存储器间形成硅化金属,则可事先在相邻两个存储器间的间隔区域内形成一介电层以作为幕罩层。如此则可在之后的选择性蚀刻步骤中保护在上述间隔区域内的硅底材避免裸露出来。故可避免于此间隔区域内形成硅化金属。而达到本发明之目的。
文档编号H01L21/3205GK1423317SQ0114296
公开日2003年6月11日 申请日期2001年12月3日 优先权日2001年12月3日
发明者陈盈佐, 赖二琨, 陈昕辉, 黄守伟, 黄宇萍 申请人:旺宏电子股份有限公司