专利名称：具有金属－绝缘体－金属电容器的集成元件的制作方法
技术领域：
本发明涉及一种集成元件，其内连导线由含铜的合金和一个金属-绝缘体-金属电容器制成。
目前，没有任何已知方法可以用来将金属-绝缘体-金属电容器集成于具有含铜内连导线的集成电路中。
该目的的实现方式是权利要求1中提出的一种集成元件和权利要求10中提出的一种制造方法。
金属-绝缘体-金属电容器具有一个电极，位于内连导线的一个金属面内。由于层间介电层(dielectric interlayer)和金属化层很薄，因此金属-绝缘体-金属电容器可按现有概念进行集成，并且在用于制造具有无源组件(passive component)的集成元件时不会有太大的困难。
在金属-绝缘体-金属电容器的制造过程中，层间介电层可顺便发挥蚀刻中止层(etching stop)的作用，这确保了下面的含铜电极不受蚀刻的侵蚀。此外，由于发挥蚀刻中止层作用的层间介电层不会被完全去除，因而还可以避免金属化层和下面的电极之间发生短路。
一种较为便利的制造金属-绝缘体-金属电容器的方法是，首先沉积层间介电层，使其发挥蚀刻中止层的作用，然后在位于内连导线的金属面内的电极上覆盖金属化层，将其表面完全覆盖。在随后的金属化层图案形成作业中，层间介电层发挥蚀刻中止层的作用，保留并将表面完全覆盖，从而可以有效地抑制金属-绝缘体-金属电容器的边缘发生短路。
本发明的进步构造将在从属权利要求书中逐一说明。
以下将通过附图
具体说明本发明的实施例，附图内容为
金属-绝缘体-金属电容器7的上部电极和内连导线3通过通孔13与第三金属面15内的内连导线14相连。上部电极12、通孔13，以及第三金属面内5的内连导线14位于层间电介层16内。最后，第三金属面15的上方是另外的不导电扩散障碍区17和另外的覆盖层18。
内连导线3、8和14，下部电极6，以及通孔4和13由含铜合金，最好是纯铜制成。内连导线3、8和14，下部电极6，以及通孔4和13的制造方法采用已知的镶嵌流程(Damascene process)技术。
制造内连导线8和14，下部电极6，以及通孔4和13时特别采用双镶嵌流程(dual Damascene process)。
在镶嵌流程中，首先使分开的电介层10完全覆盖位于基体上的扩散障碍层2。在本文中，术语“基体”既指同质基体，也指采用分层结构的基体。然后，将内连导线3所提供的沟槽(trench)蚀刻成分开的电介层10。最后，以保形沉积(conformal deposition)方式将沟渠沿着导电障碍层19排列。在随后的电解步骤中，障碍层19发挥电极的作用，用于内连导线3的铜的沉积。
如上文所述，内连导线8，下部电极6和通孔4采用双镶嵌流程进行制造。首先将层间电介层沉积于扩散障碍层2的整个表面。然后将内连导线8和下部电极6的沟渠自层间电介层9蚀刻出来。在另外的蚀刻操作中，这些沟渠被另外隐藏于通孔4的位置。然后，将所形成凹口通过保形沉积的方式覆盖上障碍层20。随后，沉积下来的铜在障碍层19积聚，并在随后的电解步骤中发挥电极的作用。
最后，将用于上部电极12的层间电介层11和金属化层沉积在整个平面化表面(planarized surface)上。用于上部电极12的金属化层既可以是合金构成的均质层，也可以是金属层和导电障碍层的层叠。然后，金属-绝缘体-金属电容器7形成图案，并且层间电介层11包括一个蚀刻中止层。因此，层间电介层11甚至保留在金属-绝缘体-金属电容器7的外部。上部电极12和下部电极6的广泛电气隔离(extensive electrical scparation)意味着下部电极6和上部电极12之间没有短路的风险。本发明的另一优点在于层间电介层11和上部电极12可用于平面化表面。这确保层间电介层11和上部电极12的平面性。
金属-绝缘体-金属电容器7构成之后，沉积层间电介层16。然后，利用双镶嵌流程构造内连导线14和通孔13。发挥电极作用的障碍区21需要沉积铜。当用于通孔13的沟渠蚀刻出来之后，蚀刻过程将在金属-绝缘体-金属电容器7的上部电极12和内连导线14同时停止。
可用于制造层间电介层11的适当材料为Si3N4或SiO2。此外，还可采用其他高介电常数的材料来制造层间电介层11，比如Ta2O5或Bi2Sr3TiO3和BaxSr1-xTiO3，其中0≤x≤1。本发明的优点尤其在于，无须个别了解材料的蚀刻特征，因为在层间电介层11中存在蚀刻中止层。可用于制造上部电极12的适当材料包括钽(Ta)，氮化钽(TaN)，硅化物，以及钛(Ti)，氮化钛(TiN)，钨化钛(TiW)，钨(W)和WNx等材料，其中0≤x≤2。此外，一些导电材料，如硅(Si)，钨(W)，铜(Cu)，金(Au)，银(Ag)，钛(Ti)和铂(Pt)，及其合金也可用来制造上部电极12。
在附图中没有显示的本发明的一个修正实施例中，上部电极12和层间电介层11被一层氮化硅(SiN)保护层所覆盖。该保护层作为通孔13的蚀刻中止层，并能保护上部电极12免受通孔13蚀刻的影响。此外，上部电极12被封装在元件的一侧，从而进一步确保了与下部电极6之间的绝缘。
最后，应当指出的是，本发明书推荐的集成元件尤其适用于高频技术。
权利要求
1.具有含铜合金的内连导线(3，8，14)和一个金属-绝缘体-金属电容器(7)的集成元件，其特征在于，该电容器(7)由一在一用于内连导线的金属平面(5)的第一电极(6)、一首先用作蚀刻中止层的层间电介层(11)和一金属化层(12)构成。
2.根据权利要求1所述的集成元件，其特征在于，层间电介层(11)额外用作扩散障碍层。
3.根据权利要求1或2所述的集成元件，其特征在于，金属化层(12)为金属层和导电障碍层的层叠。
4.根据权利要求1-3中任一项所述的集成元件，其特征在于，金属化层(12)至少包括以下金属所组成的群组中的一种金属铝(Al)，硅(Si)，钨(W)，铜(Cu)，金(Au)，银(Ag)，钛(Ti)和铂(Pt)。
5.根据权利要求1-4中任一项所述的集成元件，其特征在于，内连导线(3，8，14)和第一电极(6)相对于层间电介层(9，16)由障碍区(19，20，21)界定。
6.根据权利要求3或5所述的集成元件，其特征在于，障碍区(19，20，21)用以下元素所组成的群组中的元素制造钽(Ta)，氮化钽(TaN)，钨化钛(TiW)，钨(W)，WNx，钛(Ti)，氮化钛(TiN)或硅化物，其中0≤x≤2。
7.根据权利要求1-6中任一项所述的集成元件，其特征在于，层间电介层(11)由SiO2或Si3N4制成。
8.根据权利要求1-6中任一项所述的集成元件，其特征在于，层间电介层(11)由介电常数＞80的电介质材料构成。
9.根据权利要求8所述的集成元件，其特征在于，层间电介层(11)由以下材料所组成的群组中的材料制成Ta2O5，Bi2Sr3TiO3和BaxSr1-xTiO3，其中0≤x≤1。
10.一种制造集成元件的方法，该元件具有含铜合金的内连导线(3，8，14)和一个金属-绝缘体-金属电容器(7)，其中首先在层间电介层(16)内嵌入一第一电极(6)，其特征在于，将层间电介层(11)和金属化层(12)先后沉积在第一电极(6)的整个表面上，以及使金属化层(12)形成图案。
11.根据权利要求10所述的方法，其特征在于，层间电介层(11)被用作蚀刻中止层。
12.根据权利要求10或11所述的方法，其特征在于，第一电极(16)在镶嵌工艺中制成。
全文摘要
一种制造具有集成金属－绝缘体－金属电容器(7)的集成元件的方法。首先，将层间电介层(11)和上部电极(12)沉积在由铜制成的下部电极(6)的整个表面上。然后，金属－绝缘体－金属电容器(7)图案形成，并且蚀刻过程中止于层间电介层(11)。这样可以避免上部电极(12)和下部电极(6)之间发生短路。
文档编号H01L23/52GK1408126SQ01805980
公开日2003年4月2日 申请日期2001年2月19日 优先权日2000年3月1日
发明者M·施伦克, M·施韦德 申请人:因芬尼昂技术股份公司