专利名称：半导体装置的制作方法
技术领域：
本发明是关于依次迭层复数片搭载IC、电容器、电阻、线圈等的芯片零件等的电子零件的绝缘基板所成的半导体装置。
而且，比这种BGA更小型化的半导体装置，例如在作为由陶瓷所构成的绝缘基板的刚性(Rigid)基板等，利用覆晶(Flip chip)封装法等的手法封装电子零件之半导体芯片(Chip)而成的CSP(芯片尺寸封装，Chip Size Package)等受到注目。
但是，如果依照如上述的习知半导体装置，伴随着藉由小型化封装，对可缩小主基板上的这种半导体装置一个部分的占有面积之近年来的电子机器的新功能追加，由于安装于主基板上的半导体装置的安装数目持续增加，故有对应于此主基板大型化的问题。
而且，相关的半导体装置不仅主基板变大，就连自主要的半导体装置到其它的半导体装置为止的导线端子的长度也变的极长，或者伴随于此招致讯号的延迟、讯号的失真、消耗功率(Consumption power)的增大等，造成获得预定的电性能产生困难的不妥当之结果。特别是关于电路系统为高速化、大容量化的媒体(Media)机器，此导线端子长度的缩短为重要的课题。
再者，即使使主基板小型化，因可在主基板上的半导体装置的一个部分的安装区域安装的半导体装置的数目只有一个，故相反地有限定在此主基板上可安装的半导体装置的数目之虞。
解决相关问题的一个方法习知例如如日本特开平10-223683号公报、实开昭63-61150号公报以及特开平7-106509号公报等所揭示的，在搭载半导体芯片的绝缘薄膜(Film)或绝缘性薄片(Sheet)设置配线、锡球(Solderballs)、内引脚(Inner lead)、介层孔(Via hole)以及贯通孔(Through hole)等，依次迭层此绝缘薄膜或绝缘性薄片，该绝缘薄膜或绝缘性薄片间中介配线、锡球、内引脚、介层孔以及贯通孔等而导通连接的方法被提出。
可是，以此方法很难目视确认绝缘薄膜或绝缘性薄片间的连接状态，而且，因需要以树脂密封迭层的绝缘薄膜或绝缘性薄片的一部分或全体，故即使一部分发生不良修理仍很困难，还有不充分的问题。
而且，如专利第3033315号公报等所揭示者，在由聚醯亚胺(Polyimide)等所构成的绝缘基板，迭层IC等的电子零件于内引脚接合(Inner lead bonding)的装置，如此藉由延伸于迭层的绝缘基板的周缘部之导电性配线的外引脚(Outer lead)，依次导通连接上层的外引脚与其下一层的外引脚而成的迭层多芯片(Multi-chip)半导体装置被提出。
但是，这种情形为了绝缘基板的内引脚与电子零件的电极中的接合部的强度确保，必须以预定的大小来确保绝缘基板，而且，当进行迭层时为了避免上层的电子零件与其下一层的内引脚的接触，必须在外引脚部分配设预定厚度的间隔物(Spacer)，在半导体装置的小型化或薄壁化中仍有不充分的问题。
而目，如日本特开平7-14979号公报等所揭示者，将搭载半导体内存(Memory)的无导线(Leadless)的芯片承载体(Chip carrier)，依次中介绝缘薄片迭层于封装外壳(Case)中，令这些迭层的芯片承载体与形成于其侧面的端面贯通孔电极与封装外壳内的讯号线接触，而导通连接的装置也被提出。
但是即使以此装置，目视确认迭层的芯片承载体间的连接状态仍有困难，而且，为了连接各芯片承载体彼此，封装外壳或其内部的讯号线等变成特例需要的部分，零件数目增加构成变的繁杂，仍有不充分的问题。
因此，本发明的第二目的为在半导体装置中，容易目视确认检查迭层的半导体装置间的连接状态，而且，藉由减少半导体装置的零件数目使构成简略化，以简便且确实地导通连接迭层的绝缘基板间。
第三目的为当连接导电性配线的一端部与电子零件的电极时，防止其导电性配线弯曲。
第四目的为稳定迭层搭载电子零件的复数个绝缘基板。
第五目的为防止这些迭层的绝缘基板在导通连接前崩溃于未然。
第六目的为防止复数条导电性配线散开。
第七目的为当迭层搭载电子零件的复数个绝缘基板时，使这些绝缘基板的定位简便。
第八目的为可禁得起起因于导通连接时的热所产生的内部失真，各绝缘基板中的角部的导电性配线间所发生的应力集中。
第九目的为不增加零件数目，形成定位用的定位标记(Alignment mark)。
第十目的为简单地形成其定位用的定位标记。
因此，第一发明是依次迭层搭载IC、电容器、电阻、线圈等的芯片零件等的电子零件的复数个绝缘基板所成的半导体装置，其特征为上述迭层的各绝缘基板之中，以最下层的基板为第一绝缘基板、以其它基板为第二绝缘基板时，配设第二导电性配线俾自其第二绝缘基板的周缘突出，令该第二导电性配线朝各该第二绝缘基板的他面侧弯曲，以导通连接该弯曲的第二导电性配线与比该第二绝缘基板还下一层的绝缘基板上的导电性配线。
据此，藉由在绝缘基板的周缘部连接各绝缘基板的导电性配线，可自外部目视确认半导体装置的连接位置，可使连接位置的检查极为容易，如此，可简便且确实地进行绝缘基板间的导通连接。再者，因在迭层的绝缘基板侧面进行连接，故即使万一在迭层的绝缘基板的一部分发生不良，也能容易实施修理(Repair)。而且，因连接用的导电性配线突出于绝缘基板的侧面而形成，故可使用焊锡浸渍、焊锡回焊(Reflow)等的简便工程，总括地连接，如此，可实现低成本的模块(Module)。
第二以及第三发明为依次迭层搭载IC、电容器、电阻、线圈等的芯片零件等的电子零件的复数个绝缘基板所成的半导体装置，其特征包含第二导电性配线，上述迭层的各绝缘基板之中，以最下层或最上层的基板为第一绝缘基板、以其它基板为第二绝缘基板时，自其第二绝缘基板的周缘突出，分别弯曲形成预定形状；以及第一导电性配线，自该第一绝缘基板的周缘突出，延伸到最上层或最下层的绝缘基板而形成，其中导通连接其第一导电性配线到该第二导电性配线而成。
据此，藉由在绝缘基板的周缘连接各绝缘基板间的导电性配线，可自外部目视确认连接位置，可使连接位置的检查极为容易，并且，可确实地进行绝缘基板间的导通连接。而且，藉由透过自最下层或最上层的绝缘基板的周缘突出延伸的导电性配线，在这些迭层的绝缘基板的周缘连接各绝缘基板间的导电性配线，可不追加新的连接用零件来连接，可自外部目视确认半导体装置的连接位置，可使连接位置的检查极为容易，如此，可简便且确实地进行绝缘基板间的导通连接。再者，因在迭层的绝缘基板侧面进行连接，即使万一在迭层的绝缘基板的一部分发生不良，也能容易实施修理。而且，因连接用的导电性配线突出于绝缘基板的侧面而形成，故可使用焊锡浸渍、焊锡回焊等的简便工程，总括且确实地实现连接，如此，可实现低成本的模块。
在如上述第一至第三发明的半导体装置中，分别将电子零件覆晶安装于各上述绝缘基板的一面上较佳。据此，加入上述第一至第三各发明的功效，连接导电性配线的一端部与电子零件的电极时，可防止由于绝缘基板使其导电性配线弯曲变形。
而且，在如上述第一至第三发明的半导体装置中，将迭层的复数个绝缘基板载置于搭载于依次相邻的下层绝缘基板的电子零件上也可以。据此，加入上述第一至第三各发明的功效，可提高迭层复数个绝缘基板时的稳定感。而且，此时在绝缘基板与电子零件之间中介黏着剂也可以。据此，可防止迭层的复数个绝缘基板在导通连接前崩溃于未然。
再者，在如上述第一至第三发明的半导体装置中，将上述第一以及第二导电性配线复数并排排列于各个上述绝缘基板上，并且用以在其第二导电性配线的前端部，配没捆扎其第二导电性配线的散开防止构件也可以。据此，同样地加入上述第一至第三各发明的功效，导电性配线可防止散开，并且各导电性配线可固定以分别保持一定的间距(Pitch)精度。
而且，更在如上述第一至第三发明的半导体装置中，于各上述绝缘基板的角部，配设迭层这些绝缘基板时的定位用突起也可以。据此，同样地加入上述第一至第三各发明的功效，使用突起可使上下绝缘基板的迭层时的对位更容易，可获得高对位精度。而且，成为封装体的树脂成形时的外形基准，也能进行正确的树脂成形。再者，因比迭层的绝缘基板间的导电性配线还突出来配设突起，故可防止当该导电性配线被施加外力，这些导电性配线变形或破损于未然。
再者，在如上述第一至第三发明的半导体装置中，令端部的导电性配线比端部以外的导电性配线还宽幅也可以。据此，同样地加入上述第一至第三各发明的功效，藉由电子零件与绝缘基板的膨胀差，可防止当应力施加于导电性配线时的破断，在连接上可提高可靠度。
在宽幅的导电性配线形成定位用的定位标记也可以。据此，同样地加入上述第一至第三各发明的功效，当迭层复数个绝缘基板时，使用定位标记藉由光学的手段来定位，可更简单地进行上下绝缘基板间的对位。而且，此时若上述定位标记为圆孔的话，可以其它工程总括简单地形成定位标记。
图2是该半导体装置的纵剖面图。
图3是显示自绝缘基板突出的导电性配线被治具折曲的顺序之略剖面图，(a)为折曲前、(b)为折曲后。
图4是显示在绝缘基板的四角形成突起，并且导电性配线之中的角部以宽幅形成的绝缘基板之俯视图。
图5是依照本发明的半导体装置的他例的略斜视图。
图6是该半导体装置的纵剖面图。
图7是显示其最下层的模块之略斜视图。
图8是显示他例所使用的最上层的模块之略斜视图。
图1是显示依照本发明的半导体装置的外观。图2是显示其纵剖面。
图标的半导体装置依次迭层四个模块MO1～MO4。在各模块MO1～MO4配设复数个绝缘基板101～104、导电性配线111～114、半导体芯片(电子零件)12、密封树脂FJ。
在最下层的模块MO1，于由玻璃环氧/聚醯亚胺等所构成的第一绝缘基板101的一面上，复数并排排列第一导电性配线111。
在其它模块MO2～MO4，于同样由玻璃环氧/聚醯亚胺等所构成的第二绝缘基板102～104，分别复数并排排列第二导电性配线112～114。第二导电性配线112～114其一端部11a是形成于第二绝缘基板102～104的一面上，他端部11b是自其第二绝缘基板102～104的周缘突出而形成。
用以突出而形成的他端部11b例如如图3(a)所示，藉由令治具20在箭头方向移动，如同图(b)所示，被弯曲于第二绝缘基板102～104的他面侧。
此例他端部11b大致被折曲成直角，惟例如藉由折曲而弯曲，可防止起因于折曲他端部11b时的应力所发生的破裂(Crack)等的导电性配线112～114的损伤、断线。
图标的例子如图1以及图2所示，在各第二导电性配线112～114的他端部11b的前端部，安装例如由与绝缘基板同一材料所构成，捆扎这些第二导电性配线112～114的散开防止构件13，各第二导电性配线112～114分别被保持成一定的间距。
在各绝缘基板101～104上，于导电性配线111～114的一端部11a连接半导体芯片12的电极12A，利用覆晶封装法或TAB方式搭载IC、LSI等的半导体芯片12。
此处，令绝缘基板10以及半导体芯片12的厚度为数10μm～数100μm的厚度。半导体芯片12是在晶圆(Wafer)状态或芯片(Chip)状态下，藉由研磨(Grinding)或抛光(Polishing)等的机械的研磨法、以HF液为主体的蚀刻液来溶解的方法等的化学的研磨法、或者并用这些手法的CMP(化学机械研磨，Chemical Mechanical Polish)方法等，将未形成组件的背面研磨成所希望的厚度。
此外，各绝缘基板101～104上的导电性配线111～114未必需要为同一配线图案，例如当搭载的半导体芯片12不同时，为了处理非共通的半导体芯片12的电极12A，当然要成为不同的配线构成。
但是，如上述由绝缘材料所构成的密封树脂FJ流入搭载半导体芯片12的各绝缘基板101～104上。据此，各导电性配线111～114的一端部11a与各半导体芯片12的电极12A之接合部被密封。
而且，在各模块MO1～MO3的半导体芯片12上，中介黏着剂14以重迭上层的模块MO2～MO4的绝缘基板102～104。然后，被折曲的上层导电性配线112～114的他端部11b前端，依次藉由焊锡、导电性浆糊(Paste)的附着、焊接等连接于下层导电性配线111～113的一端部11a。
例如在其导电性配线112～114的前端安装焊锡材料，藉由使此焊锡材料回焊，使折曲的导电性配线112～114与位于其下层的绝缘基板101～103上的导电性配线111～113接触。如图2所示，藉由使焊锡16熔融可容易地连接。
而且，在例如具备加热器(Heater)的焊锡槽内熔融焊锡，也能在此熔融的焊锡中浸渍迭层的模块MO1～MO4而连接。
如此，浸渍于在焊锡槽内熔融的焊锡中的工程，当自熔融的焊锡提起半导体装置时，若令六方体的半导体装置之至少一个角(Corner)与熔融的焊锡面之夹角θ为30°～60°的话，可防止连接绝缘基板10间的导电性配线112～114的相邻间的短路。
关于此半导体装置，在最下层的模块MO1中的第一绝缘基板101的另一面，以预定图案形成用以导通连接于主基板等的外部连接用电极10A。此电极10A，图1以及图2所示的例子是显示形成锡球，所谓CSP(芯片尺寸封装，Chip Size Package)、BGA(球栅数组封装，Ball Grid Array)的构造。
而且，此图标例的半导体装置如图4所示，在各绝缘基板101～104的四个角部，迭层这些绝缘基板101～104时的定位用突起15是超出绝缘基板101～104的外形尺寸而配设。
据此，定位用突起15可在迭层绝缘基板101～104时使用于这些基板的定位，可使迭层的绝缘基板101～104的对位容易。
而且不仅是定位，藉由配设定位用突起15因这些突起15成为配设于导电性配线111～114的外侧，故自绝缘基板102～104的周缘折曲的导电性配线112～114可防止与外部零件接触或操作中使导电性配线112～114损伤于未然。
而且如图4所示，图标的半导体装置位于绝缘基板101～104上的复数并排排列的导电性配线111～114中的至少端部(最接近角部的位置)之导电性配线111～114，是比位于其内侧的其它导电性配线111～114还宽幅来形成。
据此，起因于半导体芯片12与绝缘基板101～104之间的膨胀差，在导电性配线111～114发生应力集中时，可防止导电性配线111～114破段、可获得高可靠度。此外，端部的导电性配线111～114之宽度因绝缘基板101～104的尺寸或环境条件而不同，惟最好比内侧的导电性配线111～114的宽度还大1.2倍以上。
如图4所示，图标例的半导体装置在宽幅的导电性配线111～114开圆孔，形成定位用的定位标记11C。若形成这种定位用的定位标记11C的话，当迭层复数个绝缘基板101～104时，使用该定位标记11C藉由光学的手段来定位，可更简单地进行上下绝缘基板101～104间的对位。而且，若此定位标记11C为圆孔的话，可在其它制作工程时一起开孔简单地形成。
可是，上述的例子各绝缘基板102～104的第二导电性配线112～114是分别导通连接于下一层的模块MO1～MO3中的绝缘基板101～103的导电性配线111～113。但是，也能制作成图5以及图6所示的构成。
这些图5以及图6所示的半导体装置是同样地依次迭层于复数个模块MO1～MO4，在各模块MO1～MO4配设复数个绝缘基板101～104、导电性配线111～114、半导体芯片(电子零件)12、密封树脂FJ。
在最下层的模块MO1也如图7所示，在第一绝缘基板101复数并排排列第一导电性配线111。第一导电性配线111其一端部11a是形成于第一绝缘基板101的一面上，他端部11b是自其第一绝缘基板101的周缘突出，朝上折曲延伸于最上层的绝缘基板104而形成。
其它的模块MO2～MO4于第二绝缘基板102～104分别复数并排排列第二导电性配线112～114。第二导电性配线112～114其一端部11a是形成于第二绝缘基板102～104的一面上，他端部11b是自其第二绝缘基板102～104的周缘突出，分别被弯曲成预定形状，例如沿着第二绝缘基板102～104的端面而形成。
并且朝上折曲的第一导电性配线111的他端部11b依次导通连接于第二导电性配线112～114的各他端部11b。
此外，此图标的例子在第一导电性配线111的他端部11b的前端部，安装例如由与绝缘基板同一材料所构成，捆扎这些第一导电性配线111的散开防止构件13，各第一导电性配线111分别被保持成一定的间距。
此图5以及图6所示的半导体装置，是以迭层的各绝缘基板101～104之中最下层的基板为第一绝缘基板101、以其它基板为第二绝缘基板102～104，排列于第一绝缘基板101的第一导电性配线111的他端部11b自第一绝缘基板101的周缘突出，朝上折曲延伸于最上层的绝缘基板104而形成，俾依次导通连接于第二导电性配线112～114的各他端部11b来形成。
但是，以迭层的各绝缘基板101～104之中最上层的基板为第一绝缘基板104、以其它基板为第二绝缘基板101～103，如图8所示，排列于第一绝缘基板104的第一导电性配线114的他端部11b自第一绝缘基板104的周缘突出，朝下折曲延伸于最下层的绝缘基板101而形成，俾依次导通连接于第二导电性配线111～113的各他端部11b来形成也可以。
产业上的利用可能性本发明是搭载IC、电容器、电阻、线圈等的芯片零件等的电子零件于绝缘基板以形成模块，依次迭层这种模块而构成，连接于主基板等而设置的半导体装置可安装于电子机器来利用。
符号说明MO1～MO4模块FJ密封树脂10、101～104绝缘基板10A外部连接用电极111～114导电性配线11a一端部11b他端部11C定位标记12半导体芯片(电子零件)12A电极13散开防止构件14黏着剂15定位用突起16焊锡20治具
权利要求
1.一种半导体装置，系依次迭层搭载电子零件的复数个绝缘基板所成，其中该迭层的各绝缘基板之中，以最下层的基板为第一绝缘基板、以其它基板为第二绝缘基板时，配设第二导电性配线俾自其第二绝缘基板的周缘突出，令该第二导电性配线朝各该第二绝缘基板的他面侧弯曲，以导通连接该弯曲的第二导电性配线与比该第二绝缘基板还下一层的绝缘基板上的导电性配线。
2.一种半导体装置，系依次迭层搭载电子零件的复数个绝缘基板所成，其中该迭层的各绝缘基板之中，以最下层的基板为第一绝缘基板、以其它基板为第二绝缘基板时，具备第二导电性配线，自其第二绝缘基板的周缘突出，分别弯曲成预定形状而形成；以及第一导电性配线，自该第一绝缘基板的周缘突出，延伸到最上层的绝缘基板而形成，其中导通连接其第一导电性配线到该第二导电性配线而成。
3.一种半导体装置，系依次迭层搭载电子零件的复数个绝缘基板所成，其中该迭层的各绝缘基板之中，以最下层或最上层的基板为第一绝缘基板、以其它基板为第二绝缘基板时，具备第二导电性配线，自其第二绝缘基板的周缘突出，分别弯曲成预定形状而形成；以及第一导电性配线，自该第一绝缘基板的周缘突出，延伸到最下层的绝缘基板而形成，其中导通连接其第一导电性配线到该第二导电性配线而成。
4.如权利要求第1项、第2项或第3项中任一项所述之半导体装置，其中分别将该电子零件覆晶安装于各该绝缘基板的一面上。
5.如权利要求第1项、第2项或第3项中任一项所述之半导体装置，其中将该迭层的复数个绝缘基板载置于搭载于依次相邻的下层绝缘基板的电子零件上。
6.如权利要求第5项所述之半导体装置，其中在该相邻的绝缘基板与电子零件之间中介黏着剂。
7.如权利要求第1项、第2项或第3项中任一项所述之半导体装置，其中将该第一以及第二导电性配线复数并排排列于各个该绝缘基板上，并且用以在其第二导电性配线的前端部，配设捆扎其第二导电性配线的散开防止构件。
8.如权利要求第1项、第2项或第3项中任一项所述之半导体装置，其中于各该绝缘基板的角部，配设迭层这些绝缘基板时的定位用突起。
9.如权利要求第1项、第2项或第3项中任一项所述之半导体装置，其中令复数并排排列的该第一以及第二导电性配线之中的端部的导电性配线比端部以外的导电性配线还宽幅。
10.如权利要求第9项所述之半导体装置，其中在该宽幅的导电性配线形成定位用的定位标记。
11.如权利要求第10项所述之半导体装置，其中该定位标记为圆孔。
全文摘要
在依次迭层搭载半导体芯片(电子零件)12的复数个绝缘基板10
文档编号H01L21/56GK1443370SQ01813021
公开日2003年9月17日 申请日期2001年6月1日 优先权日2000年7月19日
发明者畑田贤造, 佐藤浩三 申请人:新藤电子工业株式会社