专利名称：使集成电路可承受高压静电放电的氧化铟锡走线方法
技术领域：
本发明是关于一种使集成电路(IC)可承受高伏特静电压放电的氧化铟锡(ITO)走线方法。
背景技术：
按，在这个资讯爆炸的时代里，如何让各种讯息以最简便的方式，在最短的时间里，传达至消费者身上，相信是消费者所重视的，诸如股市行情或随时随地得到最新的消费讯息等皆是，而在行动电话使用率几乎达到人手一机的状况下，行动电话-这个拥有显示幕的电子机具，即为各工商界运用的最佳媒介；但，凡熟悉此项技术者均知，行动电话的显示幕之所以可以显示各项讯息，主要是一个与其显示幕连结的IC配合以氧化铟锡(ITO)走线构成的电路及相关微电元件所连结构成。
而常用ITO电路因导电性佳，又利于加工于玻璃板上，故应用于行动电话时，固利于工商业界由行动电话传输大量复杂讯息。但却因液晶显示模块(LCD Module)内氧化锢锡(ITO)走线常用的设计，使液晶显示模块(LCD Module)，在晶粒黏著于玻璃(COG type)时，对高伏特静电压放电仍有大幅改善的必要，因液晶显示模块(LCD Module)无法承受高伏特静电压放电导致行动电话显示幕动作异常的缺弊。而在玻璃上加电容或杭静电元件虽是解决方式之一，但是除可应用空间有限(相对易造成玻璃破损)外，制程不易及成本高亦是其缺失。如何提高液晶显示模块(LCDModule)组装于客户端产品时，能提高静电放电(Electro Static Dischargr，ESD)防护功能，及针对电子零件的特性，设计出让液晶显示驱动IC(LCDDriverIC)可抵抗高伏特静电压的电路，即相关业界开发的首要。
发明内容
本发明的目的在于提供一种使IC可承受高伏特静电压放电的ITO走线方法，其主要步骤包括液晶显示模块，在晶粒黏著于玻璃上的驱动积体电路的黏著处与模块介面处，针对各模块介面输出脚位的功能与用途设计出适合的线阻抗与布线方式；以提高液晶显示模块组装于客户端产品时，能提高静电放电防护功能。
所述的方法，其中将该IC底部所有VDD或VSS接脚全部连接在一起，连接VSS或VDD后的ITO走线宽度要在不影响其他接脚走线下布满IC底部，让进入模块介面处的静电，可由大面积的ITO涂布设计，让静电放电有效疏导消散，提高IC对静电放电的防护能力。
所述的方法，其中串接一极高阻抗值(3K-50KΩ)于重置指令控制接脚中。
所述的方法，其中提高资料总线的氧化铟锡线阻抗值(100-1000Ω)；例如CS1.D/C，WR，RD，D0-D7，C86。
请参阅以下有关本发明一较佳实施例的详细说明及其附图，将可进一步了解本发明的技术内容及其目的功效；有关该实施例的附图为图1为本发明液晶显示模块中驱动IC处的ITO走线示意图图2为传统方式ITO走线示意图，其为一规则性的INTERFACEPIN宽度；以及图3为本发明ITO走线示意图，针对各INTERFACEPIN的功能与用途而设计不同的氧化铟锡线阻抗值与走线方式。
具体实施例方式
请参阅图3，本发明所提供的一种使IC可承受高伏特静电压放电的ITO走线方法，其主要步骤包括1、液晶显示模块，在晶粒黏著于玻璃上的驱动积体电路的黏著处与模块介面处，针对各模块介面输出的脚位的功能与用途设计出适合的线阻抗与布线方式；以提高液晶显示模块组装于客户端产品时，能提高静电放电防护功能；其中2、将该IC底部所有VDD或VSS接脚全部连接在一起，连接VSS或VDD后的ITO走线宽度要在不影响其他接脚走线下布满IC底部。让进入模块介面处的静电放电，可由大面积的ITO涂布设计，让静电有效疏导消散，提高IC对静电放电的防护能力。
3、串接一极高阻抗值(3K-50KΩ)于重置指令控制接脚中。
4、提高资料总线的ITO线阻抗值(100-1000Ω)。例如CS1.D/C，WR，RD，D0-D7，C86等。
图中各代表符号的电压及功能如下表所示
本发明所提供的一种使IC可承受高伏特静电压放电的ITO走线方法，与其他常用技术相互比较时，本发明由ITO走线以特殊面积分布函数涂布于IC底部，并且配合特殊输出脚位的阻值设计，让进入IC的静电放电，可由特殊的氧化铟锡(ITO)涂布设计，让静电有效疏导消散或阻隔部份静电于模块介面处；提高IC对静电放电的防护能力，完全不增加额外的电容或抗静电元件有效使成本降低。并提高液晶显示模块组装于客户端产品时，能提高静电放电防护功能。
上列详细说明是针对本发明的一可行实施例的具体说明，但该实施例并非用以限制本发明的专利范围，凡未脱离本发明技术精神所为的等效实施或变更，均应包含于本发明的专利范围中。
权利要求
1.一种使集成电路可承受高压静电放电的氧化铟锡走线方法，其主要步骤包括液晶显示模块，在晶粒黏著于玻璃上的驱动积体电路的黏著处与模块介面处，针对各模块介面输出脚位的功能与用途设计出适合的线阻抗与布线方式；以提高液晶显示模块组装于客户端产品时，能提高静电放电防护功能。
2.按权利要求1所述的方法，其特征在于，其中将该IC底部所有VDD或VSS接脚全部连接在一起，连接VSS或VDD后的ITO走线宽度要在不影响其他接脚走线下布满IC底部，让进入模块介面处的静电，可由大面积的ITO涂布设计，让静电放电有效疏导消散，提高IC对静电放电的防护能力。
3.按权利要求1所述的方法，其特征在于，其中串接一极高阻抗值(3K-50KΩ)于重置指令控制接脚中。
4.按权利要求1所述的方法，其特征在于，其中提高资料总线的氧化铟锡线阻抗值(100-1000Ω)；为CS1.D/C，WR，RD，D0-D7，C86。
全文摘要
本发明所提供的一种使集成电路(IC)可承受高压静电放电的氧化铟锡走线方法，其主要步骤包括液晶显示模块，在晶粒粘着于玻璃上的驱动集成电路的粘着处与模块介面处，针对各模块介面输出脚位的功能与用途设计出适合的线阻抗与布线方式；以提高液晶显示模块组装于客户端产品时，能提高静电放电防护功能；其中将该IC底部所有VDD或VSS接脚全部连接在一起，连接VSS或VDD后的ITO走线宽度要在不影响其他接脚走线下布满IC底部。让进入模块介面处的静电放电有效疏导消散，可提高IC对静电放电的防护能力。串接一极高阻抗值(3K－50KΩ)于重置指令控制接脚中。提高资料总线的ITO线阻抗值(100－1000Ω)。
文档编号H01L23/58GK1501495SQ02150519
公开日2004年6月2日 申请日期2002年11月12日 优先权日2002年11月12日
发明者王星发 申请人:胜华科技股份有限公司