专利名称：具降低粗糙度之电阻性存储元件的制作方法
技术领域：
本发明系普遍关于半导体装置的制造，及特别是关于磁性随机存取存储器(MRAM)装置的制造。
背景技术：
半导体被用于电子装置，包括如无线电、电视、手机、及个人计算装置，的集成电路。一种形式的半导体装置为半导体储存装置如动态随机存取存储器(DRAM)及闪存，其使用电荷以储存信息。
在存储装置的近来发展为自旋电子装置，其合并半导体技术及磁学。电子，而非电荷，的自旋被使用以显示”1”或”0”的存在，一种此种自旋电子装置为MRAM，其包括在不同金属层基本上彼此垂直定位的传导线路，这些传导线路夹住磁堆栈，传导线路交叉的地方称为交叉点。流经传导线路中的一之电流产生围绕传导线路的磁场及将磁极指向沿电线或传导线路的某一方向，流经其它传导线路的电流诱发磁场及亦可部分地转向磁极，以”0”或”1”表示的数字信息为可以磁矩排列储存的，磁性组件的阻抗依据磁矩排列而定，储存状态系藉由侦测组件的阻抗状态而由组件读出。存储胞元可由以具列及行的矩阵结构定位传导线路及交叉点而被建造。
与传统半导体存储装置如DRAM’s相较，MRAM’s的技术优点为MRAM’s为非易失性的。例如，与利用DRAM’s的已知PC’s不同，利用MRAM’s的个人计算机(PC)不具长”激活”时间，MRAM亦不需被开机及具”再存储”经储存数据的能力。
因为如MRAM’s的电阻性存储装置为相当新形式的存储装置，它们显现许多制造及材料挑战，例如，形成电阻性存储元件的改良方法为需要的。
发明摘要本发明较佳具体实施例达到电阻性存储元件及其制造方法的优点，其包括薄氧化物层于磁性堆栈硬层内，此降低电阻性存储元件之粗糙度。
在一具体实施例中，所揭示为电阻性存储装置之电阻性存储元件，其包括含由至少一磁性金属层组成的第一金属部分之第一金属层。该第一金属层包括薄氧化物层位于第一金属部分，及第二金属部分位于薄氧化物层上方，该第二金属部分包括许多磁性金属层。该电阻性存储元件包括穿隧接点及第二金属层，该第二金属层包括许多磁性金属层。
在另一具体实施例中，所揭示为半导体电阻性存储元件，其包括在第一方向彼此平行定位的许多第一传导线路及定位于该第一传导线路的许多电阻性存储元件。该电阻性存储元件包括含由至少一磁性金属层组成的第一金属部分之第一金属层。该第一金属层包括薄氧化物层位于第一金属部分，及第二金属部分位于薄氧化物层上方，该第二金属部分包括许多磁性金属层。该电阻性半导体存储装置包括位于该第一金属层上的穿隧接点，及位于该穿隧接点上方的第二金属层，该第二金属层包括许多磁性金属层。许多第二传导线路位于该电阻性存储元件上方，该第二传导线路在第二方向彼此平行定位。
在另一具体实施例中，所揭示为电阻性存储装置的电阻性存储元件之制造方法，其包括提供一衬底、定位第一金属层第一部分于衬底上，及形成薄氧化物层于该第一金属层第一部分上。该方法包括定位第一金属层第二部分于该薄氧化物层上方，形成穿隧层于该第一金属层第二部分，及定位第二金属层于该穿隧层，其中该第二金属及第一金属层包括许多铁磁金属层。
在另一具体实施例中，所揭示为电阻性存储装置的制造方法，其包括提供一半导体衬底、形成在第一方向彼此平行的许多许多第一传导线路于衬底上，及定位许多电阻性存储元件于该第一传导线路上，该电阻性存储元件包括具定位于其中的薄氧化物层的第一金属层。许多第二传导线路形成于该电阻性存储元件上方，该第二传导线路在第二方向彼此平行定位。
本发明具体实施例的优点包括减少磁性堆栈的铁磁层及穿隧层的粗糙度，在薄氧化物层上的层之减少的粗糙度产生在先前技艺电阻性存储元件为问题的尼厄效应之减少或消除。在该第一金属层内的薄氧化物层提供制造具较先前技艺为更可预测的电阻之电阻性存储元件之能力，阻挡层的更均匀生长被提供，及磁性电阻性组件的磁性质亦被加强。
附图
简单说明本发明以上特征可由考虑下列叙述及相关图标而更清楚了解，其中第1图说明先前技艺MRAM数组的透视图；第2图显示示于第1图的先前技艺MRAM数组的顶部视图；第3图显示在底部铁磁堆栈及穿隧接点的接口具粗糙度之先前技艺电阻性存储元件的截面区段视图；第4图说明根据本发明具体实施例电阻性存储元件的截面区段视图，其具形成于底部铁磁堆栈或硬层内形成的薄氧化物层；第5图显示本发明另一具体实施例；及第6图显示本发明具体实施例，其包括薄氧化物层于该磁堆栈的软层及硬层。
除非特别说明，在不同图中相对应数字及符号表示相对应部分，附图被绘制以清楚地说明较佳具体实施例的相关方面及不必要依比例绘制。
较佳具体实施例详细叙述先前技艺MRAM设计将被叙述，接着为一些较佳具体实施例的讨论及本发明具体实施一些优点。
第1图说明先前技艺MRAM10的透视图，其具在相邻金属化层基本上与字符线路22正交定位的位线路12，磁堆栈14在位线路12及字符线路22间相邻定位及电耦合至位线路12及字符线路22。此处该磁堆栈14亦称为电阻性存储元件。
第1图MRAM装置10的典型制造方法将接着被叙述，工件(未示出)被提供，其典型上包括于硅单晶体硅上的氧化硅，该工件可包括其它传导层或其它半导体组件，如晶体管、二极管等。化合物半导体例如GaAs、InP、Si/Ge、及SiC可取代硅被使用。
第一中间层介电体层(未示出)沉积于该工件上，该中间层介电体可包括如二氧化硅，该中间层介电体层为如贯孔被图样化及蚀刻，该贯孔可以金属如铜、钨或其它金属填充。
金属化层，如包含铝或铜的M2层接着被形成，若铜被用于传导线路12，典型上镶嵌方法被使用以形成该传导线路12。介电体，未示出，被沉积于中间层介电体层及贯孔，该介电体层被图样化及蚀刻，及沟槽以传导材料填充以形成传导线路12于M2层。
接着，磁堆栈14形成于传导线路12上，该磁堆栈14典型上包括含许多材料层如PtMn、NiMn、IrMn、FeMn、CoFe、Ru、Al、及NiFe的第一磁性层20，该第一磁性层20一般称为第三层。该磁堆栈14一般亦包括沉积于该第一磁性层20的含Al2O3的介电层18，该介电层18常称为穿隧层、穿隧接点、或阻挡层。该磁堆栈14亦包括第二磁性层16，其包括具与第一磁性层20类似材料做为多层结构，该第二磁性层16亦称为软层。该第一磁性层20、介电层18及第二磁性层16被图样化以形成磁堆栈14，该磁堆栈14典型上基本上为形状为长方形或卵型。
传导线路22形成于磁堆栈14上，该传导线路22可在M3层内形成，及在与传导线路12的不同方向定位。若传导线路包括铜，再次，镶嵌方法被典型上使用，介电体层(未示出)被沉积于磁堆栈14及传导线路22，该介电体层被图样化及以传导材料填充的沟槽蚀刻以形成传导线路22。或者，非镶嵌方法可被使用以形成传导线路12及22，传导线路12及22可用做如MRAM数组10的字符线路及位线路。
该磁堆栈14层的顺序可被倒反，该硬层20可在该绝缘层18的顶部或上方，及该软层16可在该绝缘层18的底部或下方。同样地，该位线路12及字符线路22可被定位于该磁堆栈层14的上方或下方。第2图说明示于第1图的先前技艺MRAM10的顶部视图。
在MRAM’s，信息储存于该磁堆栈14的软磁性层16，为储存该数据，一铁磁层或信息层如软层16的磁化被平行或逆平行于第二磁性层或参考层如硬层20而排列。因平行组件的阻抗与逆平行组件不同之事实，该信息为可侦测的，自平行切换至逆平行状态，及反之，可由经由传导线路12及22自硬层20至软层16(或反之)操作电流(一般称为切换电流)完成。该切换电流在存储元件14的位置诱发仅足够大以改变信息层或软层16的磁化之磁场。穿隧电流为穿过用于读取该阻抗状态的组件之电流。
为电阻性存储元件14的适当操作性，该磁性层及非磁性层具非常平滑接口是重要的，使用目前磁隧道接点(MTJ’s)的沉积方法困难达到此。然而，使用以上所述MRAM10结构的一问题为硬层20顶部表面具高程度的粗糙性，如在第3图所示截面区段视图的30所示。该硬层20的粗糙顶部表面30产生铁磁耦合，在本技艺中已知为尼厄耦合或橘皮剥离耦合，尼厄耦合产生磁性不对称的及所以为不可信赖的电阻性存储元件14，尼厄耦合亦使得该电阻性存储元件14切换困难，当粗糙表面30存在于该硬层20的顶部，在该层接口的小极化发生，引起各层彼此间的交互作用，其为不欲的。
示于第3图的先前技艺电阻性存储元件14的另一问题为该硬层20的粗糙表面30使得确保达到该电阻性存储元件14所欲的阻抗是困难的。该粗糙表面30引起该阻挡层18的局部变化厚度，例如，该阻挡层18的所欲典型阻抗为1千欧姆/微米2，该硬层顶部粗糙表面30的粗糙程度具在该电阻性存储元件14的阻抗之影响该阻挡层18愈均匀或平滑，该阻抗愈可靠。
巨磁阻(GMR)读取磁头被使用以读取计算机磁盘驱动的磁信息，及它们使用类似于在MRAM’s所使用材料的铁磁材料。该两个技术具许多不同点例如，在GMR读取磁头，隧道接点或绝缘阻挡未被使用，传导材料被用于两个铁磁材料层的接口，而非绝缘隧道接点，如在MRAM’s，铁磁的相对位向被使用以使用电子散射效应读取在GMR读取磁头的信息，然而，MRAM’s系使用穿隧作用读取信息。
在计算机磁盘驱动的GMR读取磁头领域的近来发展为奈米氧化物层(NOL)的使用，其由W.Y.Lee等于应用物理期刊，89(11)，6925页(2001)及其参考所叙述。氧化铁磁材料如Co或CoFe以形成少于厚度1奈米的氧化物层已显示可显著降低氧化物层上方的接口粗糙度，及加强电子的散射。在GMR读取磁头，使用奈米氧化物层于两种铁磁材料层已被尝试以加强电子的散射。
本发明具体实施例利用类似于在MRAM装置的GMR读取磁头的奈米氧化物层所进行的类似发展，以减少后续沉积的铁磁层及穿隧阻挡层的粗糙度。根据本发明具体实施例，奈米氧化物层在底部铁磁层或电阻性存储装置的硬层形成期间中途形成。
本发明具体实施例由提供具拥有减少的粗糙度于顶部表面之硬层的电阻性存储元件而达到技术优点。以截面区段视图标于第4图的是，根据本发明具体实施例的电阻性存储元件或磁隧道接点144包括具第一部分120的第一金属层或硬层136，及形成于该硬层第一部分120上的薄氧化物层132。具有例外的该薄氧化物层132，其为本发明具体实施例的新颖特点，MRAM电阻性存储元件144可根据此处对第1至3图所叙述方法及结构被制造。
该硬层第一部分120较佳为包括至少一层铁磁材料如CoFe及/或NiFe或其它磁性材料。该硬层第一部分120较佳为包括约1.0至1.5奈米的铁磁材料，该硬层第一部分120亦包括含反铁磁材料如FeMn、IrMn、Ru、Al2或PtMn的一或更多层。
较佳为，在约该硬层120沉积方法的一半，该硬层第一部分120被暴露于氧以形成薄氧化物层132于该硬层第一部分120。该薄氧化物层132较佳为包括具厚度1奈米或更少的氧化物，及可包括Co或CoFe。该薄氧化物层132较佳为包括单层的O2分子，或单原子层的O2，例如，该薄氧化物层132可包括约二至五埃的氧化物，其可由暴露该硬磁层第一部分120至产生单层的O2吸附于该硬层第一部分120表面的气体剂量而形成。或者，该薄氧化物层132可由溅镀沉积方法、物理气相沉积(PVD)、离子束沉积(IBD)、或电浆沉积形成于该硬层第一部分120上，虽然其它沉积方法亦可被使用。该薄氧化物层132较佳为足够薄使得该硬层第一部分的表面维持为传导的。根据本发明具体实施例，与穿隧阻挡层或穿隧接合118相较，由该薄氧化物层132诱发的阻抗为可忽略的，将于稍后叙述，阻抗。
在该薄氧化物层132的形成之后，第一金属层或硬层136的沉积被继续，该硬层136的第二部分134被定位于该薄氧化物层132上方。该硬层第二部分134较佳为包括约1.0至1.5奈米的铁磁材料，该硬层第二部分134亦包括许多磁及反磁层，包括如PtMn、CoFe、Ru、Al2、及/或NiFe，或其组合物。
较佳为，该薄氧化物层132为足够薄使得其有效地漂在该硬层第一部分120的表面，由此做为硬层第二部分134形成于该薄氧化物层132上的生长促进剂。藉由在该硬层第一部分120表面上”浮游”，该薄氧化物层132协助进入的物质或原子，加强所沉积原子的可移动性，及帮助这些原子找出它们可附着的弱化地址，以形成该硬层第二部分134。藉由”浮游”于表面上，基本上，该O2维持一段时间为不反应的，亦即，O2用做由层生长诱发层的表面活化剂。例如，在真空室中，少量的单层，1层O2原子可于1×10-6托耳定位于该硬层第一部分120的表面上数秒，较佳为，该硬层第二部分134包括CoFe及/或NiFe。
绝缘层118被沉积于该硬层136的第二部分134，该绝缘层118包括电阻性存储元件的隧道接点或阻挡层144，及较佳为包括介电体如Al2O3。
第二金属层或软层116形成于该隧道接点118，如先前技艺所述。该软层116较佳为包括许多磁性及非磁性层，其包括CoFe及/或NiFe，或其组合物。
传导线路形成于该电阻性存储元件上方及下方，如先前技艺所述，及如第5图所示。
第5图显示本发明具体实施例，一种MRAM装置200具拥有在硬层236内的薄氧化物层232的磁隧道接点244，衬底211被提供，及绝缘层213形成于该衬底上。该衬底可包括硅或其它半导体，且绝缘层213可包括氧化物，如二氧化硅。
第一传导线路212形成于该绝缘层213上，传导线路212可包括Cu、Al及/或其它金属。传导线路212可包括内衬(未示出)，如包括Ti、Ta、或W。
电阻性存储元件244形成于第一传导线路212，如第4图所叙述。该第一金属层或硬层236包括位于第一部分220及第二部分234间的薄氧化物层232。该硬层236包括位于该薄氧化物层232的两侧之第一部分220及第二部分234。硬层第一及第二部分220/234较佳为包括许多金属层如PtMn、CoFe、Ru、Al2、及/或NiFe，或其组合物。
绝缘层218被沉积于该第一金属层或硬层236的第二部分234，该绝缘层218包括电阻性存储元件的隧道接点或阻挡层244，及较佳为包括介电体如Al2O3。
第二金属层或软层216形成于该隧道接点218上，如先前技艺所述。该软层216较佳为包括许多金属层如CoFe及/或NiFe，或其组合物。传导线路222形成于该电阻性存储元件244上方，如先前技艺所述。
根据本发明具体实施例，较佳为，仅一薄氧化物层132/232被定位于该电阻性存储装置144/244内。仅一薄氧化物层132/232可被使用，因为最有利于该薄氧化物层132/232之使用的层是绝缘层，或阻挡层118/218，其系耦合至该硬层136/236的顶部表面并与之相交。相反地，对GMR读取磁头应用，超过一薄氧化物层被使用，每一铁磁层为一。
在本发明另一具体实施例中，示于第6图，与先前叙述具体实施例相较，该磁堆栈包括相反金属系列。在此具体实施例中，首先为软磁性层316、接着穿隧阻挡层318、及接着硬磁性层336被形成。为加强该生长，薄氧化物层352形成进入该软磁性层316，类似于在该硬层136/236形成的薄氧化物层132/232，如为本文其它具体实施例所叙述。该软层316包括第一金属层350、位于该第一金属层350上的第一薄氧化物层352、及第二金属层354位于该第一薄氧化物层352。
此外，当该软层316为所形成的第一磁性层，薄氧化物层332亦沉积进入硬磁性层336，以改良该硬磁性层336的生长。当第二薄氧化物层332被利用，该第二金属层或硬层336包括第一金属部分320、位于第一金属部分320上方的第二薄氧化物层332、及位于该第二薄氧化物层332上方的第二金属部分334。
本发明具体实施例由减少或消除铁电或尼厄耦合、改良电阻性存储元件144/244/344的磁性质而达到技术优点。在第一金属层或硬层136/236的顶部表面的减少粗糙度系由使用本发明具体实施例的薄氧化物层132/232达到。该薄氧化物层132/232减少后续形成的层134/118/116/234/218/216的粗糙度。同样地，形成于软层316内的薄氧化物层352减少在该软层316的顶部表面的粗糙度。该薄氧化物层132/232/332/352较佳为非常薄的，其具在存储元件144/244/344的阻抗之可忽略影响。而且，该穿隧接合118/218/318的阻抗可由在硬层136/236/336及/或软层316内的薄氧化物层132/232/332/352之使用被更正确地决定，该磁电阻性组件144/244/344的磁性质亦被加强。
本发明具体实施例系参考此处的MRAM装置的特定应用于此被叙述，然而，本发明具体实施例亦具应用及亦有用于其它电阻性半导体装置应用。
尽管本发明已参考说明性具体实施例叙述之，此叙述不欲以限制方式被建构。在合并说明性具体实施例组合，及本发明其它具体实施例的各种改良，可在参考该叙述后为熟知本技艺者明显看出。此外，方法步骤的顺序可为熟知本技艺者重新排列，然而仍在本发明范围内。所以所附权利要求意欲包含任何此种改良或具体实施例。而且，本申请案范围不欲被限制为在专利说明书所叙述的制程、机器、制造、物质组成、装置、方法及步骤之特定具体实施例。因此，所附权利要求意欲包括此种制程、机器、制造、物质组成、装置、方法或步骤于其范围内。
权利要求
1.一种电阻性存储装置之电阻性存储元件，其包括第一金属层(136)、该第一金属层包括含至少一磁性金属层的第一金属部分(120)，第一薄氧化物层(132)位于该第一金属部分(120)上，及第二金属部分(134)位于薄氧化物层(132)上，该第二金属部分(134)包括许多磁性金属层；穿隧接点(118)；及第二金属层(116)，该第二金属层(116)包括许多磁性金属层。
2.根据权利要求第1项的电阻性存储元件，其中该第二金属层(336)包括第一金属部分(320)，第二薄氧化物层(332)位于该第一金属部分(320)，及第二金属部分(334)位于该第二薄氧化物层(332)上。
3.一种电阻性半导体存储装置，其包括彼此平行定位及定位于第一方向的许多第一传导线路(212)；定位于该第一传导线路(212)上方的许多电阻性存储元件(244)，该电阻性存储元件(244)包括第一金属层(236)、该第一金属层(236)包括含至少一磁性金属层的第一金属部分(220)，第一薄氧化物层(232)位于该第一金属部分(220)上，及第二金属部分(234)位于第一薄氧化物层(232)上方，该第二金属部分(234)包括许多磁性金属层；穿隧接点(218)位于该第一金属层(236)上；第二金属层(216)位于该穿隧接点(218)上，该第二金属层(216)包括许多磁性金属层；及许多第二传导线路(222)位于该电阻性存储元件(244)上方，该第二传导线路(222)在第二方向彼此平行定位。
4.根据权利要求第1或3项的电阻性半导体存储装置，其中该第一薄氧化物层(132、232)包括1奈米或更少的厚度。
5.根据权利要求第1或3项的电阻性半导体存储装置，其中该第一薄氧化物层(132、232)包括Co或CoFe。
6.根据权利要求第1或3项的电阻性半导体存储装置，其中该第一薄氧化物层(132、232)包括单原子层的O2分子。
7.根据权利要求第1或3项的电阻性半导体存储装置，其中该第一薄氧化物层(132、232)包括约2埃的氧。
8.根据权利要求第1或3项的电阻性半导体存储装置，其中该第一金属层第一金属部分(120)包括约1.0至1.5奈米的铁磁材料。
9.根据权利要求第1或3项的电阻性半导体存储装置，其中该第一金属层第二金属部分(234)包括约1.0至1.5奈米的铁磁材料。
10.根据权利要求第3项的电阻性半导体存储装置，其中该第二金属层及第一金属层第一及第二部分包括许多层的PtMn、CoFe、Ru、Al2、及/或NiFe，或其组合物。
11.根据权利要求第10项的电阻性半导体存储装置，其中该穿隧接点(218)包含Al2O3。
12.根据权利要求第3项的电阻性半导体存储装置，其中该电阻性半导体存储装置包括磁性随机存取存储器(MRAM)装置。
13.根据权利要求第6项的电阻性半导体存储装置，其中该第一及第二传导线路包括字符线路及位线路。
14.根据权利要求第6项的电阻性半导体存储装置，其中该第二金属层包括第一金属部分，第二薄氧化物层位于该第一金属部分上，及第二金属部分位于该第二薄氧化物层上。
15.一种电阻性存储装置的电阻性存储元件之制造方法，其包括提供一衬底；定位第一金属层第一部分于衬底上；形成第一薄氧化物层于该第一金属层第一部分；定位第一金属层第二部分于薄氧化物层上；形成穿隧层于该第一金属层第二部分；及定位第二金属层于该穿隧层，其中该第二金属及第一金属层包括许多铁磁金属层。
16.根据权利要求第15项的方法，其中形成该第一薄氧化物层包括形成具厚度1奈米或更少的氧化物层。
17.根据权利要求第15项的方法，其中形成该第一薄氧化物层包括形成含Co或CoFe的氧化物层。
18.根据权利要求第15项的方法，其中形成该第一薄氧化物层包括形成含单层的O2分子的氧化物层。
19.根据权利要求第15项的方法，其中形成该第一薄氧化物层包括形成含约2埃氧的氧化物层。
20.根据权利要求第15项的方法，其中定位该第一金属层第一部分包括定位约1.0至1.5奈米的铁磁材料于该衬底上，其中定位该第二金属部分包括定位约1.0至1.5奈米的铁磁材料。
21.根据权利要求第15项的方法，其中定位该第二金属层包括定位该第一金属部分于该穿隧层；定位第二薄氧化物层于该第一金属部分上；及定位第二金属部分于该第二薄氧化物层。
22.一种电阻性存储装置的制造方法，其包括提供一半导体衬底；形成彼此平行的许多许多第一传导线路在于衬底上的第一方向；定位许多电阻性存储元件于该第一传导线路上，该电阻性存储元件包括具定位于其中的薄氧化物层的第一金属层；及形成许多第二传导线路于该电阻性存储元件上，该第二传导线路在第二方向彼此平行定位。
23.根据权利要求第22项的方法，其中定位该电阻性存储元件包括定位第一金属层第一部分于该第一传导线路上；形成第一薄氧化物层于该第一金属层第一部分；定位第一金属层第二部分于第一薄氧化物层上；形成穿隧层于该第一金属层第二部分；及定位第二金属层于该穿隧层，其中该第二金属及第一金属层包括许多铁磁金属层。
24.根据权利要求第23项的方法，其中定位该第二金属层包括定位第一金属部分于该穿隧层上；定位第二薄氧化物层于该第一金属部分上；及定位第二金属部分于该第二薄氧化物层上。
全文摘要
一种电阻性存储元件(144)、磁性随机存取存储器(MRAM)装置及其制造方法，其中薄氧化物层(132)位于该存储元件(144)的第一金属层(136)内。该薄氧化物层(132)包括氧单层。后续形成层(134/118/116)的粗糙度被减少，及该电阻性存储元件(144)的磁能力由使用在该第一金属层(136)内的薄氧化物层(132)加强。
文档编号H01L27/105GK1653550SQ03802305
公开日2005年8月10日 申请日期2003年1月14日 优先权日2002年1月15日
发明者W·拉伯格 申请人:因芬尼昂技术股份公司