专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，特别涉及作为CMOS图像传感器的半导体器件及其制造方法。
背景技术：
作为图像传感器，CMOS图像传感器和CCD图像传感器已广为人知。一般，CMOS图像传感器由于与CCD图像传感器相比虽然像质不良，但是耗电少，尺寸小，因而广泛用于便携电话机等。
一般，CMOS图像传感器的单位像素由1个光电二极管和3个或4个晶体管构成。图1A表示3晶体管型CMOS图像传感器100的单位像素110，图1B表示4晶体管型CMOS图像传感器100的单位像素110。前者具有光电二极管(PD)120，源极跟随器晶体管(SF-TR)130，选择晶体管(SCT-TR)140，以及复位晶体管(RST-TR)150，后者还具有传输晶体管(TF-TR)160。
PD 120通过光电转换生成信号电荷，SF-TR 130把信号电荷转换成信号电压。SCT-TR 140用于选择单位像素110，RST-TR 150用于使PD 120复位，TF-TR 160用于把信号电荷从PD 120传送到SF-TR 130。PD 120通过RST-TR 150与复位电压线125连接，SF-TR 130通过SCT-TR 140与信号电压读出线135连接。SCT-TR 140与选择线145连接，RST-TR 150与复位线155连接，TF-TR 160与传输线165连接。
另外，在CMOS图像传感器中，由于使用N+P结作为光电二极管，因而必须抑制在Si/SiO2氧化膜界面的界面电位中发生的“结泄漏”。因此，大多通过在Si衬底的表面附近形成P+屏蔽层来形成P+NP嵌入二极管结构，使Si/SiO2氧化膜界面和耗尽层分离，从而抑制结泄漏。然而，存在难以完全分离Si/SiO2氧化膜界面和过渡层的缺点。因此，大多通过在晶片处理的最终阶段执行H2退火，来降低由晶片处理中的损坏所产生的Si/SiO2氧化膜界面的界面准位，抑制结泄漏。然而，在H2退火中具有与CMOS图像传感器的布线结构有关的以下缺点。
图2和图3是表示CMOS图像传感器及其制造方法的以往例的关键部分的断面图。更详细地说，图2是利用CMP(化学机械研磨)来形成多层布线结构的以往例，图3是利用干法回蚀(dry etchback)来形成多层布线结构的以往例。各图左边是从下数第2层及第2层以后的布线结构，各图右边是从下数第1层的布线结构，各图A、B、C的流程相当于形成布线结构的工序流程。
在使用Al(铝)作为布线层材料的情况下，如图2C和图3C所示，大多采用从下数Ti(钛)膜60/TiN(氮化钛)膜65/Al(铝)布线层70/Ti(钛)膜80/TiN(氮化钛)膜85这样的布线结构(膜厚按该顺序为20nm左右/50nm左右/0.3～1.0μm/5nm左右/100nm左右)。这是为了通过使用Ti控制Al的结晶取向性，来提高对电子迁移等的应力的耐性。在形成这种布线结构的情况下，可以如图2A、B所示，利用CMP，也可以如图3A、B所示，利用干法回蚀。
在利用CMP的情况下，对于第2层及第2层以后，如图2A左所示，在下层布线结构20上层叠SiO2层间绝缘膜30，形成贯通SiO2层间绝缘膜30的通孔(窗)21，在SiO2层间绝缘膜30上层叠TiN(氮化钛)膜45(膜厚为50nm左右)，在通孔21内嵌入W(钨)栓塞层(plug layer)50，如图2B左所示，利用CMP使W栓塞层50平坦化。对于第1层，如图2A右所示，在形成有像素等的Si衬底10上层叠SiO2层间绝缘膜30，形成贯通SiO2层间绝缘膜30的接触孔(窗)11，在SiO2层间绝缘膜30上层叠Ti(钛)膜40(膜厚为20nm左右)，之后层叠TiN(氮化钛)膜45(膜厚为50nm左右)，把W(钨)栓塞层50嵌入到接触孔11内，如图2B右所示，利用CMP使W栓塞层50平坦化。
在利用CMP的情况下，无论是第2层及第2层以后还是第1层，如图2C所示，Ti膜60的下表面暴露于SiO2层间绝缘膜30。这给H2退火带来不良影响。即，H2应该通过各SiO2层间绝缘膜到达Si/SiO2氧化膜界面，却在途中的SiO2层间绝缘膜30处被Ti膜60吸收。因此，由于未充分降低Si/SiO2氧化膜界面的界面准位，未能充分抑制结泄漏，因而存在像质劣化的缺点。Ti膜60的下表面面积越大，该缺点就越严重。
在利用干法回蚀来代替CMP的情况下，对于第2层及第2层以后，如图3B左所示，由于TiN膜45的层叠在SiO2层间绝缘膜30上的部分46未通过干法回蚀去除而残留下来，因而Ti膜60的下表面不暴露于SiO2层间绝缘膜30。然而，对于第1层，如图3B右所示，由于Ti膜40的层叠在SiO2层间绝缘膜30上的部分41也未由干法回蚀去除而残留下来，因而代替Ti膜60、Ti膜40的下表面暴露于SiO2层间绝缘膜30。因此，由于未充分降低Si/SiO2氧化膜界面的界面准位，未能充分抑制结泄漏，因而仍然存在像质劣化的缺点。Ti膜40的下表面面积越大，该缺点就越严重。而且，无论是第2层及第2层以后还是第1层，如图3B所示，具有的缺点是，由于干法回蚀而产生W栓塞层50的凹进部分51。
另外，作为现有技术文献，列举如下①专利3021683号公报，②特开平7-263546号公报，③特开平8-293552号公报，④特开平8-340047号公报，⑤特开平9-326490号公报，⑥特开平10-22390号公报，⑦特开2000-260863号公报，以及⑧特开2002-50595号公报。
发明内容
本发明(第1发明)涉及一种利用化学机械研磨来形成布线结构的半导体器件，其目的是抑制Ti膜给H2退火带来不良影响。本发明(第1发明)涉及一种半导体器件，其特征在于，具有栓塞层，其嵌入在贯通层间绝缘膜的窗内，通过化学机械研磨而平坦化；Ti(钛)膜，其层叠成从所述层间绝缘膜上延伸到所述栓塞层上；布线层，其层叠在所述Ti膜上，包含Al(铝)乃至Cu(铜)；以及不透过氢的下衬膜，其形成在所述层间绝缘膜与所述Ti膜之间。在本发明(第1发明)中，由于取代Ti膜而使不透过H2(氢)的下衬膜的下表面暴露于层间绝缘膜，因而对于利用化学机械研磨来形成布线结构的半导体器件，可抑制Ti膜给H2退火带来不良影响。
本发明(第2发明)涉及一种利用化学机械研磨来形成布线结构的半导体器件，其目的是抑制Ti膜给H2退火带来不良影响。本发明(第2发明)涉及一种半导体器件，对于所述第1发明，其特征在于，所述下衬膜是TiN(氮化钛)膜或SiN(氮化硅)膜。在本发明(第2发明)中，由于取代Ti膜而使TiN膜或SiN膜的下表面暴露于层间绝缘膜，因而对于利用化学机械研磨来形成布线结构的半导体器件，可抑制Ti膜给H2退火带来不良影响。
本发明(第3发明)涉及一种半导体器件，对于所述第1发明，其特征在于，所述窗贯通所述下衬膜。
本发明(第4发明)涉及一种半导体器件，对于所述第1发明，其特征在于，所述下衬膜形成在所述窗与所述栓塞层之间。
本发明(第5发明)涉及一种半导体器件，对于所述第1发明，其特征在于，所述下衬膜形成在所述栓塞层与所述Ti膜之间。
本发明(第6发明)涉及一种利用化学机械研磨来形成布线结构的半导体器件，其目的是进一步抑制Ti膜给H2退火带来不良影响。本发明(第6发明)涉及一种半导体器件，对于所述第1至第5中的任意一项发明，其特征在于，还具有覆盖所述Ti膜的侧面的TiN(氮化钛)侧壁。在本发明(第6发明)中，由于Ti膜的侧面由TiN侧壁覆盖，因而对于利用化学机械研磨来形成布线结构的半导体器件，可进一步抑制Ti膜给H2退火带来不良影响。
本发明(第7发明)涉及一种利用化学机械研磨来形成布线结构的半导体器件，其目的是进一步抑制Ti膜给H2退火带来不良影响。本发明(第7发明)涉及一种半导体器件，对于所述第1至第5中的任意一项发明，其特征在于，所述布线层是多层布线结构中的最上位布线层或最下位布线层。在本发明(第7发明)中，对于Ti膜的下表面面积增大的最上位布线层，由于取代Ti膜而使不透过H2(氢)的下衬膜的下表面暴露于层间绝缘膜，因而对于利用化学机械研磨来形成布线结构的半导体器件，可进一步抑制Ti膜给H2退火带来不良影响。
本发明(第8发明)涉及一种利用干法回蚀来形成布线结构的半导体器件，其目的是抑制Ti膜给H2退火带来不良影响。本发明(第8发明)涉及一种半导体器件，其特征在于，具有栓塞层，其嵌入在贯通层间绝缘膜的窗内，通过干法回蚀而被平坦化；以及布线层，其仅层叠在所述层间绝缘膜和所述栓塞层内的大致所述栓塞层上，包含Al(铝)乃至Cu(铜)；所述布线层是多层布线结构中的最下位布线层。在本发明(第8发明)中，在利用干法回蚀来形成布线结构的情况下，对于成为瓶颈的最下位布线层，由于可大致使Ti膜的下表面不暴露于层间绝缘膜，因而对于利用干法回蚀来形成布线结构的半导体器件，可抑制Ti膜给H2退火带来不良影响。
本发明(第9发明)涉及一种半导体器件，对于所述第1或第8发明，其特征在于，该半导体器件是CMOS图像传感器。
本发明(第10发明)涉及一种半导体器件，其特征在于，具有层叠在层间绝缘膜上的Ta(钽)膜或TaN(氮化钽)膜；以及布线层，其层叠在所述Ta膜或所述TaN膜上，包含Cu(铜)；该半导体器件是CMOS图像传感器。
本发明(第11发明)涉及一种利用化学机械研磨来形成布线结构的半导体器件的制造方法，其目的是抑制Ti膜给H2退火带来不良影响。本发明(第11发明)涉及一种半导体器件的制造方法，其特征在于，包括如下工序形成贯通层间绝缘膜的窗；在所述窗内嵌入栓塞层；利用化学机械研磨使所述栓塞层平坦化；层叠Ti(钛)膜，使其从所述层间绝缘膜上延伸到所述栓塞层上；在所述Ti膜上层叠包含Al(铝)乃至Cu(铜)的布线层；以及在所述层间绝缘膜与所述Ti膜之间形成不透过氢的下衬膜。在本发明(第11发明)中，由于取代Ti膜而使不透过H2(氢)的下衬膜的下表面暴露于层间绝缘膜，因而对于利用化学机械研磨来形成布线结构的半导体器件的制造方法，可抑制Ti膜给H2退火带来不良影响。
本发明(第12发明)涉及一种利用化学机械研磨来形成布线结构的半导体器件的制造方法，其目的是抑制Ti膜给H2退火带来不良影响。本发明(第12发明)涉及一种半导体器件的制造方法，对于所述第11发明，其特征在于，所述下衬膜是TiN(氮化钛)膜或SiN(氮化硅)膜。在本发明(第12发明)中，由于取代Ti膜而使TiN膜或SiN膜的下表面暴露于层间绝缘膜，因而对于利用化学机械研磨来形成布线结构的半导体器件的制造方法，可抑制Ti膜给H2退火带来不良影响。
本发明(第13发明)涉及一种半导体器件的制造方法，对于所述第11发明，其特征在于，所述窗贯通所述下衬膜。
本发明(第14发明)涉及一种半导体器件的制造方法，对于所述第11发明，其特征在于，在所述窗与所述栓塞层之间形成所述下衬膜。
本发明(第15发明)涉及一种半导体器件的制造方法，对于所述第11发明，其特征在于，在所述栓塞层与所述Ti膜之间形成所述下衬膜。
本发明(第16发明)涉及一种利用化学机械研磨来形成布线结构的半导体器件的制造方法，其目的是进一步抑制Ti膜给H2退火带来不良影响。本发明(第16发明)涉及一种半导体器件的制造方法，对于所述第11至第15中的任意一项发明，其特征在于，还具有形成覆盖所述Ti膜的侧面的TiN(氮化钛)侧壁的工序。在本发明(第16发明)中，由于Ti膜的侧面由TiN侧壁覆盖，因而对于利用化学机械研磨来形成布线结构的半导体器件，可进一步抑制Ti膜给H2退火带来不良影响。
本发明(第17发明)涉及一种利用化学机械研磨来形成布线结构的半导体器件的制造方法，其目的是进一步抑制Ti膜给H2退火带来不良影响。本发明(第17发明)涉及一种半导体器件的制造方法，对于所述第11至第15中的任意一项发明，其特征在于，所述布线层是多层布线结构中的最上位布线层或最下位布线层。在本发明(第17发明)中，对于Ti膜的下表面面积增大的最上位布线层，由于取代Ti膜而使不透过H2(氢)的下衬膜的下表面暴露于层间绝缘膜，因而对于利用化学机械研磨来形成布线结构的半导体器件的制造方法，可进一步抑制Ti膜给H2退火带来不良影响。
本发明(第18发明)涉及一种利用干法回蚀来形成布线结构的半导体器件的制造方法，其目的是抑制Ti膜给H2退火带来不良影响。本发明(第18发明)涉及一种半导体器件的制造方法，其特征在于，包括如下工序形成贯通层间绝缘膜的窗；在所述窗内嵌入栓塞层；利用干法回蚀使所述栓塞层平坦化；以及使包含Al(铝)乃至Cu(铜)的布线层仅层叠在所述层间绝缘膜和所述栓塞层内的大致所述栓塞层上；所述布线层是多层布线结构中的最下位布线层。在本发明(第18发明)中，在利用干法回蚀来形成布线结构的情况下，对于成为瓶颈的最下位布线层，由于可大致使Ti膜的下表面不暴露于层间绝缘膜，因而对于利用干法回蚀来形成布线结构的半导体器件的制造方法，可抑制Ti膜给H2退火产生不良影响。
本发明(第19发明)涉及一种半导体器件的制造方法，对于所述第11或第18发明，其特征在于，该半导体器件的制造方法是CMOS图像传感器的制造方法。
本发明(第20发明)涉及一种半导体器件的制造方法，其特征在于，包括如下工序在层间绝缘膜上层叠Ta(钽)膜或TaN(氮化钽)膜；以及在所述Ta膜或TaN膜上层叠包含Cu(铜)的布线层，该半导体器件的制造方法是CMOS图像传感器的制造方法。
图1是表示CMOS图像传感器的单位像素的示意平面图和电路结构图。
图2是表示CMOS图像传感器及其制造方法的以往例(CMP)的主要部分截面图。
图3是表示CMOS图像传感器及其制造方法的以往例(干法回蚀)的主要部分截面图。
图4是表示CMOS图像传感器及其制造方法的第1实施例的主要部分截面图。
图5是用于对侧壁进行说明的图。
图6是用于对对准标记进行说明的图。
图7是第1实施例的CMOS图像传感器的俯视图。
图8是第1实施例的CMOS图像传感器的侧视图。
图9是第1实施例的CMOS图像传感器的侧视图。
图10是表示CMOS图像传感器及其制造方法的第2实施例的主要部分截面图。
图11是表示CMOS图像传感器及其制造方法的第3实施例的主要部分截面图。
图12是表示CMOS图像传感器及其制造方法的第4实施例的主要部分截面图。
图13是第4实施例的CMOS图像传感器的俯视图。
图14是第4实施例的CMOS图像传感器的侧视图。
图15是表示CMOS图像传感器及其制造方法的第5变形例的主要部分截面图。
图16是第5实施例的CMOS图像传感器的侧视图。
具体实施例方式
(第1实施例)图4是表示CMOS图像传感器及其制造方法的第1实施例的主要部分截面图。更详细地说，图4是利用CMP(化学机械研磨)来形成多层布线结构的实施例。图4左是从下数第2层及第2层以后的布线结构，图4右是从下数第1层的布线结构，图4A、B、C的流程相当于形成布线结构的工序流程。
对于第2层及第2层以后，如图4A左所示，通过CVD在下层布线结构20上层叠SiO2层间绝缘膜30，通过溅镀在SiO2层间绝缘膜30上直接层叠下衬膜55(膜厚为150nm左右)，形成贯通SiO2层间绝缘膜30和下衬膜55的通孔(窗)21，通过溅镀，隔着下衬膜55在SiO2层间绝缘膜30上层叠TiN(氮化钛)膜45(膜厚为50nm左右)，通过CVD在通孔21内嵌入W(钨)栓塞层50，如图4B左所示，通过CMP使W栓塞层50平坦化。通孔21贯通下衬膜55。
对于第1层，如图4A右所示，通过CVD在形成了像素等的Si衬底10上层叠SiO2层间绝缘膜30，通过溅镀在SiO2层间绝缘膜30上直接层叠下衬膜55(膜厚为150nm左右)，形成贯通SiO2层间绝缘膜30和下衬膜55的接触孔(窗)11，通过溅镀，隔着下衬膜55在SiO2层间绝缘膜30上层叠Ti(钛)膜40(膜厚为20nm左右)，之后层叠TiN(氮化钛)膜45，通过CVD在接触孔11内嵌入W(钨)栓塞层50，如图4B右所示，通过CMP使W栓塞层50平坦化。接触孔11贯通下衬膜55。
无论对于第2层及第2层以后还是对于第1层，作为成为Al布线层70的下衬垫的下衬膜55是不透过H2(氢)的膜，这里是TiN(氮化钛)膜或SiN(氮化硅)膜。通过层叠150nm左右的下衬膜55(除此之外还有20nm左右的Ti膜40或50nm左右的TiN膜45)，对于下衬膜55的层叠在SiO2层间绝缘膜30上的部分56，可以通过CMP使W栓塞层50平坦化，同时残留50nm左右的下衬膜55。膜厚减少部分由过研磨引起。顺便说一下，必须在0.3～0.4μm的通孔21和接触孔11内嵌入400nm左右的W栓塞层50，通过30％左右的过研磨来去除100nm左右的下衬膜55。因此，通过层叠150nm左右的下衬膜55，对于下衬膜55的层叠在SiO2层间绝缘膜30上的部分56，可在残留50nm左右的下衬膜55的情况下，通过CMP使W栓塞层50平坦化。
无论对于第2层及第2层以后还是对于第1层，接下来如图4C所示，通过溅镀，从下到上按顺序层叠Ti(钛)膜60/TiN(氮化钛)膜65/Al(铝)布线层70/Ti(钛)膜80/TiN(氮化钛)膜85(膜厚按该顺序为20nm左右/50nm左右/0.3～1.0μm/5nm左右/100nm左右)，使其从SiO2层间绝缘膜30上延伸到W栓塞层50上，通过光刻构图形成布线，通过CVD在SiO2层间绝缘膜30上层叠SiO2层间绝缘膜90，使其覆盖布线。作为Al布线层70的材料，这里使用添加了微量Cu(铜)的Al(铝)。
无论对于第2层及第2层以后还是对于第1层，如图4B所示，由于下衬膜55的层叠在SiO2层间绝缘膜30上的部分56残留下来，因而如图4C所示，在SiO2层间绝缘膜30与Ti膜60之间形成了下衬膜55。这样，通过在SiO2层间绝缘膜30与Ti膜60之间形成下衬膜55，用下衬膜55覆盖Ti膜60的下表面，使作为TiN膜或SiN膜的下衬膜55的下表面代替Ti膜60而暴露于SiO2层间绝缘膜30，使Ti膜60的下表面不暴露于SiO2层间绝缘膜30，因而抑制Ti膜60给H2退火带来不良影响。而且，由于不通过干法回蚀而通过CMP使W栓塞层50平坦化，因而避免了产生W栓塞层50的凹进部分51。
另外，无论对于第2层及第2层以后还是对于第1层，如图5所示，可以在通过溅镀在W栓塞层50上再层叠上衬垫膜86(膜厚为30～50nm)，通过CVD和RIE(反应离子蚀刻)在Al布线层70的侧面形成TiN(氮化钛)侧壁87之后，层叠SiO2层间绝缘膜90。作为成为Al布线层70的上衬垫的膜的上衬垫膜86是SiN(氮化硅)膜或SiON(氮氧化硅)膜，其防止由于RIE而去除TiN膜85。
这样，除了用下衬膜55覆盖Ti膜60的下表面以外，还用TiN侧壁87覆盖Ti膜60的侧面，从而不仅使Ti膜60的下表面不暴露于SiO2层间绝缘膜30，还使Ti膜60的侧面不暴露于SiO2层间绝缘膜90，因而进一步抑制Ti膜60给H2退火带来不良影响。而且，通过用TiN侧壁87覆盖Ti膜80的侧面，可以抑制Ti膜80给H2退火带来不良影响。而且，通过用TiN侧壁87覆盖Al布线层70的侧面，抑制了对CMOS图像传感器不利的反射光噪声(参照图9的箭头)。
并且，对于第2层及第2层以后，如图6所示，在层叠下衬膜55之前，可以形成划线的下层布线结构20和仅在通孔21的对准标记处开口的抗蚀剂图案，通过蚀刻使划线的对准标记的下层布线结构20露出。这样，光刻中的下层布线结构20和通孔21的定位变得容易。
下面，根据俯视图和侧视图对第1实施例的CMOS图像传感器进行说明。
图7是第1实施例的CMOS图像传感器的俯视图。更详细地说，图7A是Si衬底10的俯视图，图7B是第1层(最下位布线层)的布线结构的俯视图，图7C是第2层的布线结构的俯视图，图7D是第3层(最上位布线层)的布线结构的俯视图。
图7B、图7C以及图7D分别示出了Al布线层70和SiO2层间绝缘膜90。另外，为了将它们相互区别，对第1层的Al布线层70和SiO2层间绝缘膜90附加了“A”，对第2层的Al布线层70和SiO2层间绝缘膜90附加了“B”，对第3层的Al布线层70和SiO2层间绝缘膜90附加了“C”。
在图7A中示出了图1所示的PD 120、SF-TR 130、SCT-TR 140、RST-TR150以及TF-TR 160。在图7A中示出了图1所示的选择线145和传输线165，图7B中示出了图1所示的复位线155(Al布线层70A的一部分)，图7C中示出了图1所示的复位电压线125和信号电压读出线135(Al布线层70B的一部分)。如从中所理解的那样，该CMOS图像传感器是4晶体管型。图7A中还示出了作为浮动扩散(FD)(floating diffusion)的W栓塞层50FD、复位电压线125用的W栓塞层50125、以及信号电压读出线135用的W栓塞层50135。
图8和图9是第1实施例的CMOS图像传感器的侧视图。更详细地说，图8是图7的X1X2截面图，图9是图7的Y1Y2截面图。第1层、第2层以及第3层的布线结构全都是作为第1实施例在图4作了说明的布线结构。
另外，在对最上位布线层(第3层)的布线结构进行考察时，最上位布线层的Al布线层70的面积大多比其他层的Al布线层70的面积大。实际上，图7至图9如此作了图示。因此，最上位布线层的Ti膜60的下表面面积大多比其他层的Ti膜60的下表面面积大。因此，最上位布线层的Ti膜60与其他层的Ti膜60相比，大多会给H2退火带来更不良的影响。因此，特别是对于最上位布线层，可以说，采用作为第1实施例而在图4作了说明的布线结构优点较大。
而且，从对CMOS图像传感器不利的反射光噪声的观点来看，对于由于使用Al布线层70作为遮光层而使Al布线层70的面积增大的情况较多的最上位布线层(第3层)、以及与作为浮动扩散的W栓塞层50FD接近的最下位布线层(第1层)，可以说，采用作为第1实施例而在图4作了说明的布线结构优点较大。对于最下位布线层(第1层)，特别是，在浮动扩散内进行把信号电荷保持一定时间(数ms以上)的动作的情况下，优点较大。另外，图8和图9中用箭头对反射光的状态进行了图示。
(第2实施例)图10是表示CMOS图像传感器及其制造方法的第2实施例的主要部分截面图。更详细地说，图10是通过CMP(化学机械研磨)来形成多层布线结构的实施例。图10是从下数第2层及第2层以后的布线结构，图10A、B、C的流程相当于形成布线结构的工序流程。
第2实施例是第1实施例的变形例，其与第1实施例的共同点如上所述(第1实施例的栏)，其与第1实施例的不同点如下所述(第2实施例的栏)。
对于第2层及第2层以后，如图4A左所示，层叠SiO2层间绝缘膜30，层叠下衬膜55，形成通孔21，层叠TiN膜45，嵌入W栓塞层50，如图4B左所示，取代使W栓塞层50平坦化，如图10A所示，通过CVD在下层布线结构20上层叠SiO2层间绝缘膜30，形成贯通SiO2层间绝缘膜30的通孔(窗)21，通过溅镀在SiO2层间绝缘膜30上直接层叠兼作下衬膜的TiN(氮化钛)膜45(膜厚为200nm左右)，通过CVD，隔着兼作下衬膜的TiN膜45在通孔21内嵌入W(钨)栓塞层50，如图10B所示，通过CMP使W栓塞层50平坦化。兼作下衬膜的TiN膜45形成在通孔21与W栓塞层50之间。
对于第2层及第2层以后，通过层叠200nm左右的TiN膜45(下衬膜)，对于TiN膜45(下衬膜)的层叠在SiO2层间绝缘膜30上的部分46，可以通过CMP，在残留50nm左右的TiN膜45(下衬膜)的情况下使W栓塞层50平坦化。与第1实施例相同。
(第3实施例)图11是表示CMOS图像传感器及其制造方法的第3实施例的主要部分截面图。更详细地说，图11是通过CMP(化学机械研磨)来形成多层布线结构的实施例。图11左是从下数第2层及第2层以后的布线结构，图10右是从下数第1层的布线结构，图11A、B、C的流程相当于形成布线结构的工序流程。
第3实施例是第1实施例的变形例，其与第1实施例的共同点如上所述(第1实施例的栏)，其与第1实施例的不同点如下所述(第3实施例的栏)。
对于第2层及第2层以后，如图4A左所示，层叠SiO2层间绝缘膜30，层叠下衬膜55，形成通孔21，层叠TiN膜45，嵌入W栓塞层50，如图4B左所示，取代使W栓塞层50平坦化，如图11A左所示，通过CVD在下层布线结构20上层叠SiO2层间绝缘膜30，形成贯通SiO2层间绝缘膜30的通孔(窗)21，通过溅镀在SiO2层间绝缘膜30上层叠TiN(氮化钛)膜45(膜厚为50nm左右)，通过CVD在通孔21内嵌入W(钨)栓塞层50，如图11B左所示，通过CMP使W栓塞层50平坦化。
对于第1层，如图4A右所示，层叠SiO2层间绝缘膜30，层叠下衬膜55，形成接触孔11，层叠Ti膜40，之后层叠TiN膜45，嵌入W栓塞层50，如图4B右所示，取代使W栓塞层50平坦化，如图11A右所示，通过CVD在形成了像素等的Si衬底10上层叠SiO2层间绝缘膜30，形成贯通SiO2层间绝缘膜30的接触孔(窗)11，通过溅镀在SiO2层间绝缘膜30上层叠Ti(钛)膜40(膜厚为20nm左右)，之后层叠TiN(氮化钛)膜45(膜厚为50nm左右)，通过CVD在接触孔11内嵌入W(钨)栓塞层50，如图11B右所示，通过CMP使W栓塞层50平坦化。
无论对于第2层及第2层以后还是对于第1层，接下来如图11C所示，通过溅镀直接层叠下衬膜55(膜厚为50nm左右)，使其从SiO2层间绝缘膜30上延伸到W栓塞层50上，以下与图4C相同，隔着下衬膜55，从下到上按顺序层叠Ti(钛)膜60/TiN(氮化钛)膜65/Al(铝)布线层70/Ti(钛)膜80/TiN(氮化钛)膜85，使其从SiO2层间绝缘膜30上延伸到W栓塞层50上，并层叠SiO2层间绝缘膜90。下衬膜55形成在W栓塞层50与Ti膜60之间。
无论对于第2层及第2层以后还是对于第1层，作为成为Al布线层70的下衬垫的膜的下衬膜55是不透过H2(氢)的膜，这里是TiN(氮化钛)膜。无论对于第2层及第层以后还是对于第1层，如图11C所示，在SiO2层间绝缘膜30与Ti膜60之间形成了下衬膜55。与第1实施例相同。
(第4实施例)图12是表示CMOS图像传感器及其制造方法的第4实施例的主要部分截面图。更详细地说，图12是通过干法回蚀(dry etchback)来形成多层布线结构的实施例。图12左是从下数第2层及第2层以后的布线结构，图12右是从下数第1层的布线结构，图12A、B、C的流程相当于形成布线结构的工序流程。
对于第2层及第2层以后，如图12A左所示，通过CVD在下层布线结构20上层叠SiO2层间绝缘膜30，形成贯通SiO2层间绝缘膜30的通孔(窗)21，通过溅镀在SiO2层间绝缘膜30上层叠TiN(氮化钛)膜45(膜厚为50nm左右)，通过CVD在通孔21内嵌入W(钨)栓塞层50，如图12B左所示，通过干法回蚀使W栓塞层50平坦化。
对于第1层，如图12A右所示，通过CVD在形成有像素等的Si衬底10上层叠SiO2层间绝缘膜30，形成贯通SiO2层间绝缘膜30的接触孔(窗)11，通过溅镀在SiO2层间绝缘膜30上层叠Ti(钛)膜40(膜厚为20nm左右)，之后层叠TiN(氮化钛)膜45(膜厚为50nm左右)，通过CVD在接触孔11内嵌入W(钨)栓塞层50，如图12B右所示，通过干法回蚀使W栓塞层50平坦化。
无论对于第2层及第2层以后还是对于第1层，接下来如图12C所示，通过溅镀，从下往上按顺序层叠Ti(钛)膜60/TiN(氮化钛)膜65/Al(铝)布线层70/Ti(钛)膜80/TiN(氮化钛)膜85(膜厚按该顺序为20nm左右/50nm左右/0.3～1.0μm/5nm左右/100nm左右)，使其从SiO2层间绝缘膜30上延伸到W栓塞层50上，并且通过光刻构图形成布线，通过CVD在SiO2层间绝缘膜30上层叠SiO2层间绝缘膜90以覆盖布线。作为Al布线层70的材料，这里使用添加了微量Cu(铜)的Al(铝)。
对于第1层，如图12B右所示，Ti膜40的下表面暴露于SiO2层间绝缘膜30。然而，如图12C右所示，通过将Al布线层70仅层叠在SiO2层间绝缘膜30和W栓塞层50内的大致W栓塞层50上，可大致使Ti膜40的下表面不暴露于SiO2层间绝缘膜40。因此，抑制Ti膜40给H2退火带来不良影响。
下面，根据俯视图和侧视图对第4实施例的CMOS图像传感器进行说明。
图13是第4实施例的CMOS图像传感器的俯视图。图13相当于图7，图13A是Si衬底10的俯视图，图13B是第1层(最下位布线层)的布线结构的俯视图，图13C是第2层的布线结构的俯视图，图13D是第3层(最上位布线层)的布线结构的俯视图。其中，图7的CMOS图像传感器是4晶体管型，与此相对图13的CMOS图像传感器是3晶体管型。
图14是第4实施例的CMOS图像传感器的侧视图。图13相当于图8和图9，是图13的Z1Z2截面图。第1层、第2层以及第3层的布线结构全都是作为第4实施例在图12作了说明的布线结构。
另外，这里对于最下位布线层(第1层)不进行布线的环绕。这样，可减小最下位布线层的Al布线层的面积。即，如图12C右所示，实际上可使Al布线层70仅层叠在SiO2层间绝缘膜30和W栓塞层50内的大致W栓塞层50上。在此情况下，由于需要更多层的布线层而容易使CMOS图像传感器的尺寸大型化，因而可以说，与4晶体管型相比适合于3晶体管型。
(第5实施例)图15是表示CMOS图像传感器及其制造方法的第5实施例的主要部分截面图。更详细地说，图15是通过CMP(化学机械研磨)来形成多层布线结构的实施例。图15左是从下数第2层及第2层以后的布线结构，图15右是从下数第1层的布线结构，图15A、B的流程相当于形成布线结构的工序流程(镶嵌法)。
对于第2层及第2层以后，如图15A左所示，在下层布线结构20上层叠SiO2层间绝缘膜30和SiO2层间绝缘膜90，形成贯通SiO2层间绝缘膜90的布线槽271和贯通SiO2层间绝缘膜30的通孔(窗)21，在SiO2层间绝缘膜30和SiO2层间绝缘膜90上层叠Ta(钽)膜260，隔着Ta膜260在布线槽271和通孔21内嵌入Cu(铜)布线层270，如图15B左所示，通过CMP使Cu布线层270平坦化。另外，可以把Ta膜260置换成TaN(氮化钽)膜。
对于第1层，如图15A右所示，在形成了像素等的Si衬底10上层叠SiO2层间绝缘膜30，形成贯通SiO2层间绝缘膜30的接触孔(窗)11，在SiO2层间绝缘膜30上层叠Ti(钛)膜40，之后层叠TiN(氮化钛)膜45，在接触孔11内嵌入W(钨)栓塞层50，通过CMP使W栓塞层50平坦化，之后在SiO2层间绝缘膜30上层叠SiO2层间绝缘膜90，形成贯通SiO2层间绝缘膜90的布线槽271，在SiO2层间绝缘膜30和SiO2层间绝缘膜90上层叠Ta(钽)膜260，在布线槽271内嵌入Cu(铜)布线层270，如图15B右所示，通过CMP使Cu布线层270平坦化。另外，可以把Ta膜260置换成TaN(氮化钽)膜。
无论对于第2层及第2层以后还是对于第1层，如图15B所示，在SiO2层间绝缘膜30上层叠Ta膜260，在Ta膜260上层叠Cu布线层270。这样，Ta膜260的下表面暴露于SiO2层间绝缘膜30。这样，Cu布线层不是层叠在Ti膜上而是层叠在Ta膜上，与Ti膜相比，Ta膜的H2吸附效果较小。因此，与Ti膜的下表面暴露于SiO2层间绝缘膜的情况相比，Ta膜的下表面暴露于SiO2层间绝缘膜的情况给H2退火带来的不良影响较小。因此，可以说，适用于CMOS图像传感器。这对TaN膜也是相同的。
另外，图16是第5实施例的CMOS图像传感器的侧视图。其中，第1层和第2层的布线结构是作为第5实施例在图15作了说明的布线结构，而第3层的布线结构是作为第1实施例在图4作了说明的布线结构。可以象这样同时使用从第1实施例到第5实施例中的2种及2种以上的布线结构。
本发明不限于具体公开的实施例，在不脱离权利要求所限定的本发明范围的情况下，可以有各种变形例和实施例。现举一例，在实施例中，对3晶体管型和4晶体管型的CMOS图像传感器作了说明，然而本发明也可应用于5晶体管型的CMOS图像传感器。另外，5晶体管型的CMOS图像传感器的单位像素除了光电二极管、源极跟随器晶体管、选择晶体管、复位晶体管以及传输晶体管以外，还具有为了去除剩余电荷而使用的溢漏晶体管。
权利要求
1.一种半导体器件，其特征在于，具有栓塞层，其嵌入在贯通层间绝缘膜的窗内，通过化学机械研磨而平坦化；Ti(钛)膜，其层叠成从所述层间绝缘膜上延伸到所述栓塞层上；布线层，其层叠在所述Ti膜上，包含Al(铝)乃至Cu(铜)；以及不透过氢的下衬膜，其形成在所述层间绝缘膜与所述Ti膜之间。
2.根据权利要求1所述的半导体器件，其特征在于，所述下衬膜是TiN(氮化钛)膜或SiN(氮化硅)膜。
3.根据权利要求1所述的半导体器件，其特征在于，所述窗贯通所述下衬膜。
4.根据权利要求1所述的半导体器件，其特征在于，所述下衬膜形成在所述窗与所述栓塞层之间。
5.根据权利要求1所述的半导体器件，其特征在于，所述下衬膜形成在所述栓塞层与所述Ti膜之间。
6.根据权利要求1至5中的任意一项所述的半导体器件，其特征在于，还具有覆盖所述Ti膜的侧面的TiN(氮化钛)侧壁。
7.根据权利要求1至5中的任意一项所述的半导体器件，其特征在于，所述布线层是多层布线结构中的最上位布线层或最下位布线层。
8.一种半导体器件，其特征在于，具有栓塞层，其嵌入在贯通层间绝缘膜的窗内，通过干法回蚀而平坦化；以及布线层，其仅层叠在所述层间绝缘膜和所述栓塞层内的大致所述栓塞层上，包含Al(铝)乃至Cu(铜)；所述布线层是多层布线结构中的最下位布线层。
9.根据权利要求1或8所述的半导体器件，其特征在于，所述半导体器件是CMOS图像传感器。
10.一种半导体器件，其特征在于，具有层叠在层间绝缘膜上的Ta(钽)膜或TaN(氮化钽)膜；以及布线层，其层叠在所述Ta膜或所述TaN膜上，包含Cu(铜)；所述半导体器件是CMOS图像传感器。
11.一种半导体器件的制造方法，其特征在于，包括如下工序形成贯通层间绝缘膜的窗；在所述窗内嵌入栓塞层；通过化学机械研磨使所述栓塞层平坦化；层叠Ti(钛)膜，使其从所述层间绝缘膜上延伸到所述栓塞层上；在所述TiN膜上层叠包含Al(铝)乃至Cu(铜)的布线层；以及在所述层间绝缘膜与所述Ti膜之间形成不透过氢的下衬膜。
12.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述下衬膜是TiN(氮化钛)膜或SiN(氮化硅)膜。
13.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述窗贯通所述下衬膜。
14.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述下衬膜形成在所述窗与所述栓塞层之间。
15.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述下衬膜形成在所述栓塞层与所述Ti膜之间。
16.根据权利要求11至15中的任意一项所述的半导体器件的制造方法，其特征在于，还具有形成覆盖所述Ti膜的侧面的TiN(氮化钛)侧壁的工序。
17.根据权利要求11至15中的任意一项所述的半导体器件的制造方法，其特征在于，所述布线层是多层布线结构中的最上位布线层或最下位布线层。
18.一种半导体器件的制造方法，其特征在于，包括如下工序形成贯通层间绝缘膜的窗；在所述窗内嵌入栓塞层；通过干法回蚀使所述栓塞层平坦化；以及使包含Al(铝)乃至Cu(铜)的布线层仅层叠在所述层间绝缘膜和所述栓塞层内的大致所述栓塞层上，所述布线层是多层布线结构中的最下位布线层。
19.根据权利要求11或18所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法是CMOS图像传感器的制造方法。
20.一种半导体器件的制造方法，其特征在于，包括如下工序在层间绝缘膜上层叠Ta(钽)膜或TaN(氮化钽)膜；以及在所述Ta膜或TaN膜上层叠包含Cu(铜)的布线层，所述半导体器件的制造方法是CMOS图像传感器的制造方法。
全文摘要
本发明涉及一种半导体器件，其特征在于，具有栓塞层，其嵌入在贯通层间绝缘膜的窗内，通过化学机械研磨而被平坦化；Ti(钛)膜，其层叠成从所述层间绝缘膜上延伸到所述栓塞层上；布线层，其层叠在所述Ti膜上，包含Al(铝)乃至Cu(铜)；以及不透过氢的下衬膜，其形成在所述层间绝缘膜与所述Ti膜之间。
文档编号H01L21/768GK1701434SQ0382534
公开日2005年11月23日 申请日期2003年4月28日 优先权日2003年4月28日
发明者大川成实 申请人:富士通株式会社