专利名称：降低集成电路制程的对准准确度要求的方法
技术领域：
本发明涉及一种集成电路的制程方法，特别是涉及一种降低集成电路制程的对准准确度要求的方法。
背景技术：
微影是半导体制程中最重要的一个步骤。当组件小型化之后，对准准确度要求将更高，制程的裕度将因此而缩减。为了能准确对准，甚至必须使用较先进的昂贵的微影机台。
举例来说，现有技术在制作罩幕式只读存储器时，亦会面临上述的问题。请参阅图1所示、是现有习知的罩幕式只读存储器的制造方法的示意图。现有习知的罩幕式只读存储器的制造方法在进行罩幕式只读存储器的编码制程时，是先在基底10上形成一层前置编码层(pre-coding layer)20，该前置编码层20具有数个对应于基底10的编码区的开口30，然后，在前置编码层20上形成一层具有编码开口(pre-coding opening)50的光阻层40，并以其作为编码罩幕，进行离子编码步骤。由于在形成光阻层40的开口50时，必须使开口50可以准确地对准基底100之中的编码区，否则一但发生错误对准，如图1所示，所形成的开口50偏移，前置编码开口30无法完全裸露出来。在进行编码制程后，编码区中仅植入部分的离子，而无法达到编码的目的。由于上述的现有习知的罩幕式只读存储器的制造方法对于对准准确度要求非常高，因此，在制程的裕度非常小。为了增加对准的准确度，可以以较为先进的机台来曝光。但是，更换先进的机台，将使得制造的成本增加。
请参阅图2所示，是现有习知的罩幕式只读存储器的制造方法的示意图。为了避免上述的问题，现有技术的一种做法是将编码罩幕40的开口60加大，以使得罩幕层20的前置编码开口30完全裸露出来。然而，编码开口60的尺寸变大之后，一但发生错误对准，亦很有可能导致不需要植入离子的编码区植入离子，因此，相邻的两个前置编码开口30之间的距离亦必须增加，以避免发生上述问题。然而，该做法又将使得组件无法有效的小型化。
由此可见，上述现有的集成电路制程的对准准确度要求的方法仍存在有缺陷，而亟待加以进一步改进。为了解决现有的集成电路制程的对准准确度要求的方法存在的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有的集成电路制程的对准准确度要求的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的降低集成电路制程的对准准确度要求的方法，能够改进一般现有的集成电路制程的对准准确度要求的方法，使其更具有实用性。经过不断研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的集成电路制程的对准准确度要求的方法存在的缺陷，而提供一种新的降低集成电路制程的对准准确度要求的方法，所要解决的技术问题是使其提供一种罩幕层的形成方法，可以降低集成电路制程的对准准确度要求，大幅增加制程的裕度，从而更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种降低集成电路制程的对准准确度要求的方法，该方法包括以下步骤提供一基底；在该基底上形成一第一罩幕层，该第一罩幕层具有复数个第一开口与至少一第二开口；在该些第一开口与该第二开口中填入一缓冲层；在该基底上形成一第二罩幕层；图案化该第二罩幕层，以形成至少一第三开口，该第三开口至少裸露出该第二开口中的部分该缓冲层；以等向性蚀刻法去除该第二开口中的该缓冲层；以及去除该第二罩幕层，以使该第一罩幕层裸露出来，该第一罩幕层中的该第一开口中是填着该缓冲层，而该第二开口则未填入该缓冲层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的在该些第一开口与该第二开口中填入该缓冲层的步骤包括在该基底上形成一缓冲材料层，以填入该些第一开口与该第二开口，并且覆盖该第一罩幕层；以及去除覆盖在该罩幕层上的该缓冲材料层。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的去除覆盖在该罩幕层上的该缓冲材料层的方法包括回蚀刻法。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的去除覆盖在该罩幕层上的该缓冲材料层的方法包括化学机械研磨法。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的缓冲层的材质包括悬涂式材料或金属。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的缓冲层的材质包括悬涂式材料，且去除该第二开口中的该缓冲层是使用含有氢氟酸的溶液。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的去除该第二开口中的该缓冲层的方法是以湿式蚀刻法。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的第一罩幕层的材质包括氧化硅。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的第二罩幕层包括一光阻层。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的该些第一开口与该第二开口是构成一开口阵列(数组)。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种降低集成电路制程的对准准确度要求的方法，该方法包括以下步骤提供一基底；在该基底上形成一镶嵌层，该镶嵌层是由一第一材料层与一第二材料层镶嵌而成，且其中该第一材料层是成一不连续相，该第二材料层是成一环绕该第一材料层的连续相，并且该第一材料层可区分为复数个第一区的该第一材料层与至少一第二区的该第一材料层；在该基底上形成一罩幕层；图案化该罩幕层，以形成至少一第一开口，该第一开口至少裸露出该第二区的部分该第一材料层；以等向性蚀刻法去除该第二区的该第一材料层，使环绕在第二区的该第一材料层周围的该第二材料层的侧壁裸露出来，而形成一第二开口；以及去除该罩幕层，以使已形成该第二开口的该镶嵌层裸露出来。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的成不连续相的该第一材料层是成一阵列，该第二区的该第一材料层为该阵列之一元素。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的镶嵌层的形成方法是先在该基底上形成该第一材料层，再在该第一材料层周围形成该第二材料层。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的镶嵌层的形成方法是先在该基底上形成该第二材料层，再在该第二材料层中嵌入该第一材料层。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的第一材料层的材质包括悬涂式材料或金属，该第二材料层的材质包括氧化硅。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的悬涂式材料包括悬涂式玻璃，该金属包括钨、钛、氮化钛其中之一。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的第一材料层的材质为悬涂式玻璃，且去除该第二区的该第一材料层是使用含有氢氟酸的溶液。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的去除该第二区的该第一材料层是以湿式蚀刻法。
前述的降低集成电路制程的对准准确度要求的方法，其中所述的罩幕层包括一光阻层。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明提出一种降低集成电路制程的对准准确度要求的方法，该方法是在基底上形成一层罩幕层，并将该罩幕层形成数个第一开口，之后再在第一开口中填入一缓冲层。其后，在基底上形成一光阻层，并将光阻层图案化，以形成一个裸露出部分缓冲层的第二开口。其后，以等向性蚀刻法将第二开口所裸露的缓冲层去除，并使得与第二开口对应的第一开口的侧壁裸露出来。之后，去除光阻层，使嵌有缓冲层且具有开口图案的罩幕层的裸露出来，以使其作为后续制程的硬罩幕。
依照本发明实施例所述，上述罩幕层的材质包括氧化硅；缓冲层的材质包括悬涂式材料或金属。在去除第二开口所裸露的缓冲层时，可以利用罩幕层与缓冲层材质的不同的特性，而选用对于缓冲层与罩幕层之间具有高蚀刻选择性的蚀刻剂。因此，即使在定义光阻层以形成第二开口的过程中发生错误对准，只要所形成的第二开口可以裸露出与其对应的第一开口中的一部份的缓冲层，则与第二开口对应的第一开口中的缓冲层则可以完全被蚀刻去除。因此，只要罩幕层在定义形成第一开口的过程中可以准确对准，在定义光阻层以形成第二开口的对准准确度并不要太高，所形成的第二开口即可以裸露出与其对应的第一开口中的一部份的缓冲层，当与该第二开口对应的第一开口中的缓冲层完全去除之后，则可以使得未填满该缓冲层的第一开口裸露出来，使得嵌有缓冲层并且具有开口的罩幕层作为后续制程的硬罩幕。
经由上述可知，本发明是关于一种降低集成电路制程的对准准确度要求的方法。该方法是在基底上形成一层罩幕层，并将该罩幕层形成数个第一开口，接着，再在第一开口中填入一缓冲层。其后，在基底上形成一光阻层，再将光阻层图案化，以形成一个与该些第一开口之一对应并且裸露出部分缓冲层的第二开口。其后，以等向性蚀刻法将第二开口所裸露的缓冲层去除，并使得与第二开口对应的第一开口的侧壁裸露出来。之后，去除光阻层，使嵌有缓冲层且具有开口图案的罩幕层裸露出来，以作为后续制程的硬罩幕。
借由上述技术方案，本发明至少具有以下优点简而言之，本发明是在罩幕层的开口中先填入缓冲层，再以光阻层作为蚀刻罩幕，利用缓冲层与罩幕层之间的蚀刻选择比将预定区域中的缓冲层完全去除，之后，再直接以嵌有缓冲层并且具有开口的罩幕层作为后续制程的硬罩幕。
由于用以定义第二开口的光阻层的对准准确度的要求不高，因此本发明的方法可以大幅增加制程的裕度。
由于罩幕层的开口可以准确对准预定的区域，因此，可以避免现有技术因为罩幕层的开口未能准确对准所衍生的问题。
另一方面，由于本发明是以嵌有缓冲层并且具有开口的罩幕层作为后续制程的硬罩幕，硬罩幕层的准确度完全由罩幕层在图案化过程中的准确度所决定，因此并不会因为用来定义第二开口的光阻层在图案化的过程中发生错误对准而有所影响。
综上所述，本发明特殊的降低集成电路制程的对准准确度要求的方法，提供了一种罩幕层的形成方法，可以降低集成电路制程的对准准确度要求，从而大幅增加制程的裕度。其具有上述诸多优点及实用价值，并在同类方法中未见有类似设计公开发表或使用而确属创新，不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的集成电路制程的对准准确度要求的方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
图1、图2是现有习知的罩幕式只读存储器的制造方法的示意图。
图3A至图3E是本发明第一较佳实施例的一种硬罩幕层的制造方法的流程及结构剖面图。
图4A至图4E是本发明第二较佳实施例的一种硬罩幕层的制造方法的流程及结构剖面图。
图5是本发明图3C与图4C的上视图。
10、100基底 20编码罩幕30前置编码开口40光阻层50、60编码开口102、108罩幕层104、104a、110开口106、106a、106b缓冲层具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的降低集成电路制程的对准准确度要求的方法其具体方法、步骤、特征及其功效，详细说明如后。
第一实施例请参阅图3A所示，本发明第一较佳实施例的一种硬罩幕层的制造方法，提供一基底100，并在该基底100上形成一层图案化的罩幕层102。罩幕层102具有数个开口104，裸露出基底100。该罩幕层的材质例如是氧化硅，其形成的方法例如是以化学气相沉积法先形成一层氧化硅，再以微影、蚀刻制程将氧化硅层图案化，以形成开口104，其中开口104a为数个开口104之中的一个开口。各个开口104的大小与形状可以是皆相同，或是形状相同大小不同者，或者是大小、形状皆不同。此外，所形成的数个开口104可以是成阵列(数组)排列或是不规则排列。
接着，请参阅图3B所示，在基底100上形成一缓冲层106。该缓冲层106是覆盖罩幕层102的表面，并且填入开口104之中。缓冲层106的材质的蚀刻率是远大于罩幕层102，其材质包括悬涂式材料，如悬涂式玻璃(SOG)。缓冲层106的材质亦可以是金属，例如是钨、钛或氮化钛。
其后，请参阅图3C所示，将覆盖在罩幕层102之上表面上的缓冲层106去除，仅留下位于开口104之中的缓冲层106a，其中留在开口104a之中的缓冲层标示为106b。去除罩幕层102的上表面上的缓冲层106的方法例如是回蚀刻法(etch back)或是化学机械研磨法(CMP)。接着，在基底100上形成另一层图案化的罩幕层108，例如是一层光阻层。该罩幕层108具有开口110。开口110的个数是大于1且不大于开口104的个数，且其位置是与开口104中特定位置的开口104a相对应，并且裸露出填在开口104a之中部分的缓冲层106b。
之后，请参阅图3D所示，利用罩幕层102与缓冲层106b蚀刻率不同的特性，选用对于缓冲层106a/罩幕层102以及罩幕层108具有高蚀刻选择比的蚀刻剂，将与开口110对应的开口104a之中的缓冲层106a完全去除，并且使得罩幕层102的开口104a的侧壁与底部裸露出来，而不会遭受破坏。换言之，利用高蚀刻选择比的蚀刻剂来去除缓冲层106a，罩幕层102其开口104a的大小与形状可以保持完好，而不会有任何的改变。去除开口104a之中的缓冲层106a的方法可以是以等向性蚀刻法，例如是湿式蚀刻法。当缓冲层106a的材质为悬涂式玻璃时，则可以选用对于缓冲层106b具有高蚀刻率，但对于罩幕层102、108具有低蚀刻率的氢氟酸溶液作为蚀刻液。
值得一提的是，上述方法只要罩幕层108的开口110裸露出开口104a之中一部份的缓冲层106a，而不需裸露出全部的缓冲层106a，即可将开口104a之中的缓冲层106a完全去除，因此，开口110的尺寸可以缩小，以增加开口110的边缘至相邻的开口104边缘的距离L，进而可以增加制程的裕度。而且，由于开口110的形状并不限定为圆形，因此，在进行图案化的条件较不严苛，故而可以使用较便宜的机台来进行。另一方面，若是罩幕层108的开口110并未对准罩幕层102的开口104a时，如图3C、图5所示，仅要罩幕层108的开口110裸露出开口104a之中一部份的缓冲层106a，则在后续的蚀刻制程中，即可利用蚀刻等向性的特性，而将开口104a之中的缓冲层106a完全去除，使罩幕层102其开口104a的大小与形状保持完好，而不会有任何的改变。
之后，请参阅图3E所示，将罩幕层108去除，以使罩幕层102裸露出来，罩幕层102中的开口104中是填着该缓冲层106a，而开口104a则裸露出基底100而未填入任何的缓冲层。
上述嵌在罩幕层102之中的缓冲层106a以及具有开口104a的罩幕层102，可以在后续的制程中作为硬罩幕(hard mask)之用。例如是作为进行离子植入制程或是蚀刻制程的硬罩幕层。
简而言之，本发明是在罩幕层102的开口104中先填入缓冲层106a，再以光阻层108作为蚀刻罩幕，利用对于缓冲层106a与罩幕层108之间具有高蚀刻选择比的蚀刻剂将预定区域中的缓冲层完全去除，之后，再直接以嵌在罩幕层102之中的缓冲层106a，以及具有开口104a的罩幕层作为后续制程的硬罩幕。
由于罩幕层102的开口104可以准确对准预定的区域，因此，可以避免现有技术因为罩幕层的开口未能准确对准所衍生的问题。
在定义罩幕层102以形成开口104时，由于该开口104图案的密度均一，因此，若是所欲形成的开口104的开口尺寸相同，则可以使得最终形成的硬罩幕层的开口的尺寸相同。
另一方面，由于本发明是以嵌在罩幕层102之中的缓冲层106a，以及具有开口104a的罩幕层102a作为后续制程的硬罩幕，该硬罩幕层的准确度完全由罩幕层102在图案化过程中的准确度所决定，因此并不会因为光阻层108在图案化的过程中发生错误对准而有所影响。
由于本发明中的光阻层108的开口110是仅需裸露出一部份的缓冲层106a，而不需要使罩幕层102中开口104a之中的缓冲层106a裸露出来，因此，开口110的尺寸可以缩小，而不需要像现有技术一样必须使用较大的尺寸。由于开口110的尺寸可以与开口104的尺寸相同或较小，因此，罩幕层102的开口104之间的距离可以有效缩减，而可达到组件小型化的目的。
第二实施例本发明形成嵌有缓冲层106a的罩幕层102的方法并不限定于第一实施例所述的方法，其亦可采用第二实施例的方法来形成。第二实施例将配合图4A至图4E来说明。
请参阅图4A所示，该第二实施例的方法提供一基底100，并在该基底100上形成数个缓冲层106a，其中缓冲层106b为该些缓冲层106a之中的一个。各个缓冲层106a，大小与形状可以是皆相同，或是形状相同但大小不同，或者是大小、形状皆不同。此外，所形成的数个缓冲层106a可以是成阵列排列或是不规则排列。该缓冲层106a的材质包括悬涂式材料，如悬涂式玻璃，其材质亦可以是金属，例如是钨、钛或氮化钛。缓冲层106a的形成方法可以在基底100上先形成一层毯覆式缓冲层之后，再以微影、蚀刻制程使之图案化。
接着，请参阅图4B所示，在基底100上形成一层罩幕层102，以覆盖缓冲层106a的顶部与周围。罩幕层102的材质是与缓冲层106a具有不同蚀刻选择率，其材质例如是氧化硅，形成的方法例如是以化学气相沉积法或高密度化学气相沉积法。
之后，请参阅图4C所示，将覆盖在缓冲层106a其顶部表面上的罩幕层102去除，留下填在缓冲层106a周围的罩幕层102a。去除的方法例如是以回蚀刻法或是以化学机械研磨法。当覆盖在缓冲层106a其顶部表面上的罩幕层102去除之后，基底100上的罩幕层102a中是嵌有缓冲层106a。接着，在基底100上形成另一层图案化的罩幕层108，例如是一层光阻层。该罩幕层108具有开口110，其至少裸露出部分的缓冲层106b。
之后，请参阅图4D所示，利用罩幕层102a与缓冲层106b蚀刻率不同的特性，选用对于缓冲层106a/罩幕层102a以及罩幕层108具有高蚀刻选择比的蚀刻剂，在不破坏罩幕层102a其开口104a的大小与形状的前提之下，将缓冲层106b完全去除，以在罩幕层102a中形成一开口104a。去除缓冲层106b的方法可以是以等向性蚀刻法，例如是湿式蚀刻法。当缓冲层106b的材质为悬涂式玻璃时，则可以选用对于缓冲层106b具有高蚀刻率，但对于罩幕层102、108具有低蚀刻率的氢氟酸溶液作为蚀刻液，将缓冲层106b去除。
之后，请参阅图4E所示，将罩幕层108去除，以使罩幕层102裸露出来。罩幕层102是嵌有一缓冲层106a并且具有一开口104a，其可以在后续的制程中作为硬罩幕之用。例如是作为进行离子植入制程或是蚀刻制程的硬罩幕层。
上述方法是在基底100上形成缓冲层106a，再在缓冲层106a周围形成罩幕层102a，之后，再依照第一实施例的方法来形成嵌有缓冲层106a并且具有一开口104a的罩幕层102。因此，依照本实施例的方法也同样具有上述第一实施例的优点，在此不再赘述。
简而言之，本发明是在基底上形成一镶嵌层，再在该镶嵌层中形成开口，以作为后续制程的硬罩幕层。该镶嵌层是由一第一材料层与一第二材料层镶嵌而成，且其中该第一材料层(缓冲层106a)是成一不连续相，该第二材料层(罩幕层102)是成一环绕该第一材料层的连续相。上述第一实施例是先形成连续相，再形成不连续相；第二实施例是先形成不连续相，再形成连续相。
上述两实施例之中所述的方法可以应用于罩幕式只读存储器的制程之中。基底100例如是已形成闸极与源极/汲极的半导体基底。罩幕层102例如是前置编码层，罩幕层102中的开口104例如是形成在前置编码层中的前置编码开口。罩幕层108中的开口110例如是以编码光罩所定义的编码开口。而在进行编码离子植入时，并不是以罩幕层108作为罩幕来进行编码，而是以嵌有缓冲层106a并且具有开口104a罩幕层102来作为编码的硬罩幕层。由于前置编码开口均可对准闸极，因此，编码离子可以准确地植入闸极下方的编码区之中。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种降低集成电路制程的对准准确度要求的方法，其特征在于该方法包括以下步骤提供一基底；在该基底上形成一第一罩幕层，该第一罩幕层具有复数个第一开口与至少一第二开口；在该些第一开口与该第二开口中填入一缓冲层；在该基底上形成一第二罩幕层；图案化该第二罩幕层，以形成至少一第三开口，该第三开口至少裸露出该第二开口中的部分该缓冲层；以等向性蚀刻法去除该第二开口中的该缓冲层；以及去除该第二罩幕层，以使该第一罩幕层裸露出来，该第一罩幕层中的该第一开口中是填着该缓冲层，而该第二开口则未填入该缓冲层。
2.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的在该些第一开口与该第二开口中填入该缓冲层的步骤包括在该基底上形成一缓冲材料层，以填入该些第一开口与该第二开口，并且覆盖该第一罩幕层；以及去除覆盖在该罩幕层上的该缓冲材料层。
3.根据权利要求2所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的去除覆盖在该罩幕层上的该缓冲材料层的方法包括回蚀刻法。
4.根据权利要求2所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的去除覆盖在该罩幕层上的该缓冲材料层的方法包括化学机械研磨法。
5.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的缓冲层的材质包括悬涂式材料或金属。
6.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的缓冲层的材质包括悬涂式材料，且去除该第二开口中的该缓冲层是使用含有氢氟酸的溶液。
7.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的去除该第二开口中的该缓冲层的方法是以湿式蚀刻法。
8.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的第一罩幕层的材质包括氧化硅。
9.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的第二罩幕层包括一光阻层。
10.根据权利要求1所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的该些第一开口与该第二开口是构成一开口阵列。
11.一种降低集成电路制程的对准准确度要求的方法，其特征在于该方法包括以下步骤提供一基底；在该基底上形成一镶嵌层，该镶嵌层是由一第一材料层与一第二材料层镶嵌而成，且其中该第一材料层是成一不连续相，该第二材料层是成一环绕该第一材料层的连续相，并且该第一材料层可区分为复数个第一区的该第一材料层与至少一第二区的该第一材料层；在该基底上形成一罩幕层；图案化该罩幕层，以形成至少一第一开口，该第一开口至少裸露出该第二区的部分该第一材料层；以等向性蚀刻法去除该第二区的该第一材料层，使环绕在第二区的该第一材料层周围的该第二材料层的侧壁裸露出来，而形成一第二开口；以及去除该罩幕层，以使已形成该第二开口的该镶嵌层裸露出来。
12.根据权利要求11所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的成不连续相的该第一材料层是成一阵列，该第二区的该第一材料层为该阵列之一元素。
13.根据权利要求11所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的镶嵌层的形成方法是先在该基底上形成该第一材料层，再在该第一材料层周围形成该第二材料层。
14.根据权利要求11所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的镶嵌层的形成方法是先在该基底上形成该第二材料层，再在该第二材料层中嵌入该第一材料层。
15.根据权利要求11所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的第一材料层的材质包括悬涂式材料或金属，该第二材料层的材质包括氧化硅。
16.根据权利要求15所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的悬涂式材料包括悬涂式玻璃，该金属包括钨、钛、氮化钛其中之一。
17.根据权利要求16所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的第一材料层的材质为悬涂式玻璃，且去除该第二区的该第一材料层是使用含有氢氟酸的溶液。
18.根据权利要求11所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的去除该第二区的该第一材料层是以湿式蚀刻法。
19.根据权利要求11所述的降低集成电路制程的对准准确度要求的方法，其特征在于其中所述的罩幕层包括一光阻层。
全文摘要
本发明是关于一种降低集成电路制程的对准准确度要求的方法。该方法是在基底上形成一层罩幕层，并将该罩幕层形成数个第一开口，接着，再在第一开口中填入一缓冲层。其后，在基底上形成一光阻层，再将光阻层图案化，以形成一个与该些第一开口之一对应并且裸露出部分缓冲层的第二开口。其后，以等向性蚀刻法将第二开口所裸露的缓冲层去除，并使得与第二开口对应的第一开口的侧壁裸露出来。之后，去除光阻层，使嵌有缓冲层且具有开口图案的罩幕层裸露出来，以作为后续制程的硬罩幕。本发明可以降低集成电路制程的对准准确度要求，从而可以大幅增加制程的裕度，从而更加适于实用。
文档编号H01L21/033GK1581465SQ200410000259
公开日2005年2月16日 申请日期2004年1月12日 优先权日2003年8月7日
发明者钟维民 申请人:旺宏电子股份有限公司