专利名称：尤其用于半导体装置之壳体、半导体装置脚及脚制造方法
技术领域：
本发明关于一壳体，特别是用于一半导体装置，一半导体装置脚，以及一种制造脚的方法。
背景技术：
为了制造半导体装置(例如对应的，积体(模拟或数字)电子计算电路，半导体内存装置如功能性的内存装置(PLAs，PALs，等等)以及桌上型内存装置(例如ROMs或者RAMs，特别是SRAMs以及DRAMs))，所谓的晶圆(即单晶硅的薄碟)系被使用。
晶圆被适当地处理(例如经过复数的涂布、曝光、蚀刻、扩散以及布植的处理步骤，等等)，且接着例如锯开(或者例如刮以及切断)，如此个别的装置系接着可以作用。
在锯开晶圆之后，装置-其系接着可以个别的作用-系个别地被加载特别的壳体或者封包中，分别地(如对应的壳体适用于插入装设或者在表面上，如所谓的TSOP壳体，等等)，以及接着对应的半导体装置接触(衬垫)(其系被提供，举例来说，在半导体装置的顶端)系-例如藉由适当的结合电线-与分别的壳体之适当的连接脚连接。
连接脚用以连接一或复数的半导体装置至一对应的半导体装置模块(例如，一对应的电路板)。
连接脚可能-特别是在TSOP壳体的例子中-例如从对应的壳体侧壁(例如从一左以及一右边壳体侧壁)侧面地往下延伸(其中复数的，例如比五或七多的连接脚可能肩并肩的被配置在一且相同的侧壁)。
当连接脚对应的(底部)终端部分被焊接至电路板上对应的衬垫时，一电接触系被制造介于对应模块或者电路板衬垫，分别地，以及对应的连接脚(且因此一电子接触至对应的半导体装置接触(衬垫)亦以此方法连接)之间。
然而，电路板以及连接其之半导体装置壳体以上述方法一般上均具有不同的热延展系数。
在加热或冷却半导体装置模块的期间，机械张力将因此发生在电路板以及半导体装置壳体之间。
这些机械张力可能会太大而造成分解或者扯裂在一连接脚以及对应的模块或者电路板衬垫之间的焊接连接。
因此，在肩并肩配置之连接脚的例子中(例如在一且相同侧壁)，那些连接脚之焊接连接将首先扯开，其系被放置于壳体之最外边(例如配置在侧壁正面或者背面之最右边或者最左边)-由上述电路板以及半导体装置壳体之不同延展系数所产生的张力系因为这些脚而最大。
焊接连接之分离或者扯裂系为半导体装置模块失败的最频繁的理由之一。
发明内容
本发明的目的系提供一新颖的壳体，特别是用于半导体装置，一新颖的半导体装置脚，以及一新颖的方法用以制造脚。
此以及另外的目的系藉由权利要求第1、10以及11项中的内容达成。
本发明之有利的其它发展系于附属项中指出。
根据本发明之一基本观点，一种用以制造脚的方法系被提供，其中，藉由一或复数的刺孔步骤，至少一只脚从一基本主体刺出，特别是一导线架，其特征在于脚系以一个别金属层仅在脚之最终刺出之后涂布。
因此，其可能，举例来说，脚之外部终端部分的正面亦被以一金属层涂布系被达成。
当此一脚系-藉由一适当的焊接步骤-连接至一电路板，分别的脚正面将，藉由其提供之焊接连接，亦被焊料弄湿-焊接连接可能因此遭遇相对强的机械张力。
除了以上述程序来制造脚，在先前技艺中基本主体或导线架系以一对应的金属层在脚的最终刺出之前涂布，且仅接着脚(最终)从基本主体或导线架刺出-然后，脚正面将不具有任何金属层。
当此一脚系被焊接至一电路板，其系不被藉由其提供之焊接连接保护，个别的脚正面系亦被焊料弄湿-因此，焊接连接可能，一般上，仅遭遇相对弱的机械张力。
因此-如上解释-更稳定的焊接连接可藉由本发明而非先前技艺被提供，其可能，举例来说，被避免焊接连接-如因为上述半导体装置壳体以及电路板之不同热延展系数所造成之机械张力-分解或扯裂。
在下列中，本发明将被详细解释藉由一实施例以及随附的图标。图标显示图1一概要图标表现在制造半导体装置期间对应的半导体装置通过之站台；图2图1所示壳体之一之一概要上视图-对应的刺孔以及镀锌程序步骤执行之前；图3图2所示壳体之一概要侧视图-对应的刺孔以及镀锌程序步骤执行之前；图4图1、2以及3所示壳体之一概要上视图，用以说明在壳体中之刺孔步骤执行；图5一流程图用以说明以本发明之实施例执行之程序步骤；图6图1、2、3以及4所示壳体在执行刺孔程序步骤之后之一概要上视图；图7a图1、2、3、4以及6所示壳体在执行刺孔以及镀锌程序步骤，以及连接到一电路板之后之一概要正视图；图7b一传统制造壳体在连接到一电路板之后的一概要正视图；图8a一脚在执行刺孔以及镀锌程序步骤之后之概要详细视角；图8b一传统脚之一概要详细视角；图9图1、2、3、4、6以及7a所示壳体在执行刺孔以及镀锌程序步骤之后以及连接到一电路板之后的一概要侧视图；图10图1、2、3、4、6、7a以及9所示壳体之脚之连接之一概要表示用以保护正确的脚电位。
具体实施例方式
图1概要地显示一些(缺少复数的其余站台，未显示)对应的半导体装置3a、3b、3c、3d所通过的站台A、B、C、D在制造半导体装置3a、3b、3c、3d期间。
在站台A，半导体装置3a、3b、3c、3d其系仍然有用的在一硅碟上或者一晶圆2上，分别地，遭遇一或复数的测试方法，藉由一测试系统1。
在其之前，晶圆2已经，在未显示于此之站台且在图1所示之先前的站台A、B、C、D，遭遇适当的，传统的涂布、曝光、蚀刻、扩散以及布植处理步骤。
半导体装置3a、3b、3c、3d可能，举例来说，为适当的，积体(模拟或数字)电子运算电路，或者半导体内存装置如功能性内存装置(PLAs、PALs，等等)或者桌上型内存装置(如ROMs或者RAMs)，例如SRAMs或DRAMs(分别为动态随机存取内存或者动态读写内存)特别是SDRAM或者DDR-DRAMs。
当测试方法已经成功结束，晶圆2系被运送到(在一完全自动化的方法中)接着的站台B(参照箭号F)且系在那边，藉由一适当的机器7，锯开(或例如刮或者切断)，因此个别的半导体装置3a、3b、3c、3d接着可作用。
在站台B锯开晶圆2之后，装置3a、3b、3c、3d系(再次在一完全自动化的方法中，例如藉由一适当的运送机器)被运送到接下来的站台C(此处一加载站台C)(例如直接地(或者个别地，分别地)，或者二者择一如藉由一适当的托盘)(参照箭号G)。
在加载站台C，装置3a、3b、3c、3d系-分别地每一-被加载一完全自动的方法藉由一适当的机器10(加载机器)分别到对应的壳体11a、11b、11c、11d或者封包(参照箭号Ka、Kb、Kc、Kd)。
接着-再次于一完全自动化的方法-对应的半导体装置接触(衬垫)(被提供，举例来说，在半导体装置3a、3b、3c、3d的顶端)系-如藉由对应的连结电线-与分别的壳体11a、11b、11c、11d对应的连接脚4a、4b、4c、4d、4e、4f、4g、4h、4i连接(或者更确切的分别以一脚基本主体14或者导线架14之对应的部分，参照箭号)-所谓的连结-，以及对应的壳体11a、11b、11c、11d系接着-以就其本身所知的方法-关闭(参照图5步骤I)。
当壳体11a、11b、11c、11d，传统的壳体被采用藉由接通而被设置，特别是在表面上(SMD壳体(SMD＝表面设置装置))可能，举例来说，被使用，如所谓的TSOP壳体，等等。
接着，将被解释更确切地在下列，壳体11a、11b、11c、11d系-与半导体装置3a、3b、3c、3d一起-(再次在一完全自动的方法，如藉由一适当的运送机器)被运送到下一站台D，此处例如一脚刺孔站台D(具有一对应的刺孔机器5)(参照箭号H)，且接着(再次于一完全自动的方法)至一站台E，此处如一脚镀锌站台E(具有对应的镀锌装置6)(参照箭号I)，以及接着到不同的站台，特别是到各种测试站台(未图标)。
图2系图1壳体11a、11b、11c、11d其中之一之一概要上视图，在上述刺孔以及镀锌站台D、E执行对应的刺孔以及镀锌处理步骤之前。
对于如以陶瓷或塑料所制造之壳体基本主体15(此处以窄虚线表示)，脚基主体14(分别为导线架或者壳体连接组件14)(此处以宽虚线表示)系被闩紧，从该对应的壳体脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k将接着藉由刺孔以及镀锌处理步骤被制造其将更确切地被解释于下。
脚基本主体14系被设计以一大体上平滑的平面的形式且可能-结果如图3-具有一大致上相等的(相对小的)厚度d例如介于0.1毫米以及0.4毫米之间，如一厚度d为0.2毫米或者0.3毫米，在脚基本主体14之整个表面上。
脚基本主体14可能-类似传统脚基本主体-如以一对应的电传导金属或者一对应的电传导金属合金制造，分别的，特别是一基本金属或者一金属合金包含，举例来说，完全地或明显地基本金属如一铍化铜合金。
如图2之结果，脚基本主体14之剖面大致上为长方形且，根据图3，从壳体基本主体15之四侧壁15a、15b往外以一大致上分别垂直侧壁15a、15b的方向延伸。
如图2所示，脚基本主体14包含凹处17a、17b、17c、17d、17e(该凹处之前已经被制造，如已经从脚基本主体14刺出优先于脚基本主体14之设置于壳体基本主体15，且通过脚基本主体14以垂直方向)。
凹处17a、17b、17c、17d、17e每一-在位于壳体基本主体15外侧的区域-具有一大致上为长方形的剖面且每一向上延伸到接近基本主体14之外侧边缘。
在每一侧壁15a、15b，复数的上述凹处17a、17b、17c、17d、17e系被提供肩并肩地(此处如每八个-大致上相同大的-凹处17b、17c、17d分别在侧壁15a之左或右侧壁，以及如每三个凹处17a、17e分别在侧壁15b正面或背面)。
藉由位于分别被提供在左或右侧壁15a之每两个凹处17b、17c间最靠近壳体基本主体15之基本主体14之一部份18a、18b之一部份，一对应的脚4a、4b、4c、4d、4e、4f、4g、4h、4i在对应的刺孔以及镀锌处理步骤(参照如下)执行之后系被形成。
相应地，藉由位于被提供在正面或背面侧壁15b之每两个凹处17a、17e间最靠近壳体基本主体15基本主体部分19a、19b之一部份，分别地，一对应的壳体侧面腹板24a、24b在对应的刺孔以及镀锌处理步骤执行之后系被形成。
从图2结果，分别被提供在侧壁15a左或右边之凹处17b、17c，具有一长度l-被测量介于个别侧壁15a以及上述部分18a、18b之外部终端间-为趋近5毫米至15毫米，特别为8毫米至20毫米(即一长度l大于后来的脚4a、4b、4c、4d、4e、4f、4g、4h、4i(参照图4)之长度l’)。
从图2结果，提供在正面或背面侧壁15b之凹处17a、17d，分别地，具有一长度m-在个别的侧壁15b以及上述部分19a、19b之外部终端之间测量-具有趋近2毫米至20毫米的长度，特别是5毫米至15毫米(即一长度m比后来的壳体侧面腹板24a、24b之长度m’大(参照图4))。
如同已经叙述如上，以及将仍然被详细解释如下，在本发明实施例中-除了先前技艺-在半导体装置3a、3b、3c、3d设置在对应的壳体11a、11b、11c、11d之后-即甚至优先于执行对应的镀锌处理步骤-脚4a、4b、4c、4d、4e、4f、4g、4h、4i系被从基本主体14刺出(参照步骤II，图5)，且仅接着系脚4a、4b、4c、4d、4e、4f、4g、4h、4i(或者基本主体14，分别地)遭遇对应的镀锌处理步骤(参照步骤III，图5)。
为了制造从左侧壁延伸之脚4a、4b、4c、4d，脚基本主体14系-在图1所示站台D-藉由上述刺孔机器5沿着图4所示之刺孔线K刺出且以平行于对应侧壁(即脚基本主体14系经由在刺孔线K以垂直方向从上至底部抄快捷方式)延伸。
相应地，为了制造脚4e、4f、4g、4h、4i、4k从相对于左侧壁之右侧壁15a延伸，脚基本主体14系-亦在站台D-被刺出藉由上述刺孔机器5沿着刺孔线L以平行右侧壁15a之方向延伸(即脚基本主体14系在刺孔现L以垂直方向从顶至底抄快捷方式)。被制造的脚4e、4f、4g、4h、4i、4k因此具有(如同其余脚4a、4b、4c、4d)一大致上为矩形的剖面。
刺孔线K或L之距离，分别地，从对应的左边或右边侧壁15a，分别地，符合脚4a、4b、4c、4d或者4e、4f、4g、4h、4i、4k之长度l’，分别地，藉由刺孔(此处趋近1毫米至10毫米，特别是2毫米至5毫米)制造。
为了制造壳体侧面腹板24a、24b从正面或者背面侧壁15b延伸，分别地，脚基本主体14系(亦在图1所示站台D)被刺孔经由刺孔机器5沿着刺孔线M或N，分别地，在图4中所示且以平行对应正面或背面侧壁15b的方向延伸，分别地(即脚基本主体14系在刺孔线M或N，分别地，以垂直方向从顶端至底部抄快捷方式)。
刺孔线M或N之距离，分别地，从对应的正面或背面侧壁15b，分别地，符合壳体侧面腹板24a、24b之长度m’藉由刺孔所制造(此处在正面侧壁之两侧面腹板24a，以及在背面侧壁之两侧面腹板24b)。
侧面腹板之长度m’可能，举例来说，在介于0.2毫米以及5毫米之间，特别是介于0.5毫米以及2毫米之间。
图6显示图1、二、三以及四所示壳体11a之一概要上视图，在上述刺孔处理步骤已经执行之后。
从图6结果，藉由刺孔制造之脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k每一具有一宽度b约0.2毫米至2毫米，特别是介于0.5毫米以及1毫米之间。
在执行上述刺孔处理步骤之后，对应的壳体系-如同已经被解释如上-从刺孔站台D到镀锌站台E被运送。
该处，脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k系-如藉由浸入对应的在镀锌装置6所提供的洗涤液-以对应的电沉积方法来涂布且如同举例来说图标于图8a，藉由一金属层9，特别是一贵金属层(如以一锡层或一金层)-如首先脚4a、4b、4c、4d从左侧壁延伸，且接着脚4e、4f、4g、4h、4i、4k从右侧壁15a延伸。
金属层9(如锡或金层)的厚度可能，举例来说，为介于0.001毫米以及0.05毫米之间，特别是介于0.005毫米以及0.02毫米之间。
在执行上述沉积方法之前，脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k可能被清洁或者以对应的特殊化学药品预先处理。
藉由提供金属层9，脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k之可焊接性系被改善；再者，脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k可能预防侵蚀。
在使用上述金属层9之后(或者之前)-如在上述刺孔处理期间-脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k可能被折成对应的形状(参照图7a以及图8a)。一中间的脚部分12b、13b邻接一顶端脚部分12a、13a其系以平行方向延伸可能，举例来说，首先被折成倾斜地往下，且接着一底部脚部分12c、13c邻接中间脚部分12b、13b可能被往上折(因此底部脚部分12c、13c接着延伸-如同顶部脚部分12a、13a-大致上以平行方向(特别是相关于一模块之电路板8，对其壳体11a-且因此半导体装置3a-系稍后被连接))。
藉由事实，以本发明之实施例-除了先前技艺-上述刺孔处理系首先被执行，且仅接着上述镀锌处理(且非反之亦然)，脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k(或者在脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k之底部脚部分12c、13c终端之外部终端面16，分别地)之正面16系-如同，举例来说，已经于图8a所示且除了先前技艺外-以一金属层9涂布。
与此相反，如同已经于图8b所示，在传统脚104e之例子中，脚正面106没有金属涂布109因为镀锌系首先被执行且刺孔系随后被执行。
当，根据本发明的实施例-如图7a所示藉由脚4a-壳体11a(且因此半导体装置3a亦并入其中)系被连接至电路板8(即脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k对应的底部脚部分12c、13c系被焊接与对应的衬垫20a、20b在电路板8)，一电接触系被提供在对应的电路板衬垫20a、20b以及对应的脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k之间。
因此-如上所解释-脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k之正面16系亦被以金属层9涂布，分别的脚正面16在焊接脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k期间系被焊接料浸湿，因为焊接连接21藉其提供(参照图7a)。
与此相反，根据图7b，在传统脚104a、104e的例子中-因为，如上所解释，他们的正面116系不以一金属层涂布-方别的脚正面116在焊接脚104a期间藉由其所提供之焊接连接121系一般上不被焊接料浸湿。
为了此原因，以本发明实施例所提供之焊接连接21系比传统焊接连接121更加稳定。
上述电路板8以及连接其之半导体壳体11a在上述方法中美一具有，一般上来说，不同的热延展系数(参照相关大-线性延展变化d1由壳体11a之温度所造成，以及-相对小-线性延展变化d2由电路板8之温度所造成，于图9中所示)。
在加热或者冷却半导体装置模块期间，在电路板8以及半导体装置壳体11a间的机械张力将因此发生。
因为-如上所解释-提供于本发明实施例中之焊接连接21系比传统焊接连接121更加稳定，其可以避免焊接连接21可能-如上述机械张力所造成-分解或者撕裂。
如图9进一布所示，上述机械张力在脚4a、4e、4i之区域O、P系最大，其系位于壳体11a最外面(此处在脚4a、4e、4i位于右或在左最外侧，分别地，在侧壁15a)。
为了此原因-在一二者择一的本发明之实施例-仅在最外侧的脚4a、4e、4i-此处如在脚4e、4i位于最外侧在右或者在左侧，分别地，在侧壁15a，以及在位于最外侧的脚4a在右或者在左，分别地，在侧壁相对于侧壁15a(以及不-如以之前解释的实施例-在所有脚4a、4b、4c、4d、4e、4f、4g、4h、4i、4k)对应的正面16或者终端面16，分别地，可能被一金属层9涂布如上所述(相似，举例来说，在图8a中所示)。其它脚4b、4c、4d、4f、4g、4h、4k之正面系接着无金属层(如同，举例来说，在图8b中所示)。
此可能，举例而言，被达成藉由，在刺孔处理步骤期间符合上述刺孔步骤(参照步骤II，图5)，仅仅上述位于最外侧的脚4a、4e、4i从基本主体14被刺出(然而，非上述其它脚4b、4c、4d、4f、4g、4h、4k)。
此可能，举例而言，被达成藉由-如图2所示-脚基本主体14系-在图1所示站台D-藉由上述刺孔机器5沿着刺孔线K’或L’刺过，分别地，平行对应的侧壁延伸(即脚基本主体14系-仅仅在上述外侧区域放置脚4a、4e、4i-分别地在刺孔现K’或者L’，以垂直方向从顶到底切过)。
随后，镀锌处理步骤符合上述镀锌处理步骤系被执行(参照步骤III，图5)。仅接着剩余的脚4b、4c、4d、4f、4g、4h、4k从基本主体14在进一步刺孔处理步骤期间刺出。
上述程序系-一般上来讲，可能没有问题因为上述所有外侧配置的脚4a、4e、4i-其在执行上述镀锌步骤之前已经被刺出-系经常被提供以携带一Vss或者一Vdd讯号(即在于正常操作于供应电压电位Vss或者接地电位Vdd)且系内部地芯片与另外的脚4b、4c、4d、4f、4g、4h、4k连接，其尚未被抄快捷方式或者刺出，分别地，其-在正常操作-亦携带这些讯号(即Vss或者Vdd讯号)。
当-如藉由使用一对应的电位到(剩余的)基本主体14(在位于外侧的脚4a、4e、4i刺出之后)如一对应的负镀锌电位(即一镀锌电压Vgalvanic小于0)系被使用，用于执行上述镀锌处理步骤，于脚4b、4c、4d、4f、4g、4h、4k其尚未被刺出，(或者二者择一如一对应的正镀锌电位(即一镀锌电压Vgalvanic大于0))，外侧的脚4a、4e、4i已经被刺出将(因为上述连接至另外的脚4b、4c、4d、4f、4g、4h、4k其系尚未被刺出)亦位于一对应的负(或者正，分别地)镀锌电位。
因此达成外侧配置的脚4a、4e、4i-在上述镀锌处理步骤执行期间-亦位于正确的电位用以达成一镀锌沉积(无对应修正的镀锌处理步骤应被执行当与传统使用的镀锌处理步骤比较而用以保护对应电位)。
再者，二者择一的实施例中，刺出系可理解的，优先于执行对应的镀锌处理步骤-除了最外侧配置的脚4a、4e、4i-另外的脚(如脚4b、4f位于直接地邻接这些脚4a、4e、4i(或者如每两个脚4b、4c、4f、4g位于直接邻接这些脚4a、4e、4i或者-如同上述第一实施例-所有脚，等等))。
如同图10所示，脚4a、4b、4c、4e等等之电接触刺出优先于上述镀锌处理步骤可能(在上述镀锌处理步骤期间)接着缺席被内部地执行经由被提供在半导体装置3a上之ESD保护偶极25a，25b。
每一半导体装置脚4b、4c、4d、4f、4g、4h被提供用于输入或输出(所想要的)讯号(如资料讯号DQ，地址讯号Addr，等等)系-如在图10中所示，藉由(讯号)脚4g的实例-经由一对应的第一ESD保护偶极25a与一脚(此处如脚4e)连接其系被提供用以使用接地电位Vdd，以及经由一对应的第二ESD保护偶极25b连接一再一脚(此处如脚4k)其系被提供用以使用供应电压电位Vss(以及，举例而言，经由一线路26连接-实际上-讯号驱动装置27)。
为了提供(接着如负的)上述镀锌处理步骤之电位需要，特别是如阴极沉积方法步骤，在脚，其因此充足用以维持接地电位脚4e(或者Vdd讯号，分别的)在一对应的(负的)电位(即使用，举例来说，一镀锌电压Vgalvanic小于0V在上述脚4e)-接着，其余的脚与脚4e连接经由对应的ESD保护偶极将位于对应充足等级之一(镀锌)电位。
二者择一地，一对应的阳极沉积方法之(当时正的)电位需要可能接着，举例来说，藉由如维持供应电压电位脚4k(或者Vss讯号，分别地)被提供在一对应的正电位上(即使用，例如，一镀锌电压Vgalvanic大于0V在上述脚4k)-接着，经由对应的ESD保护偶极与脚4k连接之其余的脚将位在相应充足等级的一(镀锌)电位。
当(额外的)侧面腹板24a、24b其系如图6所示在半导体装置3a中与Vdd内部地连接，所有脚(包括侧面腹板24a、24b)可能被抄快捷方式或刺出，分别地，优先于镀锌。
组件参考符号1 测试系统2 晶圆3a 半导体装置3b 半导体装置3c 半导体装置3d 半导体装置4a 脚4b 脚4c 脚4d 脚4e 脚4f 脚4g 脚4h 脚4i 脚4k 脚5 刺孔机器6 镀锌装置7 锯开机器8 电路板9 金属层10 加载机器11a 壳体11b 壳体11c 壳体11d 壳体12a 脚部分12b 脚部分12c 脚部分13a 脚部分13b 脚部分
13c 脚部分14 脚基本主体15 壳体基本主体15a 侧壁15b 侧壁16 正面17a 凹处17b 凹处17c 凹处17d 凹处17e 凹处18a 脚基本主体部分18b 脚基本主体部分19a 脚基本主体部分19b 脚基本主体部分20a 衬垫20b 衬垫21 焊接连接24a 壳体侧面腹板24b 壳体侧面腹板25a ESD保护偶极25b ESD保护偶极26 线路27 讯号驱动装置104a 脚104e 脚109 金属层116 正面121 焊接连接
权利要求
1.一种用以制造脚(4a，4e)的方法，其中至少一脚(4e)从一基本主体(14)刺出，特别是一导线架(14)，藉由一或复数的刺孔处理步骤，其特征在于该脚(4e)或者该脚(4e)之一部份(13a，13b，13c)，分别地，仅在该脚(4e)之最终的刺出之后以一个别金属层(9)涂布。
2.根据权利要求第1项所述之方法，其中在外部终端部分(13c)之该脚(4e)之正面(16)系亦被该金属层(9)所涂布。
3.根据权利要求第1或第2项所述之方法，其中一或复数的金属沉积处理步骤，特别是镀锌处理步骤，系被使用以该个别金属层(9)涂布该脚(4e)。
4.根据前述任何一项权利要求所述之方法，同时更包含下列步骤-装设该基本主体(14)，特别是该导线架(14)，于一壳体(11a)中，特别是一半导体装置壳体。
5.根据权利要求第4项所述之方法，其中该基本主体(14)之装设，特别是该导线架(14)于该壳体(11a)中执行于该脚(4e)之最终刺出之前。
6.根据前述权利要求中任何一项所述之方法，其中复数的脚(4e，4f，4g，4h)彼此肩并肩的被放置在一起，从该基本主体(14)刺出。
7.根据权利要求第6项所述之方法，其中所有的脚(4e，4f，4g，4h)肩并肩地放置在一起，仅在该脚(4e，4f，4g，4h)之最终刺出后以一个别金属层(9)涂布。
8.根据权利要求第6项所述之方法，其中仅一或复数的脚(4e)从肩并肩被放置在一起之该脚(4e，4f，4g，4h)中选出，仅于对应的脚(4e)之最终刺出后以一个别金属层(9)涂布，且其中以一个别金属层涂布系被执行于其余的脚(4f，4g，4h)而优先于分别的脚(4f，4g，4h)之最终刺出。
9.根据权利要求第8项所述之方法，其中被选择的脚(4e)系-相对于其它肩并肩被放置之剩余的脚(4f，4g，4h)-分别地被放置在更外侧或者最外侧。
10.一种半导体装置脚(4e)其可能，特别是，藉由对应的刺孔及/或金属涂布处理，从一基本主体(14)被制造，特别是一导线架(14)，其特征在于，在脚(4e)之结束状态中，在外部脚终端部分(13c)之前面(16)系亦被以一个别金属层(9)涂布。
11.一壳体(11a)，特别是用于半导体装置(3a)，包含复数的脚(4a，4e)，其可能，特别是，藉由对应的刺孔及/或金属涂布程序从一基本主体(14)被制造，特别是一导线架(14)，其特征在于至少有一脚(4e)-在其完成的状态-于外部脚终端部分(13c)之正面系被以一个别金属层(9)涂布。
12.根据权利要求第3至9任何一项所述之方法，其中，为了执行镀锌步骤，一对应的镀锌电位系被产生在脚(4e)藉由一对应的电压被提供在一再一脚(4k)及/或与该脚(4e)连接之侧面腹板(24a)内部地经由对应的半导体装置(3a)，特别是藉由该再一脚(4k)或者侧面腹板(24a)，分别地与一对应的接触之一对应的直接接触。
13.根据权利要求第3至9任何一项所述之方法，其中，为了执行镀锌步骤，一对应的镀锌电位系被产生于脚(4e)藉由一对应的电压被应用于与该脚(4e)内部地经由对应的半导体装置(3a)连接之基本主体(14)，特别是藉由该基本主体(14)与一对应的接触之一对应的接触。
全文摘要
本发明关于一壳体(11a)，特别是用于半导体装置(3a)，一半导体装置脚(4e)，以及一种用以制造脚(4a，4e)的方法，其中至少一只脚(4e)系从一基本主体(14)被刺出，特别是一导线架(14)，并系以一或复数的刺孔步骤的方法，其中脚(4e)系以一个别金属层(9)仅在脚(4e)之最终刺出之后涂布。
文档编号H01L23/495GK1519904SQ20041000197
公开日2004年8月11日 申请日期2004年1月16日 优先权日2003年1月16日
发明者C·斯托肯, M·多布勒, G·埃格斯, C 斯托肯, 祭, 袼 申请人:因芬尼昂技术股份公司