专利名称：半导体器件的制作方法
技术领域：
本发明涉及场效应晶体管。
背景技术：
在现有的场效应晶体管中，以加快元件的动作速度为目的，为了减小电阻，栅极电极用高熔点金属形成，为了增加电流驱动能力，栅极绝缘膜用金属氧化物等的高介电系数材料形成。人们知道如果栅极绝缘膜用金属氧化物等的材料形成，则与栅极绝缘膜用氧化硅形成的情况下比较，在沟道中搬运电流的载流子的迁移率就会降低。由于会使元件的电流驱动能力降低，故这将降低元件的动作速度，成为元件高速动作化的障碍。此外，这一问题在把含有金属的材料用做栅极绝缘膜的情况下特别显著(例如，专利文献1)。
特开2003-8011号公报栅极绝缘膜用金属氧化物等材料形成的元件中的迁移率的降低的原因，人们解释为是由于存在于栅极绝缘膜与半导体衬底之间的界面或栅极绝缘膜中的电荷量比栅极绝缘膜用氧化硅形成的情况下大，作为其结果在沟道中移动的载流子所受到的散射大的缘故。人们也正在探讨在用金属氧化物等的材料形成的栅极绝缘膜与半导体衬底之间设置硅氧化膜等的构造。在这样的构造中，由于与半导体衬底直接接连的绝缘膜是硅氧化膜，故存在于栅极绝缘膜与半导体衬底之间的界面上的电荷少。但是，由于在元件构造上存在着由硅氧化膜和金属氧化物构成的绝缘膜之间的界面，故在该界面上也存在着电荷。此外，存在于金属氧化物等的绝缘膜中的电荷也将成为问题。为此，就不能减少载流子从存在于绝缘膜中的电荷处受到的散射。归因于同样的理由，在把金属氧化物等的高介电系数材料用做栅极绝缘膜的元件中，与把氧化硅用做栅极绝缘膜的情况下比较，在沟道中搬运电流的载流子的迁移率降低了。为此，特别是在把含有金属的材料用做栅极绝缘膜的情况下，就成了高速动作的一个大的障碍。此外，氧化硅由于介电系数不太高，故在使用金属氧化物等形成的绝缘膜和半导体衬底之间设置氧化硅层，就相当于大幅度地增加栅极绝缘膜的厚度。由于该结果就变成为削弱沟道区与栅极电极之间的电容耦合，故将削弱栅极电极对沟道区的电位的控制性，作为结果降低了对短沟道效应的耐性，成为元件微细化的障碍。这样的现象，就成了实现元件的高速动作的障碍。
发明内容
本发明就是为了解决上述那些问题而完成的，目的在于提供减少在沟道中搬运电流的载流子所受到的散射，同时，提高栅极电极对沟道区的电位的控制性，可进行充分的高速动作的微细半导体器件。
为实现上述目的，本发明的第1方面，是一种半导体器件，具备半导体衬底；配置在半导体衬底表面上的源极区和漏极区；配置在半导体衬底表面上，被源极区和漏极区夹在中间的沟道区；由至少含有配置在半导体衬底表面的沟道上边的、第1绝缘膜，第1绝缘膜上边的含有金属的第2绝缘膜，第2绝缘膜上边的含有金属的第3绝缘膜的叠层构造构成的栅极绝缘膜；配置在第3绝缘膜上边的栅极电极，其特征在于第2绝缘膜的介电系数比第1绝缘膜的介电系数和第3绝缘膜的介电系数之积的平方根高。
本发明的第2方面，是一种半导体器件，具备半导体衬底；配置在半导体衬底表面上的源极区和漏极区；配置在半导体衬底表面上，被源极区和漏极区夹在中间的沟道区；由至少含有配置在半导体衬底表面的沟道上边的、含有金属的第1绝缘膜，第1绝缘膜上边的含有金属的第2绝缘膜的叠层构造构成的栅极绝缘膜；配置在第2绝缘膜上边的栅极电极，其特征在于第1绝缘膜的介电系数比半导体衬底的介电系数和第2绝缘膜的介电系数之积的平方根高。
倘采用本发明的实施形态的半导体器件，则可以抑制在半导体衬底中移动的载流子从存在于栅极绝缘膜中或栅极绝缘膜与半导体衬底之间的界面上的电荷那里所受到的散射。作为其结果，将提高沟道中的载流子的迁移率。此外，还可以得到栅极电极对沟道区电位的高度控制性。结果可以实现可进行高速动作的高性能的微细半导体器件。
图1是用来说明本实施形态的半导体器件的构造图。
图2是用来说明本实施形态的半导体器件的构造图。
图3是用来说明本实施形态的半导体器件的构造图。
图4是用来说明本发明的实施例1的场效应晶体管的构造的剖面图。
图5是用来说明本发明的实施例1的场效应晶体管的制造工序的剖面图。
图6是用来说明本发明的实施例1的场效应晶体管的制造工序的剖面图。
图7是用来说明本发明的实施例1的场效应晶体管的制造工序的剖面图。
图8是用来说明本发明的实施例1的场效应晶体管的制造工序的剖面图。
图9是用来说明本发明的实施例1的场效应晶体管的制造工序的剖面图。
图10是用来说明本发明的实施例1的场效应晶体管的制造工序的剖面图。
图11是用来说明本发明的实施例1的场效应晶体管的制造工序的剖面图。
图12是用来说明本发明的实施例1的场效应晶体管的制造工序的剖面图。
图13是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图14是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图15是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图16是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图17是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图18是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图19是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图20是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图21是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图22是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图23是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图24是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图25是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图26是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图27是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图28是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图29是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图30是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图31是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图32是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图33是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图34是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图35是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图36是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图37是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图38是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图39是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图40是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图41是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图42是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图43是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图44是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图45是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图46是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图47是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图48是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图49是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图50是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图51是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图52是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图53是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图54是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图55是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图56是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图57是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图58是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图59是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图60是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图61是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图62是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图63是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图64是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图65是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图66是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图67是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图68是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图69是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图70是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图71是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图72是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图73是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图74是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图75是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图76是用来说明本发明的实施例1的场效应晶体管的变形例的剖面图。
图77是用来说明本发明的实施例2的场效应晶体管的构造的剖面图。
图78是用来说明本发明的实施例2的场效应晶体管的制造工序的剖面图。
图79是用来说明本发明的实施例2的场效应晶体管的制造工序的剖面图。
图80是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图81是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图82是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图83是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图84是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图85是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图86是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图87是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图88是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图89是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图90是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图91是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图92是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图93是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图94是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图95是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图96是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图97是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图98是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图99是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图100是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图101是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图102是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图103是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图104是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图105是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图106是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图107是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图108是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图109是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图110是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图111是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图112是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图113是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图114是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图115是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图116是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图117是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图118是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图119是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图120是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图121是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图122是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图123是用来说明本发明的实施例2的场效应晶体管的变形例的剖面图。
图124是比较例的场效应晶体管的剖面图。
图125是比较例的场效应晶体管的剖面图。
具体实施例方式
本实施形态，提供其特征如下的场效应晶体管，栅极绝缘膜是至少3层的叠层，距半导体衬底最近的层由氧化硅或氮化硅或氮氧化硅构成，距半导体衬底第2个近的层和距半导体衬底第3个近的层含有金属，距半导体衬底第2个近的层的介电系数，比距半导体衬底最近的层的介电系数与距半导体衬底第3个近的层的介电系数之积的平方根高。
此外，本实施形态，提供其特征如下的场效应晶体管，栅极绝缘膜是至少2层的叠层，距半导体衬底最近的层和距半导体衬底第2个近的层含有金属，距半导体衬底最近的层的介电系数，比半导体衬底的介电系数与距半导体衬底第2个近的层的介电系数之积的平方根高。
其次，参看
本发明的实施例。在以下的附图中，对于同一或类似的部分赋予同一或类似的标号。此外，在以下的实施例中，所例示的是用来使本发明的技术思想具体化的装置或方法，不是把本发明的技术思想特定为下述的实施例。本发明的技术思想在权利要求的范围内，可以加以种种的变更。
实施例1在本实施例的场效应晶体管中，由于栅极绝缘膜是具有不同的介电系数的多层叠层，并如上所述地设定了其介电系数，故可以抑制载流子从存在于各层中或层的界面上的电荷那里受到的散射。以下对此进行说明。考虑图1所示的叠层的绝缘膜。在图1中，示出了对于半导体衬底20，依次叠层上了第1绝缘膜21，第2绝缘膜22，以及第3绝缘膜23，第4绝缘膜24，第5绝缘膜25...的构造。作为最下的半导体，设其介电系数为εSi。而且最下层的厚度设为无限大，不考虑与图示表面相反的表面的影响。此外，在半导体的上边已叠层上了绝缘膜，从下边数第j个绝缘膜设其介电系数为εj，厚度为Tj(j＝1，2，...)。考虑在该叠层绝缘膜的第n-1层和第n层之间的界面上存在着大小为Q的一个点电荷的情况下的半导体中的电位。另外，假定除去该Q之外，无论在绝缘膜中或半导体中都不存在电荷。此外，还假定界面全都是平行的面，与界面平行的方向，除去该点电荷之外都是一样的。
与界面平行的方向，若进行傅立叶变换则半导体中的电位可以严密地求出且可以用下式给出。
Qexp(-k|z-Σl=1n-1Tl)2ϵ0k(Πl=0n-12ϵlϵl+1+ϵ1)BA---(1)]]>其中，k是傅立叶变换的波数，此外，为了方便起见，在公式(1)中把与εSi对应的半导体的介电系数记为ε0。而A、B可由下式给出。
A=1+ΣN≥j>i≥0{EjEiΠl=i+1jexp(-2kTl)}+]]>(2)ΣN≥m>l>j>i≥0{EmEiΠp=l+1mexp(-2kTp)}{EjEiΠr=i+1jexp(-2kTr)}+···]]>B=1+ΣN≥j>i≥n-1{FjFiΠl=i+1jexp(-2kTl)}+]]>(3)ΣN≥m>l>j>i≥n-1{FmFlΠp=l+1mexp(-2kTp)}{FjFiΠr=i+1jexp(-2kTr)}+···]]>其中，N是所叠层的绝缘膜层的总数-1，各个Ei、Fi(i＝0.1，...，N)可由下式给出。
Ei=ϵi+1-ϵiϵi+1+ϵi---(4)]]> 如果把这些代入公式(1)并对1/A进行展开，则半导体中的电位的傅立叶变换就变成为exp(-kTj)(j＝1，2，...)的幂级数。如上所述k是傅立叶变换的波数，实际上在考虑载流子的散射的情况下，在把反型层中的载流子看作是2维气体的情况下的费米波数的贡献是极大的。在这里，如果从各个Ei、Fi(i＝0，1，...，N)的定义考虑，可知这些绝对值小于等于1。此外，要注意到exp(-kTj)(j＝1，2，...)一般地说小这种情况在幂级数内抽出最主要的项。为此在公式(1)的右边的A、B中只要仅仅考虑最主要的项即可，这一点如果从A、B的表达式考虑，则相当于设置为A＝B＝1。如果像这样地抽出最主要的项并对之进行傅立叶逆变换，则半导体中的电位，就将变成为与全部空间都已被介电系数为εSi的物质充满，而且在Q所存在的位置上，存在着大小为(2εSi/(εSi+ε1))×(2ε1/(ε1+ε2))×…×(2εn-1/(εn-1+εn))×Q(6)的点电荷的情况下的电位同一电位。另外，在这里点电荷Q虽然假定为存在于该叠层绝缘膜的第n-1个层与第n个层之间的界面上，但是即便是假定Q存在于第n个层内也是同样的，半导体中的电位将变成为全部空间都已被介电系数为εSi的物质充满，而且在Q所存在的位置上，存在着大小可用公式(6)表示的点电荷的情况下的电位同一电位。这种情况，在以下的情况下就可知道如果假定在图1中εn-1与εn相等，则与点电荷Q存在于第n-1个层内的情况变成为相同；在该情况下，由于在公式(6)的积中出现的最后的项(2εn-1/(εn-1+εn))将变成为1，故积的值将变成为与在公式(6)中使n变成为n-1的情况相等。在这里，在半导体中移动的载流子的迁移率，与散射几率成反比，由于依赖于在栅极绝缘膜中或在栅极绝缘膜与半导体衬底之间的界面上的电荷的散射几率与这些电荷在半导体中形成的电位的乘方成比例，故公式(6)的值越小，则载流子的迁移率越高。
在这里，考虑图2所示的那样的至少3层的栅极绝缘膜。设想距半导体衬底最近的绝缘膜是氧化硅或氮化硅或氮氧化硅，设想从半导体衬底一侧数起第3个绝缘膜是由金属氧化物等的高介电系数材料构成的绝缘膜。首先，考虑存在于从半导体衬底一侧数起第3个绝缘膜中的电荷Q1，和存在于从半导体衬底一侧数起第2个绝缘膜与第3个绝缘膜之间的界面上的电荷Q2在半导体中形成的电位。这些若参看公式(6)乃至其后所述的事项，则与下式(2εSi/(εSi+ε1))×(2ε1/(ε1+ε2))×(2ε2/(ε2+ε3))(7)成比例。考虑在图2所示的构造中，调节从半导体衬底一侧数起第2个绝缘膜的介电系数以减小公式(7)的值。如上所述的那样，由于栅极绝缘膜中的电荷所形成的电位越小，则在半导体衬底中移动的载流子的迁移率就越大，故这将与迁移率的提高联系在一起。如果考虑对公式(7)的ε2的依赖性，则可知公式(7)在ε2＝(ε1×ε3)1/2的情况下将变成为最大，而ε2在比这更高或更低的情况下，公式(7)都将单调地变小。为此，可知从半导体衬底一侧数起第2个绝缘膜的介电系数，与距半导体衬底最近的绝缘膜的介电系数和从半导体衬底一侧数起第3个绝缘膜的介电系数之积的平方根相等的情况是最不理想的，而理想的是比之更高或更低的情况。在这里，如果把从半导体衬底一侧数起第2个绝缘膜的介电系数设定得太低，由于这结果将变成为削弱沟道区与栅极电极之间的电容耦合，故将削弱栅极电极对沟道区的电位的控制性，会产生短沟道效应的增大等的结果，此外，还会使元件的电流驱动能力减少，故是不理想的。为此，理想的是把从半导体衬底一侧数起第2个绝缘膜的介电系数，设定为比距半导体衬底最近的绝缘膜的介电系数与从半导体衬底一侧数起第3个绝缘膜的介电系数之积的平方根更高的值。其次，考虑存在于从半导体衬底一侧数起第2个绝缘膜中的电荷Q3，和存在于距半导体衬底最近的绝缘膜和从半导体衬底一侧数起第2个绝缘膜之间的界面上的电荷Q4，在半导体中形成的电位。这些，若参看在公式(6)乃至之后所述的事项，则比例于(2εSi/(εSi+ε1))×(2ε1/(ε1+ε2))(8)考虑调节从半导体衬底一侧数起第2个绝缘膜的介电系数以减小公式(8)的值的情况。如上所述，由于栅极绝缘膜中的电荷所形成的电位越小，则在半导体衬底中移动的载流子的迁移率就越大，故这将与迁移率的提高联系在一起。公式(8)伴随着ε2的增大而单调地变小。为此，可知从半导体衬底一侧数起第2个绝缘膜的介电系数越高越好。倘考虑这种情况和与上述公式(7)的议论，则可知从半导体衬底一侧数起第2个绝缘膜的介电系数，理想的是设定为比距半导体衬底最近的绝缘膜的介电系数和从半导体衬底一侧数起第3个绝缘膜的介电系数之积的平方根还高。在这里，考虑图125所示的那样的比较例的栅极绝缘膜的情况。在该情况下，由于栅极绝缘膜是金属氧化物与氧化硅这么2层的叠层，故可以看作是在公式(7)或公式(8)中变成为ε2＝ε3的情况。就如在公式(7)的稍微上边所述的那样，由于把距半导体衬底最近的绝缘膜设想为氧化硅或氮化硅或氮氧化硅，把从半导体衬底一侧数起第3个绝缘膜设想为金属氧化物，故可以假定ε1＜ε3。因此，在ε2＝ε3的情况下，ε2＞(ε1×ε3)1/2成立。如上所述，由于公式(2)在ε2＝(ε1×ε3)1/2的情况下将变成为最大，如果ε2变成为比之更高，则公式(7)将单调地减小，故可知如果在图2所示的那样的至少3层的绝缘膜中设定为ε2＞ε3，则Q1或Q2在半导体衬底中形成的电位，将变得比图125所示的那样的比较例的栅极绝缘膜的情况下更小。再有，可知由于公式(8)的值随着ε2的增大而单调地减少，故如果在图2所示的那样的至少3层的栅极绝缘膜中设定为ε2＞ε3，则Q3或Q4中半导体衬底中形成的电位，也将变成为比图125所示的那样的比较例的栅极绝缘膜的情况下更小。为此，可知如果把图2所示的那样的至少3层的栅极绝缘膜中设定为ε2＞ε3，则在本身为距半导体衬底最近的绝缘膜的地方的氧化硅或氮化硅或氮氧化硅中或该绝缘膜与半导体衬底之间的界面以外的电荷在半导体衬底中形成的电位，将变成为比图125所示的那样的比较例的栅极绝缘膜的情况下更小。此外，在本身为距半导体衬底最近的绝缘膜的地方的氧化硅或氮化硅或氮氧化硅中或该绝缘膜与半导体衬底之间的界面以外的电荷极其之少。因此，可知如果把图2所示的那样的至少3层的栅极绝缘膜中设定为ε2＞ε3，则与图125所示的那样的比较例的栅极绝缘膜的情况比较，在半导体衬底中移动的载流子的迁移率变大。此外，由于在该构造中把ε2设定得极其之高，故可以把因设置这样的绝缘膜层引起的栅极电极对沟道区的电位的控制性的降低抑制得极其之小。作为其结果，短沟道效应得到充分地抑制而且可以实现高的电流驱动能力。另外，在图2中，虽然把从半导体衬底一侧数起第2个或第3个绝缘膜描画为大体上相等的厚度，但是这在现在的说明中不是本质。
其次，考虑图3所示的那样的至少2层的栅极绝缘膜。从半导体衬底一侧数起第2个绝缘膜设想由金属氧化物等的高介电系数材料构成的绝缘膜。在该构造中，若设距半导体衬底最近的绝缘膜为氧化硅或氮化硅或氮氧化硅，则将变成为图125所示的比较例的半导体器件的栅极绝缘膜。首先，考虑存在于从半导体衬底一侧数起第2个绝缘膜中的电荷Q5，和存在于从半导体衬底一侧数起第2个绝缘膜与距半导体衬底最近的绝缘膜之间的界面上的电荷Q6在半导体中形成的电位。这些若参看公式(6)乃至其后所述的事项，则与下式(2εSi/(εSi+ε1))×(2ε1/(ε1+ε2)) (9)成比例。考虑在图3所示的构造中，调节距半导体衬底最近的绝缘膜的介电系数以减小公式(9)的值。如上所述的那样，由于在栅极绝缘膜中的电荷所形成的电位越小，则在半导体衬底中移动的载流子的迁移率就越大，故这将与迁移率的提高联系在一起。如果考虑对公式(9)的ε1的依赖性，则可知公式(9)在ε1＝(εSi×ε3)1/2的情况下将变成为最大，而ε1在比这更高或更低的情况下，公式(9)都将单调地变小。为此，可知距半导体衬底最近的绝缘膜的介电系数，与半导体衬底的介电系数和从半导体衬底一侧数起第2个绝缘膜的介电系数之积的平方根相等的情况是最不理想的，而理想的是比之更高或更低的情况。在这里，如果把距半导体衬底最近的绝缘膜的介电系数设定得太低，由于这结果将变成为削弱沟道区与栅极电极之间的电容耦合，故将削弱栅极电极对沟道区的电位的控制性，产生短沟道效应的增大等的结果，此外，还会使元件的电流驱动能力减少，故是不理想的。为此，理想的是把距半导体衬底最近的绝缘膜的介电系数，设定为比半导体衬底的介电系数与从半导体衬底一侧数起第2个绝缘膜的介电系数之积的平方根更高的值。其次，考虑存在于距半导体衬底最近的绝缘膜中的电荷Q7，和存在于距半导体衬底最近的绝缘膜和半导体衬底之间的界面上的电荷Q8，在半导体中形成的电位。这些，若参看在公式(6)乃至之后所述的事项，则比例于(2εSi/(εSi+ε1)) (10)考虑调节距半导体衬底最近的绝缘膜的介电系数以减小公式(10)的值的情况。如上所述，由于栅极绝缘膜中的电荷所形成的电位越小，则在半导体衬底中移动的载流子的迁移率就越大，故这将与迁移率的提高联系在一起。公式(10)伴随着ε1的增大而单调地变小。为此，可知距半导体衬底最近的绝缘膜的介电系数越高越好。倘考虑这种情况和上述公式(9)的议论，则可知距半导体衬底最近的绝缘膜的介电系数，理想的是设定为比半导体衬底的介电系数和从半导体衬底一侧数起第2个绝缘膜的介电系数之积的平方根还高。在这里，考虑图124所示的那样的比较例的栅极绝缘膜的情况。在该情况下，由于栅极绝缘膜是金属氧化物的单层，故可以看作是在公式(9)或公式(10)中变成为ε1＝ε2的情况。就如在公式(9)的稍微上边所述的那样，由于把从距半导体衬底一侧数起第2个绝缘膜设想为金属氧化物等，故可以假定ε2与形成半导体衬底的硅的介电系数同等程度或比之更高。因此，在设ε1＝ε2的情况下，可以认为ε1＞(εSi×ε2)1/2成立。如上所述，由于公式(9)在ε1＝(εSi×ε2)1/2的情况下将变成为最大，如果ε1变成为比之更高，则公式(9)将单调地减小，故可知如果在图3所示的那样的至少2层的绝缘膜中设定为ε1＞ε2的情况下，则Q5或Q6在半导体衬底中形成的电位，将变得比图124所示的那样的比较例的栅极绝缘膜的情况下更小。再有，可知由于公式(10)的值随着ε1的增大而单调地减少，故如果在图3所示的那样的至少2层的栅极绝缘膜中设定为ε1＞ε2的情况下，则Q7和Q8在半导体衬底中形成的电位，也将变成为比图124所示的那样的比较例的栅极绝缘膜的情况下更小。为此，可知如果把图1所示的那样的至少2层的栅极绝缘膜中设定为ε1＞ε2，则栅极绝缘膜或栅极绝缘膜与半导体衬底之间的界面上的电荷在半导体衬底中形成的电位，将变成为比图124所示的那样的比较例的栅极绝缘膜的情况下更小。因此，可知如果把图3所示的那样的2层的栅极绝缘膜构造中设定为ε1＞ε2，则与图124所示的那样的比较例的栅极绝缘膜的情况比较，在半导体衬底中移动的载流子的迁移率变大。此外，由于在该情况下ε1与氧化硅或氮化硅或氮氧化硅等的介电系数比较设定得极其之高，故可以把因设置这样的绝缘膜层引起的栅极电极沟道区的电位的控制性的降低抑制为极其之小。特别是如果在图125所示的那样的、由金属氧化物等构成的绝缘膜和半导体衬底之间设置由氧化硅或氮化硅或氮氧化硅构成的绝缘膜的情况下比较，则可以把栅极电极对沟道区的电位的控制性的降低抑制到极小。作为其结果，短沟道效应得到充分地抑制而且可以实现高的电流驱动能力。另外，在图3中，虽然把距半导体衬底最近的绝缘膜和从半导体衬底一侧数起第2个绝缘膜描画为大体上相等的厚度，但是这在现在的说明中不是本质。
另外，在该议论中，公式(6)到公式(10)中的任何一个公式，也仅仅依赖于各个绝缘膜的介电系数的相互的比。因此图2和图3中所示的叠层栅极绝缘膜中的εSi和ε1之比，或ε1和ε2之间的比，或ε2与ε3之比，即彼此相邻的绝缘膜层的介电系数之比越大则本实施形态的效果就越显著。为此，想要把上边所说的那样的介电系数设定得高的绝缘膜，理想的是用金属氧化物或其硅酸盐或它们的氮化物等的高介电系数材料形成。
如上所述，在本实施例的场效应晶体管中，采用把金属氧化物等的高介电系数材料用做栅极绝缘膜的办法，由于在提高栅极电极对沟道区的电位控制性以抑制短沟道效应的元件中，抑制在栅极绝缘膜中或栅极绝缘膜与半导体衬底之间的界面上存在的电荷所产生的散射，故可以提高在半导体衬底中移动的载流子的迁移率，使高速动作成为可能。因此，可以提供可进行高速动作的高性能的微细的元件。
图4是本实施例的场效应晶体管的剖面图。在本实施例中，示出的是n沟场效应晶体管的例子。如果使杂质的导电类型颠倒过来，则即便是在p沟场效应晶体管的情况下也是完全同样的，此外，如果使用光刻蚀法等的方法仅仅向衬底内的特定的区域注入杂质等的方法，则在互补场效应晶体管的情况下，也可以得到完全同样的结果。
该场效应晶体管，是栅极绝缘膜为3层的叠层构造，其特征在于距半导体衬底1最近的层用氧化硅膜10或氮化硅或氮氧化硅形成，从半导体衬底1一侧数起第2到第3层是用金属氧化物形成的栅极绝缘膜11、5，此外，本身为从半导体衬底1一侧数起第2个层的栅极绝缘膜11的介电系数，比本身为第3个层的栅极绝缘膜5的介电系数更高。该场效应晶体管的构造为在图125所示的比较例的场效应晶体管中，把在变成为2层的叠层的栅极绝缘膜的、由氧化硅膜10或氮化硅或氮氧化硅构成的绝缘膜与由金属氧化物等构成的绝缘膜之间，还设置有介电系数高的层的叠层膜用做栅极绝缘膜。这样一来，由于栅极绝缘膜具有与2层的叠层膜同样的构造，故根据用图2说明的理由，因可以抑制在半导体衬底中移动的载流子从栅极绝缘膜中的电荷那里所受到的散射而使得载流子的迁移率增大。为此，将可以得到比图124或图125所示的比较例的构造的半导体器件高的电流驱动能力。作为其结果，在把金属氧化物等的高介电系数材料用做栅极绝缘膜，提高栅极电极对沟道区的电位的控制性的同时，还将实现高的迁移率，实现可进行充分的高速动作的、高性能的微细的半导体器件。
此外，该场效应晶体管，在p型硅衬底1上边借助于沟槽元件分离法形成元件隔离区2。在p型硅衬底1内，形成p阱区3，在p阱区3内形成n沟道区4。在n沟道区4上边，形成由氧化硅膜10或氮化硅或氮氧化硅等构成的绝缘膜和由金属氧化物等构成的栅极绝缘膜5和介电系数比栅极绝缘膜5更高的程度的由金属氧化物构成的栅极绝缘膜11的叠层构造的栅极绝缘膜12，在叠层构造的栅极绝缘膜12上边，形成栅极电极6。7是源极·漏极区，8是布线，9是层间绝缘膜。
其次，对该场效应晶体管的制造方法进行说明。
首先，如图5所示，例如在p型硅衬底1上例如用沟槽元件隔离法形成元件隔离区2。接着，用100keV、2.0×1013cm-2向p阱形成区注入例如B离子，然后，用例如1050℃、30秒的热工序形成p阱区3。
其次，如图6所示，为了得到所希望的阈值电压，用30keV、1.0×1013cm-2向p阱区3内注入B离子，调节n沟道区4的表面浓度。
其次，如图7所示，采用使用例如暴露于升温状态的氧气中的办法，形成例如厚度1nm的氧化硅膜10。
其次，如图8所示，采用使用例如溅射法等的方法的办法，形成例如厚度3nm的由TiO2膜构成的栅极绝缘膜11。
其次，如图9所示，采用使用例如溅射法等的方法的办法，形成例如厚度5nm的由HfO2膜构成的栅极绝缘膜5。
其次，如图10所示，向HfO2膜5的上边例如用CVD法淀积例如厚度100nm的例如钨等的高熔点金属膜，采用实施例如用RIE法等的各向异性刻蚀的办法加工高熔点金属膜以形成栅极电极6。接着，采用实施例如RIE法等的各向异性刻蚀的办法，对由HfO2膜构成的栅极绝缘膜5、TiO2膜构成的栅极绝缘膜11和氧化硅膜10构成的叠层构造的栅极绝缘膜12进行加工。
其次，如图11所示，用50keV、5.0×1015cm-2注入例如As离子。然后，用热工序形成源极·漏极区7。
其次，如图12所示，作为层间绝缘膜9例如用CVD淀积例如500nm的例如氧化硅膜，用例如RIE法，在源极·漏极区和栅极电极6上边形成布线孔13的开孔。
其次，例如用溅射法等，在上述硅半导体衬底1整个面上形成例如含有1％的Si的例如厚度300nm的Al膜。然后，采用对上述Al膜实施例如RIE法等的各向异性刻蚀的办法，形成布线8以形成图4所示的本实施形态的场效应晶体管。
在本实施例中虽然例示的是n型场效应晶体管，但是，只要把杂质的导电类型颠倒过来，即便是在p型场效应晶体管的情况下，此外，只要用光刻蚀法等的方法仅仅向衬底内的特定的区域内导入杂质，即便是对于互补型场效应晶体管也是同样的。此外，也可以在把这些含为一部分的半导体器件中使用。
此外，除去场效应晶体管之外，也可以在双极型晶体管或单一电子晶体管等的其它的有源元件，或电阻或二极管或电感器或电容器等无源元件，或作为也含有例如使用强电介质的元件或使用磁性体的元件的半导体器件的一部分形成场效应晶体管的情况下使用。在作为OEIC(光电子集成电路)或MEMS(微型机电系统)的一部分形成场效应晶体管的情况下也是同样的。此外，在SOI(绝缘体上边的硅)构造的元件中也同样地可以使用。再有，在FIN型或柱状构造的元件等中也同样地可以使用。
此外，在本实施例中，作为用来形成n型半导体层的杂质，虽然使用的是As，作为用来形成p型半导体层的杂质，虽然使用的是B，但是，作为用来形成n型半导体层的杂质，也可以使用其它的V族杂质，或作为用来形成p型半导体层的杂质，也可以使用其它的III族的杂质。此外，III族或V族的杂质的导入，也可以以含有它们的化合物的形式进行。
此外，在本实施例中，杂质的导入虽然是用离子注入进行的，但是，也可以使用离子注入以外的例如固相扩散或气相扩散等的方法。此外，还可以使用淀积或生长含有杂质的半导体等的方法。
此外，在本实施例中，虽然示出的是单个漏极构造的元件，但是也可以构筑单个漏极构造以外的例如扩展构造或轻掺杂漏(LDD)构造或渐变掺杂漏极(GDD)构造等的构造的元件。此外，也可以使用晕圈(halo)构造或凹槽(pocket)构造或隆起(elevate)构造等的元件。
此外，在本实施例中，虽然在栅极电极或栅极绝缘膜的加工后再进行源极·漏极区的形成，但是，这些顺序并不是本质的，也可以用逆顺序进行。取决于栅极电极或栅极绝缘膜的材质，有时候实施热工序是不理想的。在这样的情况下，理想的是在栅极电极或栅极绝缘膜的加工之前进行杂质向源极·漏极区的导入。
此外，在本实施例中，目的为形成布线的金属层的形成虽然使用的是溅射法，但是，除去溅射法之外也可以用例如淀积法等的不同的方法形成金属层。此外，既可以用金属的选择生长等的方法，也可以用金属镶嵌法。此外，布线金属的材料并不必须是含有硅(Si)的铝(Al)，例如也可以使用铜(Cu)等别的金属。特别是Cu由于电阻率低，故是理想的。
此外，在本实施例中，栅极电极虽然使用的是高熔点金属，但是也可以用多晶硅或单晶硅或非晶硅等的半导体，乃至并不一定非要限定于高熔点的金属、含有金属的化合物，或者它们的叠层等形成。如果用金属或含有金属的化合物形成栅极电极由于可以抑制栅极电阻故可以得到元件的高速动作，是理想的。
此外，在本实施例中，虽然未谈及硅化物工序，但是也可以在源极·漏极区上边形成硅化物层。此外，也可以使用向源极·漏极区上淀积或生长含有金属的层等的方法。这样的话，由于可以减小源极·漏极区的电阻故是理想的。此外，在用多晶硅等形成栅极电极的情况下，也可以实施对栅极电极的硅化物化。在该情况下，若实施硅化物化由于可以减小栅极电阻故是理想的。
此外，在本实施例中，栅极电极的上部虽然是要使电极露出来的构造，但是也可以在上部设置例如氧化硅或氮化硅或氮氧化硅等的绝缘物。特别是在用含有金属的材料形成了栅极电极，而且在源极·漏极区上边要形成硅化物层的情况下等，在制造工序的途中必须要保护栅极电极的情况下等，在栅极电极的上部就必须设置氧化硅或氮化硅或氮氧化硅等的保护材料。
此外，在本实施例中虽然未谈及栅极侧壁，但是也可以在栅极电极上设置侧壁。特别是如果用高介电系数材料设置栅极侧壁，由于可以得到提高栅极绝缘膜的可靠性这样的好处故是理想的。
此外，在本实施例中，栅极电极的形成虽然是在淀积上栅极电极材料后再实施各向异性刻蚀的方法形成的，但是也可以用例如金属镶嵌工艺等之类的埋入等的方法形成栅极电极。在要在栅极电极的形成之前先形成源极·漏极区的情况下，如果使用金属镶嵌工艺，由于可以自对准地形成源极·漏极区和栅极电极，故是理想的。
此外，在本实施例中，虽然在元件中流动的电流的主方向上测定的栅极电极的长度无论是栅极电极的上部或下部都是相等的，但是这并不是本质。例如也可以是测定栅极电极的上部的长度的一方比测定下部的长度更长的字母’T’那样的形状。在该情况下，还可以得到可以减小栅极电阻的另外的好处。
此外，在本实施例中，在形成栅极绝缘膜的绝缘膜之内，作为距半导体最近的绝缘膜虽然使用的是采用暴露在升温状态的氧气中的部分形成的氧化硅膜，但是，该绝缘膜也可以是氮化硅或氮氧化硅。但是，由于理想的是存在于绝缘膜中或与半导体衬底之间的界面上的电荷或能级等少的绝缘膜，故鉴于这种情况理想的是使用氧化硅。另一方面，在把半导体用做栅极电极的情况下，如果从防止杂质向沟道区扩散这样的观点考虑，由于人们知道杂质的扩散归因于氮的存在而受到抑制故理想的是使用氮化硅或氮氧化硅。此外，形成的方法并不限于暴露在升温状态的氧气中的方法，例如也可以使用淀积等的方法。也可以暴露在并不一定伴随有升温的激励状态的氧气中，如果用不伴随有升温的激励状态的氧气中这样的方法形成，由于可以抑制浓度分布归因于沟道区中的杂质扩散而发生改变，故是理想的。此外，在使用氮氧化硅的情况下，也可以采用首先形成氧化硅膜，然后暴露于含有升温状态或激励状态的氮的气体内的办法向绝缘膜中导入氮。
此外，在本实施例中，在形成栅极绝缘膜的绝缘膜之内，作为从半导体衬底一侧数起第2个绝缘膜虽然使用的是用溅射法形成的TiO2膜，但是，也可以使用Ti的不同的价数的氧化物，或氧化钡(BaO)、三氧化钡钛(BaTiO3)、四氧化钡钨(BaWO4)、四氧化钡锌锗(BaZnGeO4)、二十氧化十二铋锗(Bi12GeO20)、二十氧化十二铋硅(Bi12SiO20)、二十氧化十二铋钛(Bi12TiO20)、四氧化钙钼(CaMoO4)、四氧化钙钇铝(CaYAlO4)、七氧化二镝二钛(Dy2Ti2O7)、三氧化铕铝(EuAlO3)、七氧化三铕铌(Eu3NbO7)、氧化铕(EuO)、七氧化三镉铌(Gd3NbO7)、七氧化二钬二钛(Ho2Ti2O7)、三氧化镧铝(LaAlO3)、五氧化二镧二铍(La2Be2O5)、四氧化二镧铜(LaCuO4)、七氧化二镧二钛(La2Ti2O7)、三氧化锂铌(LiNbO3)、三氧化锂钽(LiTaO3)、氧化锰(MnO)、五氧化二铌(Nb2O5)、三氧化钕铝(NdAlO3)、七氧化二钕二钛(Nd2Ti2O7)、二氟化铅(PbF2)、十二氧化五铅锗二钒(Pb5GeV2O12)、四氧化铅钼(PbMoO4)、氧化铅(PbO)、四氧化铅钨(PbWO4)、三氧化镨铝(PrAlO3)、四氧化锶钼(SrMoO4)、三氧化锶钛(SrTiO4)、四氧化锶钨(SrWO4)、五氧化二钽(Ta2O5)、二氧化碲(TeO2)、二氧化铀(UO2)、七氧化二镱二钛(Yb2Ti2O7)或在它们中含有的金属价数不同的氧化物或在它们中也含有氮的绝缘膜等、其它的高电介质膜。就如在用图2的说明中所述的那样，在从半导体衬底一侧数起第2个绝缘膜中本质的因素是介电系数要充分地高，特别是要具有比距半导体衬底最近的绝缘膜的介电系数和从半导体衬底一侧数起第3个绝缘膜的介电系数之积的平方根更高的介电系数。为此，要是作为从半导体衬底一侧数起第2个绝缘膜使用例如氮化硅或氮氧化硅等的介电系数不太高的物质的话则不可能得到本实施形态的效果。此外，绝缘膜的形成方法，并不限于溅射法，也可以使用蒸镀法或化学气相淀积(CVD)法或外延生长法等其它的方法。此外，在作为绝缘膜使用某一物质的氧化物等的情况下，也可以使用首先形成该物质的膜然后使之氧化等的方法。
此外，在本实施例中，虽然作为在形成栅极绝缘膜的绝缘膜之内，从半导体衬底一侧数起第3个绝缘膜使用的是用溅射法形成的铪氧化膜(HfO2)，但是，也可以把铪(Hf)的不同价数的氧化物或锆(Zr)、钛(Ti)、钪(Sc)、钇(Y)、钽(Ta)、Al、镧(La)、铈(Ce)、镨(Pr)、或镧石系列的元素等的其它的金属等的氧化物等或含有包括这些元素在内的各种各样的元素的硅酸盐材料等，或在这些中也含有氮的绝缘膜等其它的高电介质膜或这些的叠层等的其它的绝缘膜用做栅极绝缘膜。如果在绝缘膜中存在着氮，由于可以抑制仅仅使特定的元素结晶化析出，故是理想的。另外，本实施形态，是为了减少载流子从存在于从半导体衬底一侧数起第3个绝缘膜或该绝缘膜与从半导体衬底一侧数起第2个绝缘膜之间的界面上的电荷所受到的散射而完成的实施形态。为此，在像作为从半导体衬底一侧数起第3个绝缘膜使用金属氧化物的情况下那样的电荷多的情况下，本实施形态的效果是显著的。此外，绝缘膜的形成方法，并不限于溅射法，也可以使用蒸镀法或CVD法或外延生长法等其它的方法。此外，在作为绝缘膜使用某一物质的氧化物等的情况下，也可以使用首先先形成该物质的膜然后使之氧化等的方法。
此外，形成栅极绝缘膜的各个绝缘膜的厚度，并不限于本实施例的值。
如在上述的公式(6)中所述的那样，图1到图3所示的那样的叠层绝缘膜中的点电荷在半导体衬底中形成的电位将变成为exp(-kTj)(Tj为从半导体衬底一侧数起第j个层的厚度)的幂级数。在这里，k是使电位在绝缘膜的面内方向上进行傅立叶变换的波数，实际上在考虑载流子的散射的情况下，在把反型层中的载流子看作是2维的气体的情况下的费米波数的贡献是极大的。如公式(6)所示，为了使之变成为可以用幂级数的最主要的项近似半导体衬底中的电位的近似，各个exp(-kTj)必须充分地小。
为此，绝缘膜层的厚度，理想的是与把反型层中的载流子看作是2维气体的情况下的费米波长/2π(＝1/费米波长)同等程度以上。若把反型层中的载流子假定为2维的理想费米气体，把反型层中的载流子的面密度设为Ninv，则费米波长/2π可用(πNinv)-1/2给出。此外，若把栅极绝缘膜的氧化膜换算膜厚(与用平行平板电容器实现具有与栅极绝缘膜同一绝缘膜的平行平板电容器相等的静电电容的SiO2膜的膜厚)为T，设电源电压与阈值电压之差为Vo，则在通常的元件的ON状态下的Ninv可用εSiVo/T给出。为此，若把栅极长度与在数10nm的产品代所设想的值同等程度地假定为T＝1nm，Vo＝1V，则通常的元件的ON状态下的反型层中的载流子的面密度就变成为Ninv＝2×1013cm-2，费米波长/2π变成为1.2nm左右。另外，在这里，‘绝缘膜的厚度’由于是几何学意义上的膜厚，故膜厚在1.2nm左右以上和氧化膜换算膜厚为1nm，是不矛盾的。
为此，各个绝缘膜层的厚度为1.2nm左右以上是理想的。此外，如果各个绝缘膜层的厚度在费米波长与10的自然对数之间的积以上，由于各个exp(-kTj)将变成为1/10以下，即，将变成为比不含有该指数函数的项小一个数量级，故是更为理想的。为此，更为理想的是各个绝缘膜层的厚度在2.8nm左右以上。但是，在作为距半导体衬底最近的绝缘膜使用氧化硅或氮化硅或氮氧化硅等的介电系数不太高的物质的情况下，由于若其厚度形成得太厚则沟道区与栅极电极之间的静电电容就要减小，栅极电极对沟道区的电位的控制性就要降低，故是不理想的。为此，在图2所示的那样的叠层构造中，特别是从半导体衬底一侧数起第2个或第3个绝缘膜的厚度大于等于1.2nm是理想的，大于等于2.8nm则更为理想。
本实施形态是在把金属氧化物等的高介电系数材料用做栅极绝缘膜的元件中，为了减少载流子从存在于从半导体衬底一侧数起第3个绝缘膜或该绝缘膜与从半导体衬底一侧数起第2个绝缘膜之间的界面上的电荷所受到的散射而完成的实施形态，在栅极绝缘膜中设置有新的绝缘膜层。减少载流子从栅极绝缘膜中等的电荷所受到的散射是很重要的。降低栅极电极对沟道区的电位的控制性这件事，从短沟道效应的增大或电流驱动能力的降低等来看是不理想的。为此，在图4所示的构造中，本身为与图125所示的比较例之间的本质性的差异的、从半导体衬底一侧数起第2个绝缘膜的厚度不太厚是理想的。但是，在考虑栅极电极对沟道区的电位的控制性时，本质性的值，不是绝缘膜的几何学性的意义上的厚度，而是用其介电系数除绝缘膜的厚度的值。为此，理想的是用其介电系数去除从半导体衬底一侧数起第2个绝缘膜的厚度的值，比用其介电系数去除从半导体衬底一侧数起第3个绝缘膜的厚度的值更小。
此外，在本实施例中，栅极绝缘膜虽然做成为3层以上的叠层构造，但是只要满足上边所说的那样的介电系数乃至厚度等关系，也可以形成4层以上的叠层构造的栅极绝缘膜。
此外，在本实施例中，元件隔离虽然是用沟槽元件隔离法进行的，但是也可以用例如局部氧化法或台面式元件隔离法等的其它的方法进行元件隔离。
此外，在本实施例中，虽然未谈及栅极电极形成后的后氧化，但是，只要对于栅极绝缘膜材料是可能的，也可以进行后氧化工序。此外，并非一定要限于后氧化不可，例如也可以用药液处理或暴露于反应性气体中等的方法进行使栅极电极下端的拐角部分圆角化的处理。在可以进行这些个工序的情况下，由于可以借助于此缓和栅极电极下端拐角部分的电场，故是理想的。
此外，在本实施例中，虽然作为绝缘膜使用的是氧化硅膜，但是也可以把例如低介电系数材料等的氧化硅以外的物质用做层间绝缘膜。由于如果降低层间绝缘膜的介电系数则可以减小元件的寄生电容，故具有可以得到元件的高速动作这样的好处。
此外，就接触孔来说形成自对准接触也是可能的。由于若使用自对准则可以减小元件的面积，故可以实现集成度的提高。
此外，在本实施例中，虽然示出的是仅仅1层布线的半导体器件的情况，但是，元件或布线等也可以存在2层以上。在该情况下，由于会增加元件的集成度，故是理想的。
此外，在本实施例中，源极·漏极区上边的栅极绝缘膜虽然已除去，但是也可以剩下而不除去。例如，在采用在栅极电极形成后再用离子注入形成源极·漏极区的情况下等，由于可以防止给药损耗，故理想的是要除去源极·漏极区上边的栅极绝缘膜。此外，在要对于源极·漏极区进行硅化物化的情况下，除去上述栅极绝缘膜也是必须的。此外，除去的方法，并不限于RIE法，也可以使用例如CDE法或湿式处理法等的方法。
此外，在本实施例中，如图4所示，虽然叠层构造的栅极绝缘膜12的侧面，被加工为与栅极电极一致，但是也可以例如如图13到图19所示的的那样，把叠层构造的栅极绝缘膜12加工为使之比栅极电极6伸出来得更多。这样的话，由于可以加强源极·漏极区7与栅极电极6之间的电容耦合，故可以得到因可以减小源极·漏极区7的电阻，抑制寄生电容而可以进行更高速度的高速动作的好处。此外，如图20到图26所示，也可以加工为使得叠层构造的栅极绝缘膜12比栅极电极6向内侧进入得更多。这样的话，由于将减小在栅极电极6与源极·漏极区7之间形成的静电电容，故可以得到因元件的寄生电容降低而变成为可以进行更高速度的高速动作这样的好处。再有。若把叠层构造的栅极绝缘膜加工为使得叠层构造的栅极绝缘膜12比栅极电极6向内侧进入得更多，还可以得到可以缓和栅极电极6的下部拐角附近的叠层构造的栅极绝缘膜12中的电场这样的另外的好处。
此外，在元件中流动的电流的主方向上测定的栅极电极的长度，没有必要按照从半导体衬底1一侧数起的顺序单调地变化，例如也可以是图27到图36所示的那样的形状。此外，叠层构造的栅极绝缘膜12的侧面，没有必要与半导体衬底表面垂直，例如也可以如图37到图52所示的那样地具有倾斜。此外，叠层构造的栅极绝缘膜12的侧面，例如也可以像图53到图76所示的那样是曲面。若改变栅极电极6下端拐角附近的叠层构造的栅极绝缘膜12的形状，则在栅极电极6与源极·漏极区7之间形成的静电电容就将变动。在栅极电极6与源极·漏极区7之间形成的静电电容，从起因于源极·漏极区7的电阻的寄生电阻的抑制这样的观点来看，该电容大的一方是理想的，从元件的寄生电容的减小的观点看，静电电容小的一方是理想的。就如在这里所示的变形例那样，由于只要改变栅极电极6的下端拐角附近的叠层构造的栅极绝缘膜12的形状，就可以对在栅极电极6与源极·漏极区7之间形成的静电电容进行调整，故具有可以实现最佳化这样的优点。
此外，在本实施例或变形例中，虽然在源极一侧和漏极一侧栅极绝缘膜的形状虽然做成为对称，但是源极一侧和漏极一侧也可以是非对称的。
此外，在本实施例或变形例中，构成叠层构造的栅极绝缘膜12的各个绝缘膜的厚度虽然遍及整个沟道区地做成为均一的厚度，但是并不是非如此不可，例如也可以把栅极电极6端部附近的构成叠层构造的栅极绝缘膜12的任何一个绝缘膜10、11、5形成得厚。在该情况下，由于在栅极电极6与源极·漏极区7之间形成的静电电容器变小，故具有可以抑制寄生电容，可进行元件的更高速度的高速动作的优点。此外，例如也可以把栅极电极6端部附近的构成叠层构造的栅极绝缘膜12的任何一个绝缘膜10、11、5形成得薄。在该情况下，由于将加强栅极电极6与与源极·漏极区7之间的电容耦合，故与源极·漏极区7的电阻降低，由于可以抑制寄生电容，故具有可以进行更高速度的高速动作的优点。
另外，在本实施例或变形例中，虽然示出的是仅仅单一晶体管的构造，但是，这里所示的实施例并不限于单一晶体管的情况，而且理所当然地可以得到同样的效果。
实施例2其次，用图77到图79说明本实施形态的另外的场效应晶体管。图77是本实施形态的另外的场效应晶体管的剖面图。该场效应晶体管，其特征在于栅极绝缘膜是2层的叠层构造，每一个绝缘膜都由金属氧化物形成，距半导体衬底最近的层的介电系数比从半导体衬底一侧数起第2个层的介电系数更高。该场效应晶体的构造为用使用由金属氧化物等构成的高介电系数材料的绝缘膜形成在图125所示的比较例的场效应晶体管中变成为2层的叠层的栅极绝缘膜的、由氧化硅或氮化硅或氮氧化硅等构成的层。这样的话，由于栅极绝缘膜与图1的叠层膜具有同样的构造，故根据用图3说明的理由，因可以抑制载流子从存在于半导体衬底中或栅极绝缘膜与半导体衬底之间的界面上的电荷所受到的散射而增加载流子的迁移率。为此，与图124或125所示的比较例的构造的半导体元件比就可以得到高的电流驱动能力。此外，在图125所示的比较例的构造的半导体器件中，距半导体衬底最近的绝缘膜是用氧化硅或氮化硅或氮氧化硅等形成的，相对于此，在图77所示的半导体器件中，距半导体衬底最近的绝缘膜则是用金属氧化物等的高介电系数材料形成的。为此，栅极电极对沟道区的电位的控制性是良好的。作为其结果，在把金属氧化物等的高介电系数材料用做栅极绝缘膜，提栅极电极对沟道区的电位的控制性的同时，还将实现高的迁移率，实现可进行充分的高速动作的、高性能的微细的半导体器件。
此外，该场效应晶体管，在p型硅衬底1上边借助于沟槽元件分离法形成元件隔离区2。在p型硅衬底1内，形成p阱区3，在p阱区3内形成n沟道区4。在n沟道区4上边，形成由金属氧化物等构成的栅极绝缘膜5和介电系数比栅极绝缘膜5更高的程度的由金属氧化物构成的栅极绝缘膜11之间的叠层构造的栅极绝缘膜14，在叠层构造的栅极绝缘膜14上边，形成栅极电极6。7是源极·漏极区，8是布线，9是层间绝缘膜。
该场效应晶体管可以如下所述地形成。该形成工序，在实施例1的图6所示的工序之后，如图78所示，采用使用例如溅射法等的方法的办法，形成例如厚度3nm的由TiO2膜构成的栅极绝缘膜11。
其次，如图79所示，采用使用例如溅射法等的方法，形成例如厚度3nm的由HfO2膜构成的栅极绝缘膜5。以后与实施例1的图10以后所示的工序是同样的。
在本实施例中，在实施例1中所述的各种各样的变形也是可能的，也可以得到同样的效果。在本实施例中，在形成栅极绝缘膜的绝缘膜之内，作为距半导体衬底最近的绝缘膜虽然使用的是用溅射法形成的TiO2膜，但是，Ti的不同的价数的氧化物或BaO、BaTiO3、BaWO4、BaZnGeO4、Bi12GeO20、Bi12SiO20、Bi12TiO20、CaMoO4、CaYAlO4、Dy2Ti2O7、EuAlO3、Eu3NbO7、EuO、Gd3NbO7、Ho2Ti2O7、LaAlO3、La2Be2O5、La2CuO4、La2Ti2O7、LiNbO3、LiTaO3、MnO、Nb2O5、NdAlO3、Nd2Ti2O7、PbF2、Pb5GeV2O12、PbMoO4、PbO、PbWO4、PrAlO3、SrMoO4、SrTiO3、SrWO4、Ta2O5、TeO2、UO2、Yb2Ti2O7或在它们中含有的金属的不同的价数的氧化物或在它们中也含有氮的绝缘膜等、其它的高电介质膜。就如在用图3的说明中所述的那样，在距半导体衬底1最近的绝缘膜中本质的因素是介电系数要充分地高，特别是要具有比半导体衬1的介电系数和从半导体衬底1一侧数起第2个绝缘膜的介电系数之积的平方根更高的介电系数。为此，由于作为距半导体衬底1最近的绝缘膜使用的是例如氮化硅或氮氧化硅等的介电系数不太高的物质，故不可能得到本实施形态的效果。此外，绝缘膜的形成方法，并不限于溅射法，也可以使用蒸镀法或CVD法或外延生长法等其它的方法。此外，在作为绝缘膜使用某一物质的氧化物等的情况下，也可以使用首先形成该物质的膜然后使之氧化等的方法。
此外，在本实施例中，虽然作为在形成栅极绝缘膜的绝缘膜之内，从半导体衬底1一侧数起第2个绝缘膜使用的是用溅射法形成的铪氧化膜(HfO2)，但是，也可以把铪(Hf)的不同的价数的氧化物或Zr、Ti、Sc、Y、Ta、Al、La、Ce、Pr、或镧石系列的元素等的其它的金属等的氧化物等或含有包括这些元素在内的各种各样的元素的硅酸盐材料等，或在这些中也含有氮的绝缘膜等其它的高电介质膜或这些的叠层等的其它的绝缘膜用做栅极绝缘膜。如果在绝缘膜中存在着氮，由于可以抑制仅仅使特定的元素结晶化后析出，故是理想的。另外，本实施形态，是为了减少载流子从存在于从半导体衬底一侧数起第3个绝缘膜或该绝缘膜与从半导体衬底一侧数起第2个绝缘膜之间的界面上的电荷所受到的散射而完成的实施形态。为此，在像作为栅极绝缘膜使用金属氧化物的情况下那样的电荷多的情况下，本实施形态的效果是显著的。此外，绝缘膜的形成方法，并不限于溅射法，也可以使用蒸镀法或CVD法或外延生长法等其它的方法。此外，在作为绝缘膜使用某一物质的氧化物等的情况下，也可以使用首先形成该物质的膜然后使之氧化等的方法。
此外，形成栅极绝缘膜的各个绝缘膜的厚度，并不限于本实施例的值。如在上述的公式(6)中所述的那样，图1到图3所示的那样的叠层绝缘膜中的点电荷在半导体衬底中形成的电位将变成为exp(-kTj)(Tj为从半导体衬底一侧数起第j个层的厚度)的幂级数。在这里，k是使电位在绝缘膜的面内方向上进行傅立叶变换的波数，实际上在考虑载流子的散射的情况下，在把反型层中的载流子看作是2维的气体的情况下的费米波数的贡献是极大的。如公式(6)所示，为了使之变成为可以用幂级数的最主要的项近似半导体衬底中的电位的近似，各个exp(-kTj)必须充分地小。为此，绝缘膜层的厚度，理想的是与把反型层中的载流子看作是2维气体的情况下的费米波长同等程度以上。若假定反型层中的载流子的面密度为与通常的元件的ON状态的反型层中的载流子的面密度同等程度的2×1013cm-2，假定反型层中的载流子为2维的理想费米气体，则费米波长将变成为1.2nm左右。为此，各个绝缘膜层的厚度为1.2nm左右以上是理想的。再有，如果各个绝缘膜层的厚度大于费米波长与10的自然对数之积，则exp(-kTj)将变成为1/10以下，即，将变成为比不含有该指数函数的项小一个数量级，故是更为理想的。为此，更为理想的是各个绝缘膜层的厚度在2.8nm左右以上。
本实施形态，是在把金属氧化物等的高介电系数材料用做栅极绝缘膜的元件中，为了减少半导体衬底中的载流子从栅极绝缘膜中等的电荷所受到的散射而完成的实施形态，与图124所示的比较例的构造比，在栅极绝缘膜内设置有新的绝缘膜层。虽然减少载流子从栅极绝缘膜中等的电荷所受到的散射是很重要的，但是降低栅极电极对沟道区的电位的控制性这件事，从短沟道效应的增大或电流驱动能力的降低等来看是不理想的。为此，在图77所示的本实施形态的构造中，本身为与图125所示的比较例之间的本质性的差异的地方的、距半导体衬底最近的绝缘膜的厚度不太厚是理想的。但是，在考虑栅极电极对沟道区的电位的控制性时，必要的值，不是绝缘膜的几何学性的意义上的厚度，而是用其介电系数除绝缘膜的厚度的值。为此，理想的是用其介电系数除距半导体衬底最近的绝缘膜的厚度的值，比用其介电系数除从半导体衬底一侧数起第2个绝缘膜的厚度的值更小。
此外，在本实施例中，栅极绝缘膜虽然做成为2层以上的叠层构造，但是只要满足上边所说的那样的介电系数乃至厚度等关系，也可以形成3层以上的叠层构造的栅极绝缘膜。
此外，在本实施例中，如图77所示，叠层构造的栅极绝缘膜14的侧面，虽然已被加工为与栅极电极一致，但是，也可以像例如图80到图82所示的那样，也可以把栅极绝缘膜14加工为使之比栅极电极6伸出来得更多。这样的话，由于可以加强源极·漏极区7与栅极电极6之间的电容耦合，故可以得到因可以减小源极·漏极区7的电阻，抑制寄生电容而可以进行更高速度的高速动作的好处。此外，如图83到图85所示，也可以把叠层构造的栅极绝缘膜14加工为使得比栅极电极6向内侧进入得更多。这样的话，由于将减小在栅极电极6与源极·漏极区7之间形成的静电电容，故可以得到因元件的寄生电容降低而变成为可以进行更高速度的高速动作这样的好处。再有。若把叠层构造的栅极绝缘膜14加工为使得栅极电极6向内侧进入得更多，则还可以得到可以缓和栅极电极6的下部拐角附近的叠层构造的栅极绝缘膜14中的电场这样的另外的好处。
此外，在元件中流动的电流的主方向上测定的栅极电极的长度，没有必要按照从半导体衬底1一侧数起的顺序单调地变化，例如也可以是图86到图91所示的那样的形状。此外，栅极绝缘膜的侧面，没有必要与半导体衬底1表面垂直，例如也可以如图92到图103所示的那样地具有倾斜。此外，栅极绝缘膜的侧面，例如也可以像图104到图123所示的那样是曲面。若改变栅极电极6下端拐角附近的栅极绝缘膜的形状，则在栅极电极6与源极·漏极区7之间形成的静电电容就将变动。在栅极电极与源极·漏极区之间形成的静电电容，从起因于源极·漏极区7的电阻的寄生电阻的抑制电阻的抑制这种观点来看，该电容大的一方是理想的，从元件的寄生电容的减小的观点看，静电电容小的一方是理想的。就如在这里所示的变形例那样，由于只要改变栅极电极6的下端拐角附近的叠层构造的栅极绝缘膜的形状，就可以对在栅极电极6与源极·漏极区7之间形成的静电电容进行调整，故具有可以实现最佳化这样的优点。
如上所述，虽然本发明的实施形态是用实施例进行说明的，但是不应理解为构成本公开的一部分的论述和附图是对本发明的限定。本专业的技术人员会从本公开中弄明白各种各样的代替实施例、实施例以及运用技术。因此，本实施形态的技术范围仅仅可根据上述的说明由妥当的权利要求范围的发明特定事项决定。此外，用本实施形态的实施例所公开的半导体器件，不言而喻可借助于彼此组合进行动作。如上所述，本实施形态，在不背离宗旨的范围内可进行种种的变形后实施。
比较例图124和图125，是比较例的场效应晶体管的剖面图。在这里示出的是n沟场效应晶体管的例子。
如图124和图125所示，比较例的场效应晶体管，在p型硅半导体衬底1上边，用沟槽元件隔离法形成了元件隔离区2。在p型硅半导体衬底1内，用硼(B)离子注入和热工序形成了p阱区3，在p阱区3中，用砷(As)离子注入形成了n沟道区4。
在图124中，在n沟道区4上边，用具有比氧化硅还高的介电系数的金属氧化物等的绝缘膜，形成了栅极绝缘膜5，在栅极绝缘膜5上边，用溅射法淀积厚度100nm的高熔点金属形成栅极电极6。此外，用砷(As)离子注入形成了源极·漏极区7。8是布线，9是层间绝缘膜。
此外，人们还尝试了在用金属氧化物等的材料形成的栅极绝缘膜5与半导体衬底1之间设置氧化硅或氮氧化硅等的氧化硅膜10并把栅极绝缘膜做成为这些膜的叠层的图125所示的那样的元件。
权利要求
1.一种半导体器件，具备半导体衬底；配置在上述半导体衬底表面上的源极区和漏极区；配置在上述半导体衬底表面上、被上述源极区和上述漏极区夹在中间的沟道区；由至少含有配置在上述半导体衬底表面的上述沟道上的第1绝缘膜、在该第1绝缘膜上的含有金属的第2绝缘膜和在该第2绝缘膜上的含有金属的第3绝缘膜的叠层构造构成的栅极绝缘膜；配置在上述第3绝缘膜上的栅极电极，其特征在于上述第2绝缘膜的介电系数比上述第1绝缘膜的介电系数和上述第3绝缘膜的介电系数之积的平方根高。
2.根据权利要求1所述的半导体器件，其特征在于上述第2绝缘膜的介电系数比上述第3绝缘膜的介电系数高。
3.根据权利要求1或2所述的半导体器件，其特征在于上述第2绝缘膜的厚度和上述第3绝缘膜的厚度分别比1.2nm厚。
4.根据权利要求1或2所述的半导体器件，其特征在于用上述第2绝缘膜的介电系数去除上述第2绝缘膜的厚度所得到的值，比用上述第3绝缘膜的介电系数去除上述第3绝缘膜的厚度所得到的值小。
5.一种半导体器件，具备半导体衬底；配置在上述半导体衬底表面上的源极区和漏极区；配置在上述半导体衬底表面上、被上述源极区和上述漏极区夹在中间的沟道区；由至少含有配置在上述半导体衬底表面的上述沟道上的含有金属的第1绝缘膜和在该第1绝缘膜上的含有金属的第2绝缘膜的叠层构造构成的栅极绝缘膜；配置在上述第2绝缘膜上的栅极电极，其特征在于上述第1绝缘膜的介电系数比上述半导体衬底的介电系数和上述第2绝缘膜的介电系数之积的平方根高。
6.根据权利要求5所述的半导体器件，其特征在于上述第1绝缘膜的介电系数比上述第2绝缘膜的介电系数高。
7.根据权利要求5或6所述的半导体器件，其特征在于上述第1绝缘膜的厚度和上述第2绝缘膜的厚度分别比1.2nm厚。
8.根据权利要求5或6所述的半导体器件，其特征在于用上述第1绝缘膜的介电系数去除上述第1绝缘膜的厚度所得到的值，比用上述第2绝缘膜的介电系数去除上述第2绝缘膜的厚度所得到的值小。
9.根据权利要求1、2、5、6中的任何一项所述的半导体器件，其特征在于上述第1绝缘膜由氧化硅、氮化硅或氮氧化硅中的任何一种构成。
全文摘要
课题在于实现在半导体衬底中移动的载流子的迁移率的提高。是一种在把金属氧化物等用做栅极绝缘膜的场效应晶体管中，栅极绝缘膜是包括在半导体衬底上边形成的第1绝缘膜、第1绝缘膜上边形成的第2绝缘膜和在第2绝缘膜上边形成的第3绝缘膜的至少3层的叠层；第2或第3绝缘膜含有金属，第2绝缘膜的介电系数比第1绝缘膜的介电系数与第3绝缘膜的介电系数之积的平方根还高的半导体器件。提供减小载流子从存在于栅极绝缘膜中或栅极绝缘膜半导体衬底之间的界面上的电荷受到的散射，实现载流子的迁移率的提高，高速动作的半导体器件。
文档编号H01L29/49GK1591903SQ20041006860
公开日2005年3月9日 申请日期2004年9月3日 优先权日2003年9月4日
发明者小野瑞城, 石原贵光 申请人:株式会社东芝