专利名称：半导体装置的制作方法
技术领域：
本发明涉及一种具有多个功率晶体管等的大容量功率单元的半导体装置。
背景技术：
半导体装置中，有设有多个功率晶体管等的大容量功率单元的，并且这些功率单元相互邻接配置(参照专利文献1)。
这种情况下，有必要减低这些多个大容量功率单元间的特性的相对的不一致性。作为减低该相对的不一致性的方法，有如图8所示的方法。
图8是表示设有2个功率晶体管1A、1B的半导体集成电路200的构成的图。功率晶体管1A、1B，根据介由信号线3A、3B分别从包含信号处理电路或前级激励电路等的控制电路2A、2B供给的控制信号，其动作状态受到控制。功率晶体管1A的输出端，介由输出布线4A与输出端子垫5A相连接，功率晶体管1B的输出端，介由输出布线4B与输出端子垫5B相连接。另外，功率晶体管1A、1B的电源端，介由电源布线6共同地与电源端子垫7相连接。再者，有时也用接地代替电源。这时，电源端为地端，电源布线6为地布线，电源端子垫7为地端子垫。以下，相同。
专利文献1特开平7-135299号公报这种现有装置中，功率晶体管1A、功率晶体管1B等，尽可能接近地邻接配置。但是，例如，即使功率晶体管1A、1B邻接配置，由于功率晶体管1A、1B自身的面积较大，两功率晶体管1A、1B的对应得地方(图8中，用Xa和Xb表示)间的距离还是较远。在做进了功率晶体管1A、1B的半导体基板中，有其制造中产生的关于杂质的浓度梯度。由此浓度梯度和距离引起的功率晶体管1A、1B的特性的不一致，无法回避。另外，同样地，由动作中的半导体基板的温度梯度导致的特性不一致性也无法回避。
发明内容
本发明的目的在于提供一种在设有多个功率晶体管等的大容量功率单元的半导体装置中，能够降低这些多个大容量功率单元间的特性的相对不一致性的半导体装置。
另外目的还在于提供一种在设有多个功率晶体管等的大容量功率单元的半导体装置中，能够降低这些多个大容量功率单元间的特性的相对不一致性的同时，消除输出布线的交叉抑制布线面积增大的半导体装置。
本发明之1的半导体装置，其特征为，在备有N个(N≥2)进行不同动作的半导体功率单元的半导体装置中，所述各半导体功率单元由M个(M≥2)分割单元构成，使属于不同的半导体功率单元的分割单元依次反复地排列来配置N×M个的分割单元，对应所述N个半导体功率单元，设置N个输出端子垫，将来自属于所述半导体功率单元的分割单元的输出布线，与所述各半导体功率单元对应的所述输出端子垫相连接。
本发明之2的半导体装置，其特征为，在本发明之1所述的半导体装置中，具有将所述N×M个分割单元与至少1个电源端子垫或者地端子垫相连接的电源布线或者地布线，所述电源布线或者地布线，由与所述输出布线的布线层不同的布线层形成。
本发明之3的半导体装置，其特征为，在备有N个(N≥2)进行不同动作的半导体功率单元的半导体装置中，具有所述各半导体功率单元由M个(M≥2)分割单元构成，使属于不同的半导体功率单元的分割单元依次反复地排列来配置N×M个的分割单元，将来自所述N×M个分割单元的输出布线各输出布线之间不交叉地与N×M个输出端子垫相连接的半导体集成电路主体；在所述半导体集成电路主体上，与所述N×M个输出端子垫电性上连接地配置将各输出输出的输出凸起，将在所述N个半导体功率单元之中的属于相同的功率单元的所述输出凸起，用在和所述半导体集成电路主体间介由绝缘层设置的输出结合布线连接，与用于向外部连接的输出外部电极连接的再布线层。
本发明之4的半导体装置，其特征为，在本发明之3所述的半导体装置中，所述半导体集成电路主体中，具有将所述N×M个分割单元与至少1个电源端子垫或者地端子垫相连接的电源布线或者地布线，所述电源布线或者地布线，由与所述输出布线的布线层不同的布线层形成。
本发明之5的半导体装置，其特征为，在本发明之3所述的半导体装置中，所述半导体集成电路主体中，具有将所述N×M个分割单元与至少1个电源端子垫或者地端子垫相连接的电源布线或者地布线，所述再布线层中，所述电源端子垫或者地端子垫与电源凸起或者地凸起电性上接触地配置，所述电源凸起或者地凸起与电源外部电极或者地外部电极相连接。
本发明之6的半导体装置，其特征为，在本发明之5所述的半导体装置中，所述电源布线或者地布线与所述输出布线的任一条在同一平面上不交叉地配置。
本发明之7的半导体装置，其特征为，在本发明之5所述的半导体装置中，所述N×M个输出端子垫，以属于各半导体功率单元的分割单元组为单位，对于各分割单元以不同的方向配置。
本发明之8的半导体装置，其特征为，在本发明之7所述的半导体装置中，所述N×M个电源凸起或者地凸起，以属于各半导体功率单元的分割单元组为单位，对于各分割单元还与所述输出端子垫以不同的方向配置。
本发明之9的半导体装置，其特征为，在本发明之3到8的任一项所述的半导体装置中，所述输出结合布线，在所述输出凸起和所述绝缘层形成之后，用和所述输出凸起相同的材料形成。
本发明之10的半导体装置，其特征为，在本发明之3到8的任一项所述的半导体装置中，所述输出外部电极，为球状电极。
通过本发明，在设有多个功率晶体管等的大容量功率单元的半导体装置中，将这些多个大容量功率单元分别由多个分割单元构成。然后，将这些分割单元依照属于不同的功率单元次序邻接地配置。这样，能够减低功率单元间的特性的相对不一致性。
另外，在设有多个功率晶体管等的大容量功率单元的半导体装置中，将这些多个大容量功率单元分别由多个分割单元构成。然后，将这些分割单元依照属于不同的功率单元次序邻接地配置，同时消除输出布线间的交叉。这样，在能够减低功率单元间的特性的相对不一致性的同时，可以抑制布线面积的增大。
另外，在设有多个半导体功率单元的半导体集成电路主体中，形成将分割单元以功率单元为单位用输出结合布线连接的再布线层。因此，可以将本发明的半导体装置作为通常的半导体集成电路来使用。
图1表示本发明的第1实施例的IC芯片的构成的图。
图2-1表示本发明的第2实施例的IC芯片的构成的图。
图2-2表示第2实施例的IC芯片主体上形成的再布线层的构成图。
图3用于说明第2实施例的半导体装置的构成的示意剖面图。
图4-1表示本发明的第3实施例的IC芯片的构成的图。
图5-1表示本发明的第4实施例的IC芯片的构成的图。
图5-2表示第4实施例的IC芯片主体上形成的再布线层的构成图。
图6-1表示本发明的第5实施例的IC芯片的构成的图。
图6-2表示第5实施例的IC芯片主体上形成的再布线层的构成图。
图7-1表示本发明的第6实施例的IC芯片的构成的图。
图7-2表示第6实施例的IC芯片主体上形成的再布线层的构成图。
图8现有的IC芯片的构成图。
图中100～IC芯片 1A-1～1B-2～分割单元 2A、2B～控制电路3A、3B～信号线 4A、4B～输出布线 5A、5B～输出端子垫 6～电源布线 7～电源端子垫 10、10’、30、50、70～IC芯片主体 20、40、60、80～再布线层 11A-1～11B-2～分割单元 12A、12B～控制电路13A、13B～信号线 14A-1～14B-2～输出布线 15A-1～15B-2～输出端子垫16～电源布线 17～电源端子垫 21A-1～21B-2～输出凸起 22A、22B～输出结合布线 23～电源凸起 24A、24B～输出外部电极 25～电源凸起电极 26～绝缘层具体实施方式
以下，对本发明的半导体装置的实施方式，参照附图进行说明。
图1是表示本发明的第1实施例中的半导体装置的构成的图，减低功率单元间的相对的不一致性。为此，将作为对象的各功率单元用多个分割单元构成。然后，将这些分割单元依照属于不同的功率单元次序邻接地配置。各功率单元，分别具有输出，进行不同的动作。当然，也可以同时地动作。这些要点，其他的实施例中也是相同。
图1中，表示了通过分割单元设有2个功率晶体管1A、1B的半导体集成电路(以下，称IC芯片)100的构成。作为功率晶体管1A、1B的构件的多个分割单元1A-1、1B-1、1A-2、1B-2顺序邻接地配置。
然后，将2个分割单元1A-1、1A-2用信号线3A、输出布线4A相互连接形成功率晶体管1A。其他2个分割单元1B-1、1B-2用信号线3B、输出布线4B相互连接形成另一个功率晶体管1B。电源布线6如用虚线所示，由与输出布线4A、4B的布线层不同的布线层形成，并且，共同地连接着所有的分割单元1A-1～1B-2。将输出布线4A、4B分别与输出端子垫5A、5B相连接，电源布线6与电源端子垫7相连接。此外，其他部分与图8相同。此外，其他的实施例中，用虚线表示的电源布线，也表示用与输出布线的布线层不同的布线层形成。
通过此IC芯片100，属于功率晶体管1A的分割单元1A-1或者分割单元1A-2，和属于功率晶体管1B的分割单元1B-1或者分割单元1B-2被接近配置。因此，其对应的地方(图1中，用Xa-1和Xb-1及Xa-2和Xb-2表示)间的距离也缩小到现有的一半的程度。另外，对应的地方的相对性，成为用“Xa-1和Xb-1”或“Xa-2和Xb-2”比较。这样，功率晶体管1A、1B间的特性的不一致，减低了。
但是，第1实施例中，虽然改善了特性的不一致性，但下面这一点就不能说很充分。即，此第1实施例中，希望将来自分割单元1A-1～1B-2的输出布线4A、4B与输出端子垫5A、5B布线电阻的不一致性尽可能少地连接。为此，若将输出布线4A、4B，用同一布线层与相同的方向的端子垫相连接，输出布线4A、4B两者便会交叉。另外，电源布线6也使用同一布线层的情况下，会与输出布线4A、4B交叉。这里来自功率单元的输出布线4A、4B或电源布线6，为了减少功率单元的导通电阻，其布线宽度必须较宽。还有，由于伴随布线之间的交叉布线的走线距离变长，为了使导通电阻维持为比较小也必须将布线宽度变宽。另外，分割单元1A-1～1B-2和输出端子垫5A、5B或电源端子垫7之间的区域中，将输出布线4A、4B或电源布线6如图1样配置的情况下，由于其区域的布线所需要的面积大，因此，相应地布局的效率降低。
图2-1、图2-2是表示本发明的第2实施例中的半导体装置的构成的图。在此第2实施例中，减低功率单元间的特性的相对不一致性的同时，可以抑制布线面积的增大。图3为用于说明本发明的第2实施例中的半导体装置的构成的示意剖面图。
图2-1为表示本发明的半导体集成电路主体(以下，称IC芯片主体)的构成的图，图2-2是表示在IC主体上形成的再布线层的构成的图。以下的各实施例中，作为功率单元，以功率晶体管为例进行说明。除功率晶体管以外，对希望减低特性的相对不一致性的其他的功率单元一样，也可以适用。
在图2-1中，表示将2个功率晶体管11A、11B(即，N＝2)，分别用2个分割单元(即，M＝2)来构成的示例。作为功率晶体管11A、11B的构件的多个分割单元11A-1、11B-1、11A-2、11B-2依次邻接地配置。2个分割单元11A-1、11A-2，根据介由信号线13A从控制电路12A供给的控制信号，其动作状态被控制。即，分割单元11A-1、11A-2，作为功率晶体管11A被同时驱动。另外，2个分割单元11B-1、11B-2，根据介由信号线13B从控制电路12B供给的控制信号，其动作状态被控制。即，分割单元11B-1、11B-2，作为功率晶体管11B被同时驱动。
将来自各分割单元11A-1～11B-2的输出布线14A-1、14B-1、14A-2、14B-2，分别与输出端子垫15A-1、15B-1、15A-2、15B-2相连接。
另外，将来自各分割单元11A-1～11B-2的电源布线16，用和输出布线14A-1～14B-2不同的布线层共同地连接，并与电源端子垫17相连接。再者，“电源”，也可为“地”。这时，为电源端子垫17供给的电压为地电压的情况，电源布线16换称为地布线16，电源端子垫17换称为地端子垫17。这点，其他实施例中也是同样的。
此IC芯片主体10中，属于功率晶体管11A的分割单元11A-1及分割单元11A-2，和属于功率晶体管11B的分割单元11B-1及分割单元11B-2接近配置。其对应的地方(图2-1中，用Xa-1和Xb-1及Xa-2及Xb-2表示)间的距离变近。即，对应的地方的相对性，用“Xa-1和Xb-1”或“Xa-2和Xb-2”来比较。这样，功率晶体管11A、11B间的特性的不一致性，较大地减低了。
另外，在此IC芯片主体10中，来自分割单元11A-1～11B-2的输出布线14A-1～14B-2与输出端子垫15A-1～15B-2直接地连接。即，输出布线14A-1～14B-2之间没有交叉。因此，包含布线电阻的功率晶体管11A、11B的导通电阻可以减小。
再者，输出布线14A-1～14B-2与电源布线6交叉。但是IC芯片主体10中，由于用于输出布线的导电层和用于电源布线的导电层用不同的布线层形成，所以没有问题。
在图2-2的IC芯片主体上形成的再布线层20中，输出凸起(或者，输出柱，以下同)21A-1、21B-1、21A-2、21B-2及电源凸起(或者，电源柱，以下同)23，被与IC芯片主体10上的对应的输出端子垫15A-1、15B-1、15A-2、15B-2及电源端子垫17相电接触设置。然后，IC芯片主体10上的其他的部分上设置聚酰亚胺树脂等的绝缘层。此绝缘层，可为基本与输出凸起21A-1～21B-2或电源凸起23的高度相同程度的厚度。
将功率晶体管11A对应的输出凸起21A-1和输出凸起21A-2用输出结合布线22A连接，并将该输出结合布线22A向外部配设到要连接的位置。然后，将输出外部电极24A与其输出结合布线22A相连接。另外，将功率晶体管11B对应的输出凸起21B-1和输出凸起21B-2用输出结合布线22B连接，并将该输出结合布线22B向外部配设到要连接的位置。然后，将输出外部电极24B与其输出结合布线22B相连接。另外，电源凸起23与电源凸起电极25相连接。在此再布线层20中，输出结合布线22A、22B之间没有交叉，也没有其他的布线。因此，将输出结合布线用1个层宽度充分宽地形成，能够使其布线电阻较小。
再者，也可将输出外部电极24A、24B，在凸起21A-1或凸起21A-2或者凸起21B-1或21B-2上直接设置。
输出结合布线22A、22B，在输出凸起21A～21B和绝缘层形成之后形成。输出结合布线22A、22B，最好用和这些凸起相同的材料来形成，另外，最好形成为同样的宽度、同样的长度。输出外部电极24A、24B或电源凸起电极25，用球状电极、凸起电极等构成。
图3为，用于说明图2-1、图2-2的半导体装置的构成的示意剖面图。并省略了标记A、B。
在图3中，IC芯片主体10的内部做入了图2-1所示的各构成要素。其IC芯片主体10的表面上形成有输出端子垫15。其输出端子垫15上电性连接地形成凸起(或者柱)21。然后，IC芯片主体10上的其他的部分上形成绝缘层26。接下来，规定的突起21之间用输出结合布线22连接，输出外部电极24与输出结合布线22相连接。
通过这个第2实施例，多个功率单元11A、11B分别由多个分割单元11A-1～11B-2构成，属于不同功率单元的这些分割单元依次邻接地配置。因此，可以减低功率单元间的相对不一致性。另外，由于输出布线14A-1～14B-2之间在同一片面上没有交叉，可以抑制布线面积的增大。另外，在再布线层20中，输出结合布线22A、22B之间没有交叉地，将输出结合布线用1个层来实现。还有，设有多个半导体功率单元11A、11B的IC芯片主体10上，由于形成将分割单元以功率单元为单位用输出结合布线22A、22B连接的再布线层20，因此可以将本发明的半导体装置作为通常的IC芯片使用。
图4-1是表示本发明的第3实施例中的半导体装置的IC芯片主体10’的构成的图。
在图4-1中，IC芯片主体10’中，将分割单元11A-1～11B-2与电源端子垫17’相连接的电源布线16’，与在同一平面上的输出布线14A-1～14B-2的任一个也不交叉地进行配置。因此，输出布线14A-1～14B-2和电源布线16’，能用同一布线层形成。其他的点，与图2-1的IC芯片主体10相同。
此IC芯片主体10’上，形成图2-2所示的再布线层20。
通过此第3实施例，与第2实施例相比，电源布线16’的布线长虽然变长了，但能将输出布线14A-1～14B-2及电源布线16’用同一布线层形成。另外，其他方面，能获得与第2实施例相同的效果。
图5-1、图5-2是表示本发明的第4实施例中的半导体装置的构成的图。图5-1为表示IC芯片主体30的构成的图，图5-2是表示IC芯片主体上形成的再布线层40的构成。
在图5-1中，表示在IC芯片30中，将2个功率晶体管31A、31B(即，N＝2)，分别用2个分割单元(即，M＝2)来构成的示例。作为功率晶体管31A、31B的构件的多个分割单元31A-1、31B-1、31A-2、31B-2依次邻接地配置。2个分割单元31A-1、31A-2，根据介由信号线33A从控制电路32A供给的控制信号，其动作状态被控制。
来自构成功率晶体管31A的分割单元31A-1、31A-2的输出端子垫35A-1、35A-2如图中所示地在该分割单元的上侧接近设置。另外，电源端子垫37-1、37-3如图中所示地在该分割单元的下侧接近设置。另外，来自构成功率晶体管31B的分割单元31B-1、31B-2的输出端子垫35B-1、35B-2如图中所示地在该分割单元的上侧接近设置。另外，电源端子垫37-2、37-4如图中所示地在该分割单元的下侧接近设置。2个分割单元31A-1、31A-2及2个分割单元31B-1、31B-2，根据介由信号线33A、33B从控制电路32A、32B供给的控制信号，其动作状态被控制。即，分割单元31A-1、31A-2及分割单元31B-1、31B-2，被作为功率晶体管31A、31B同时驱动。
这样，对应4(N×M)个分割单元31A-1～31B-2的每一个，分别设置由输出布线(图5-1中，省略了记号)连接的输出端子垫35A-1～35B-2、以及由电源布线(图5-1中，省略了记号)连接的电源端子垫37-1～37-4。
然后，4(N×M)个输出端子垫35A-1～35B-2，以属于半导体功率单元的分割单元组为单位，即对于属于半导体功率单元31A的分割单元组31A-1、31A-2在图中的上方向配置，对于属于半导体功率单元31B的分割单元组31B-1、31B-2在不同的方向(下方向)配置。另外，4(N×M)各电源端子垫37-1～37-4，以属于半导体功率单元的分割单元组为单位，即对于属于半导体功率单元31A的分割单元组31A-1、31A-2在图中的下方向配置，对于属于半导体功率单元31B的分割单元组31B-1、31B-2在不同的方向(上方向)配置。
这样，通过配置输出端子垫35A-1～35B-2及电源端子垫37-1～37-4，输出布线及电源布线没有互相交叉，并且，能令输出布线及电源布线的长度极短。
图5-2的，IC芯片主体上形成的再布线层40中，输出凸起41A-1、41B-1、41A-2、41B-2、及电源凸起43-1～43-4，与IC芯片主体30上的对应的输出端子垫35A-1、35B-1、35A-2、35B-2及电源端子垫37-1～37-4电性上接触地设置。然后，在IC芯片主体30上其他的部分上设置绝缘层。
将与功率晶体管31A对应的输出凸起41A-1和输出凸起41A-2用输出结合布线42A连接，将该输出结合布线42A向外部设置到要连接的位置。然后，将输出外部电极44A与输出结合布线42A，此例中为用输出凸起41A-2的点，相连接。另外，将与功率晶体管31B对应的突起41B-1和凸起41B-2用输出结合布线42B连接，将该输出结合布线42B向外部设置到要连接的位置。然后，将输出外部电极44B与输出结合布线42B，此例中为用输出凸起41B-1的点，相连接。另外，将电源凸起43-1～43-4用电源结合布线46连接，将该电源结结合布线42向外部设置到要连接的位置。
然后，将电源电极45-1、45-2与电源结合布线46，此例中用电源凸起43-1、43-4这2个点，相连接。在此再布线层40中，输出结合布线42A、42B之间没有交叉。另外，和电源结合布线46也没有交叉。因此，能用1个导电层实现输出结合布线42A、42B、电源结合布线46。此半导体装置的除此之外的地方，与第2～第3实施例中的相同。
通过此第4实施例，输出布线及电源布线完全没有交叉，并能令输出布线及电源布线的长度极短。另外，其他地方，可以获得与第2实施例同样的效果。
图6-1、图6-2是表示本发明的第5实施例中的半导体装置的构成的图。图6-1为表示IC主体50构成的图，图6-2是表示IC芯片主体上形成的再布线层60的构成的图。
在图6-1中，表示在IC芯片主体50中，将2个功率晶体管51A、51B(即，N＝2)，分别用3个分割单元(即，M＝3)来构成的示例。在图6-2的IC芯片主体上形成的再布线层60中，为与在IC芯片主体50中的功率晶体管的3分割构成对应的构成。在此图6-1的IC芯片主体50及图6-2的再布线层60中，各功率晶体管除了为3分割构成以外，与用图5-1、图5-2说明的第4实施例相同。只是，各构成要素的记号，图6-1中为50系列，图6-2中为60系列。
即，51A-1～51B-3为功率晶体管51A、51B的各分割单元、52A、52B为控制电路、53A、53B为信号线、55A-1～55B-3为输出端子垫，57-1～57-6为电源端子垫。另外，61A-1～61B-3为输出凸起，62A、62B为输出结合布线、63-1～63-6为电源凸起，64A、64B为输出外部电极，65-1、65-2为电源外部电极，66为电源结合布线。
此第5实施例中，能够增加对1个功率单元的分割单元数M，此时也能获得与第4实施例相同的效果。
在图7-1中，表示在IC芯片主体70中，将3个功率晶体管71A、71B、71C(即，N＝3)，分别用2个分割单元(即，M＝2)构成的示例。图7-2的IC芯片主体上形成的再布线层80中，为与IC芯片主体70中的3个功率晶体管的2分割构成对应的构成。此图7-1的IC芯片主体70及图7-2的再布线层80中，除了为3个功率晶体管2分割构成以外，与用图2-1、图2-2说明的第2实施例相同。只是，各构成要素的记号，图7-1中为70系列，图7-2中为80系列。
即，71A-1～71C-2为功率晶体管71A、71B、71C的各分割单元，72A、72B、72C为控制电路，73A、73B、73C为信号线，74A-1～74C-2为输出布线，75A-1～75C-2为输出端子垫，76为电源布线，77为电源端子垫。另外，81A-1～81C-2为输出凸起，82A、82B、82C为输出结合布线，83为电源凸起，84A、84B、84C为输出外部电极，85为电源外部电极。
在此第6实施例中，即使增加功率单元数N的情况，也能将输出布线在同一平面上不交叉地与各模块连接，可以获得与第2实施例或其他实施例相同的效果。
以上的说明中，只对M＝2或者N＝2的情况进行了说明，M≥3、N≥3也同样，可以更容易地减小布线电阻，并能够减小布线空间。
权利要求
1.一种半导体装置，具有N个(N≥2)半导体功率单元，其特征在于由M个(M≥2)分割单元构成所述各半导体功率单元，使属于不同的半导体功率单元的分割单元依次反复地排列来配置N×M个的分割单元，对应所述N个半导体功率单元，设置N个输出端子垫，将来自属于所述各半导体功率单元的分割单元的输出布线，与所述各半导体功率单元对应的所述输出端子垫相连接。
2.根据权利要求1所述的半导体装置，其特征在于具有将所述N×M个分割单元与至少1个电源端子垫或者地端子垫相连接的电源布线或者地布线，所述电源布线或者地布线，由与所述输出布线的布线层不同的布线层形成。
3.一种半导体装置，具有N个(N≥2)半导体功率单元，其特征在于具有由M个(M≥2)分割单元构成所述各半导体功率单元，使属于不同的半导体功率单元的分割单元依次反复地排列来配置N×M个的分割单元，将来自所述N×M个分割单元的输出布线与N×M个输出端子垫相连接并使各输出布线之间不交叉的半导体集成电路主体；和在所述半导体集成电路主体上，与所述N×M个输出端子垫电连接地配置有输出各输出信号的输出凸起，将在所述N个半导体功率单元之中的属于相同的功率单元的所述输出凸起，用在和所述半导体集成电路主体间介由绝缘层地设置的输出结合布线连接，再与用于向外部连接的输出外部电极连接的再布线层。
4.根据权利要求3所述的半导体装置，其特征在于在所述半导体集成电路主体中，具有将所述N×M个分割单元与至少1个电源端子垫或者地端子垫相连接的电源布线或者地布线，所述电源布线或者地布线，由与所述输出布线的布线层不同的布线层形成。
5.根据权利要求3所述的半导体装置，其特征在于在所述半导体集成电路主体中，具有将所述N×M个分割单元与至少1个电源端子垫或者地端子垫相连接的电源布线或者地布线，在所述再布线层上，配置有与电源凸起或者地凸起电接触的所述电源端子垫或者地端子垫，所述电源凸起或者地凸起与电源外部电极或者地外部电极相连接。
6.根据权利要求5所述的半导体装置，其特征在于所述电源布线或者地布线与所述输出布线配置在同一平面上，并且与所述输出布线的任一条不交叉。
7.根据权利要求5所述的半导体装置，其特征在于所述N×M个输出端子垫，以属于各半导体功率单元的分割单元组为单位，相对于各分割单元以不同的方向配置。
8.根据权利要求7所述的半导体装置，其特征在于所述N×M个电源凸起或者地凸起，以属于各半导体功率单元的分割单元组为单位，相对于各分割单元还与所述输出端子垫以不同的方向配置。
9.根据权利要求3～8的任一项所述的半导体装置，其特征在于所述输出结合布线，在所述输出凸起和所述绝缘层形成之后，用和所述输出凸起相同的材料形成。
10.根据权利要求3～8的任一项所述的半导体装置，其特征在于所述输出外部电极，为球状电极。
全文摘要
本发明提供一种半导体装置，各半导体功率单元由多个分割单元构成，将各分割单元依照属于各半导体功率单元的分割单元次序地排列配置，将来自各分割单元的输出布线各输出布线之间不交叉地形成分别与输出端子垫相连接的IC芯片主体。该半导体芯片主体上，配置有与各输出端子垫对应的输出凸起，设有将属于相同的功率单元的输出凸起之间用输出结合布线连接，并连接输出外部电极的再布线层。从而可以减低多个大容量功率单元间的特性的相对不一致性的同时，消除输出布线间的交叉抑制布线面积增大。
文档编号H01L21/82GK1617339SQ200410086909
公开日2005年5月18日 申请日期2004年10月20日 优先权日2003年10月20日
发明者小宫邦裕 申请人:罗姆股份有限公司