专利名称：半导体装置的制造方法
技术领域：
本发明关于一种半导体装置的制造方法；尤其是在半导体装置中的电容器的下电极的制造方法。
现有技术最近半导体技术在微小化方向的进展，导致加速实现存储器装置的大规模集成。结果，单元面积减少，而且所需的操作电压变低。虽然单胞面积减少，但是每个单胞需要有大于25fF的电容，以防止发生软性错误和缩短更新时间。因此，已有多种方法确保所需的电容。
其中一种确保所需电容的方法是形成3维电容器。3维电容器的典型范例是凹型电容器和圆柱型电容器。
图1A到图1D为在半导体装置中形成下电极的传统方法的横截面图。
参照图1A，在提供有各种不同的装置组件，如晶体管的基板10上，形成第一层间绝缘层11。通过穿过该第一层间绝缘层11，形成接触部分基板10的第一插塞12。尤其，第一插塞12以电连接到基板10的预定部分的方式形成。在此，虽然没有示出，但是基板10的预定部分是杂质结区，如源极/漏极。
此外，第一层间绝缘层11由氧化物基材料制成。四乙氧基硅酸盐(TEOS)最常被用以形成第一层间绝缘层11。第一插塞12通过使用多晶硅形成。虽然没有示出，但是为了形成欧姆接触和防止形成下电极的材料扩散进入基板10，所以在第一插塞12上形成障碍层Ti/TiSi2/TiN。
其次，执行化学机械研磨(CMP)制程，以平面化第一插塞12和第一层间绝缘层11。之后，在其上形成第二层间绝缘层13。在第二层间绝缘层13的没有与形成第一插塞12的区域重叠的预定区域上，形成多个位线14。在上述的结果基板结构上，形成第一蚀刻停止层15。在此，第一蚀刻停止层15由氮化物基材料制成。
第一蚀刻停止层15起到在形成电容器的存储节点接触的蚀刻制程期间，防止位线14损失的作用。尤其，第一蚀刻停止层15由氮化物基材料制成，如氮化硅或氮氧化硅，以具有不同于由氧化物基材料制成的第三层间绝缘层16的蚀刻选择。
上述的第三层间绝缘层16形成在第一蚀刻停止层15，然后施以回蚀刻制程或CMP制程。在平面化第三层间绝缘层16之后，在平面化的第三层间绝缘层16之上，形成用以形成存储节点接触的第一光阻图案17。
参照图1B，使用第一光阻图案17作为蚀刻掩膜，依序蚀刻平面化的第三层间绝缘层16、第一蚀刻停止层15和第二层间绝缘层13，以形成用以形成电容器的接触孔100。在此，接触孔100曝露出第一插塞12。在形成接触孔100之后，移除第一光阻图案17。
此时，第三层间绝缘层16的蚀刻会先停止在第一蚀刻停止层15，之后再继续蚀刻第一蚀刻停止层15和第二层间绝缘层13。通过上述蚀刻制程的各蚀刻步骤的蚀刻配方的改变，可以得到期望的蚀刻剖面。
参照图1C，在平面化的第三层间绝缘层16和接触孔100上，形成导电材料，如多晶硅。然后，执行CMP制程，直到曝露出平面化的第三层间绝缘层16的表面，因此得到电连接至第一插塞12的第二插塞18。在此，第二插塞18用于电容器的接触插塞。
其次，形成由氮化物基材料制成的第二蚀刻停止层19，以防止第二插塞18在形成电容器的下电极的蚀刻制程期间受到损伤。之后，在第二蚀刻停止层19上，形成用以形成电容器的牺牲绝缘层20，所述牺牲绝缘层20具有考虑电容器高度的预定厚度，为影响电容器的电容值的因素。在此，牺牲绝缘层20由氧化物基材料制成。然后，在牺牲绝缘层20上，形成用以形成下电极的第二光阻图案21。因为用以形成下电极的蚀刻制程相当容易控制，所以也可以省略第二蚀刻停止层19的形成。
参照图1D，通过使用第二光阻图案21作为蚀刻掩膜，蚀刻牺牲绝缘层20。此蚀刻停止在第二蚀刻停止层19，然后，移除部分的第二蚀刻停止层19，以形成曝露第二插塞18的开口。
之后，移除第二光阻图案21。然后，形成下电极22。虽然没有示出，通过执行一系列制程制备下电极。首先，沿着包含开口的剖面，形成用以形成下电极的导电材料，使接触第二插塞18。形成光阻层，使得光阻层填入在形成导电材料之后所产生的凹陷空间之中。执行全蚀刻制程或CMP制程，直到曝露出牺牲绝缘层20的表面。
透过使用化学溶液，如氧化物缓冲蚀刻液(BOE)或氢氟酸(HF)的湿式浸泡处理，移除牺牲绝缘层20，因此形成圆柱结构的上述下电极22。之后，透过使用O2、CF4、H2O和N2的混合气体，或O2或N2的混合气体的干式去光阻制程，移除光阻层。在干式去光阻制程之后，使用溶剂进行清洗制程，以移除蚀刻残留物和残留的光阻层。
接着，执行热处理，以恢复下电极22因上述湿式浸泡处理所造成的退化的特性。在形成介电层之前，先使用化学剂，如BOE、短暂进行清洗制程，以进一步移除杂质。
虽然没有示出，介电层和下电极均形成在下电极22上。
图2为多个传统下电极的上视图。在此，对于示于图1A到图1D中的相同的构成组件使用相同的参考数字。
如图所示，多个位线14被排列在一个方向上，而位于位线14之间的多个第二插塞18以矩阵形式排列。有多个下电极22与多个对应的第二插塞18重叠且接触第二插塞18。
使用具有方形但因为所采用的蚀刻制程的特征而能提供椭圆形蚀刻剖面的掩膜图案，蚀刻牺牲绝缘层20，使得形成凹陷结构或圆柱状结构的下电极22。但是，在此案例中，因为在湿式浸泡处理时，使用BOE或HF所产生的接口张力会造成下电极22倾斜，所以下电极22之间会有短路的问题。
图3为因下电极倾斜而在下电极之间发生短路的横截面图。在此，短路以参考数字23表示。当下电极22之间的距离和下电极22的尺寸减少，而下电极22的高度增加时，下电极22之间的短路23会变得更严重。
想要克服此下电极之间短路的问题，一种方法是通过下电极的特定排列，降低由圆柱状电容器的下电极对分享的区域的面积。换言之，与下电极的上述传统的类似矩阵式的排列不同，第一下电极对和另外的第二下电极对，通过使所述第一下电极对关于形成在这两对之间的位线，相对于另外的第二下电极对配置，被配置为之字形(zigzag)。
图4为具有多个下电极的传统半导体装置的上视图。
如图所示，在X轴方向形成多个位线40。多个X轴的虚线X1和X2实际上都指向相同的X轴方向，而多个Y轴的虚线Y1和Y2实际上也都指向相同的Y轴方向。在此，X1和X2分别表示X轴的第一虚线和X轴的第二虚线。此外，Y1和Y2分别表示Y轴的第一虚线和Y轴的第二虚线。
X轴的第一和第二虚线X1和X2与Y轴的第一和第二虚线Y1和Y2，以矩阵或格子的形式作出多个交点(crisscross point)O。此外，将会连接电容器的多个插塞41也是以矩阵形式排列。尤其，每一个插塞41的中心点都定位在各个交点O。
详而言之，多个插塞41分别与接触基板的活性区的多个其它插塞(未示出)连接。在Y轴的第一和第二虚线Y1和Y2上，多个插塞41以对应位线40的宽度的第一预定距离D1排列。在X轴的第一和第二虚线X1和X2上，多个插塞41以第二预定距离D2排列。在此，因为平台插塞接触结构的接触底部被最小化，以符合大规模集成的要求，及接触顶部具有大于底部的面积，所以每两个插塞41的实际距离会小于第一和第二预定距离D1和D2。
此外，在插塞41的顶部上，多个下电极42A1到42B2是以第三预定距离D3排列，使可以电性接触对应的插塞41。在此，参考数字42A1和42A2分别表示左第一下电极和右第一下电极，而参考数字42B1和42B2分别表示左第二下电极和右第二下电极。在任何的Y轴虚线上，例如，在通过每一个插塞41的中心点的Y轴的第一虚线Y1上，一对左第一下电极42A1和左第二下电极42B1，是以特定方式以最小面积面对设置，朝向Y轴的第一虚线Y1。换言之，不改变分别通过左第一下电极42A1和左第二下电极42B1的中心点O1″和O1’的X轴的第一和第二虚线X1和X2，左第一下电极42A1的中心点O1″和左第二下电极42B1的中心点O1’，分别排列在X轴的第一和第二虚线X1和X2的不同点上。
如图4所示，每一个位于该对左第一下电极42A1和左第二下电极42B1下方的插塞41，都具有定位在相同的Y轴第一虚线Y1的中心点O1。但是，左第二下电极42B1的中心点O1’和左第一下电极42A1的中心点O1″是位于Y轴的不同虚线上，即分别位于第一移位虚线Y1’和第二移位虚线Y1″上。此不同的中心点O1’和O1″配置，表示该对左第一下电极42A1和左第二下电极42B1以之字形的形式排列。
因为此之字形排列，该对左第一下电极42A1和左第二下电极42B1以最小面积彼此相互面对。因此，可以减少由于在用以移除牺牲绝缘层的湿式浸泡处理时，使用的化学溶液所产生的接口张力。此效应的结果，还可以解决由于下电极倾斜所造成的相邻下电极间短路的问题。
一种解决下电极之间形成桥路的问题的建议方法，是将上述用以形成电容器的插塞不要排列成矩阵形式，而是排列成之字形的形式。
但是，这需要改变位线和字线的布局，以将用以形成电容器的插塞排列成之字形的形式。因此，需要额外的成本。结果，考虑此建议方法的实用性，反而期望将下电极排列成之字形的形式。
虽然如此，此将下电极排列成之字形的形式的做法也有缺点。首先，当图案变成微小化时，其受限于需要完成防止图案崩塌的效果。此外，造成图案崩塌的另一个因素是下电极剥离，还会造成下电极之间短路。
第二，因为下电极具有椭圆形的形状，所以牺牲绝缘层是以根据椭圆形下电极的主轴和次轴的不同的蚀刻特性蚀刻。因此，在主轴，会得到倾斜的蚀刻剖面，造成电容器的有效表面积降低。
此外，因为倾斜的蚀刻剖面，所以结果蚀刻剖面的底部具有小于结果蚀刻剖面的顶部的临界尺寸。结果，当为了增加电容器的电容值而成长介稳态多晶硅(MPS)晶粒时，因为在下电极底部，MPS晶粒之间的短路，所以很难完全形成MPS晶粒、介电质和上电极。
图5A和图5B为只显示图4中在Y轴第一虚线的第二移位线Y″方向，和在X轴第一虚线X1方向的下电极的横截面图。尤其，图5A为沿着具有椭圆形的左第一下电极42A的主轴所取的左第一下电极42A1的横截面图。图5B为沿着具有椭圆形的左第一下电极42A的次轴，所取的左第一下电极42A1的横截面图。
如上所述，圆柱形电容器的第一下电极42A1形成椭圆形。因为在次轴焦点上进行的蚀刻制程的特性，所以主轴和次轴之间的纵横比就会产生不同。因为蚀刻特性对纵横比很敏感，所以主轴的蚀刻剖面和次轴的不同。因此，次轴具有示于图5B的垂直的蚀刻剖面，而主轴则具有示于图5A的倾斜的蚀刻剖面。参考数字44和45分别表示倾斜的蚀刻剖面和垂直的蚀刻剖面。尤其，相较于垂直蚀刻剖面，倾斜的蚀刻剖面变成用于降低电容器的有效电容值的因素。
若要采用过蚀刻制程，以得到主轴的垂直的蚀刻剖面，则要多蚀刻在次轴的牺牲绝缘层，所以会发生弯曲的剖面，此会造成下电极之间短路，如图3所示。
相较于下电极的期望接触面积，主轴的倾斜的蚀刻剖面使下电极的接触面积减少。作为此接触面积减少的结果，在湿式浸泡处理或其它后续制程期间，下电极会有很大的机会被剥离。因为临界尺寸减少，所以下电极的厚度也会减少，也使得下电极不良的机会增加。
当装置的尺寸减少时，蚀刻目标的厚度要增加，以确保电容值在某个水平。此蚀刻目标厚度的增加会造成纵横比增加，而纵横比的增加又会导致主轴的蚀刻剖面和次轴的蚀刻剖面差异性更大。结果，此有效电容器面积的减少会造成难以确保电容值。此外，因为形成在下电极之间的桥路，所以在下电极之间更可能会发生短路。
为了解决上述的问题，有另一个做法来达到既可以增加电容值，又同时可以防止由于主轴和次轴的蚀刻剖面之间差异所发生的倾斜下电极，而引起的在下电极之间形成桥路的效果。尤其，下电极排列成之字形的形式，以减少被下电极对分享的区域的面积，因此可以防止由于湿式浸泡处理所发生的接口张力，而造成在下电极之间发生短路。同时，下电极的形状会从椭圆形改变成圆形。此特别的之字形排列和形状改变的结果，可以防止由于上述倾斜现象而造成在下电极之间形成桥路，及增加电容值。
图6为具有下电极之传统半导体装置的上视图。
如图所示，在X轴方向排列多个位线60。多个X轴的虚线X1和X2实际上都指向相同的X轴方向，而多个Y轴的虚线Y1和Y2实际上也都指向相同的Y轴方向。在此，X1和X2分别表示X轴的第一虚线和X轴的第二虚线。此外，Y1和Y2分别表示Y轴的第一虚线和Y轴的第二虚线。
X轴的第一和第二虚线X1和X2与Y轴的第一和第二虚线Y1和Y2，以矩阵或格子的形式作出多个交点O。此外，待与电容器连接的多个插塞61也是以矩阵形式排列。尤其，每一个插塞61的中心点都定位在各个交点O。
详而言之，多个插塞61分别与接触基板(未示出)的活性区的多个其它插塞(未示出)连接。在Y轴的第一和第二虚线Y1和Y2上，多个插塞61以对应位线60的宽度的第一预定距离D1排列。在X轴的第一和第二虚线X1和X2上，多个插塞61以第二预定距离D2排列。在此，因为平台插塞接触结构的接触底部被最小化，以符合大规模集成的需求，且接触顶部具有大于底部的面积，所以每两个插塞61之间的实际距离会小于第一和第二预定距离D1和D2。
此外，在插塞61的顶部上，多个下电极62A1和62B2以第三预定距离D3排列，使可以电性接触对应的插塞61。在此，参考数字62A1和62A2分别表示左第一下电极和左第二下电极，而参考数字62B1和62B2分别表示右第一下电极和右第二下电极。在任何的Y轴虚线上，例如，在通过每一个插塞61的中心点的Y轴的第一虚线Y1上，该对左第一下电极62A1和左第二下电极62B1被专门设置为以最小面积彼此相对，朝向Y轴的第一虚线Y1。换言之，不改变分别通过左第一下电极62A1和左第二下电极62B1的中心点O1″和O1’的X轴的第一和第二虚线X1和X2，左第一下电极62A1的中心点O1″和左第二下电极62B1的中心点O1’，分别设置在X轴的第一和第二虚线X1和X2的不同点上。
如图6所示，每一个位于该对左第一下电极62A1和左第二下电极62B1下的插塞61，都具有定位在相同的Y轴第一虚线Y1的中心点O1。但是，左第二下电极62B1的中心点O1’和左第一下电极62A1的中心点O1″位于不同的Y轴虚线上，即分别位于第一移位虚线Y1’和第二移位虚线Y1″上。此不同的中心点O1’和O1″的配置，表示该对左第一下电极62A1和左第二下电极62B1是以之字形的形式排列。
因为此之字形排列，左第一下电极62A1和左第二下电极62B1以最小面积彼此相互面对。因此，可以减少由于在用以移除牺牲绝缘层的湿式浸泡处理时，使用的化学溶液所产生的接口张力。此效应的结果，还可以解决当下电极剥离时所发生的相邻下电极间短路的问题。
如上所述，下电极62A1和62B2是以为插塞61之间的距离的第二预定距离D2排列，因此，没有区域被每一对下电极62A1到62B2分享。因此，下电极62A1、62A2、62B1或62B2的尺寸可以增加，所以可以提供增加电容值的额外效果。
图7A到图7C为示出根据上述传统方法，下电极在湿式浸泡制程之后变成倾斜的扫瞄式电子显微镜(SEM)显微照片。
尤其，图7A为排列成矩阵形式的椭圆形下电极70A的崩塌图。参考符号X表示此图案崩塌现象。第7B图为排列成之字形的形式的椭圆形下电极70B。如图所示，下电极70B与示于图7A的椭圆形下电极70A相比，较不常变为倾斜。但是，由于大规模集成所造成的制程限制，及主轴和次轴的蚀刻剖面之间的差异性所造成的弯曲剖面，仍然会发生以参考符号Y表示的图案崩塌现象。图7C为当圆形下电极70C排列成之字形的形式时，没有观察到有图案崩塌现象的图。但是，当设计规则缩减到最小且下电极的高度增加时，下电极还是会变倾斜。
图8A到图8D为形成排列成之字形的形式得到圆形下电极的传统方法横截面图。
图8A为用以形成下电极所制备的基板结构的横截面图。如图所示，在层间绝缘层81的预定部分，形成多个存储节点接触插塞80。在上述结果基板结构之上，依序形成由氮化物基材料制成的蚀刻停止层82，由氧化物基材料制成的牺牲绝缘层83，和孔洞型光阻图案84。
图8B为通过对示于图8A的牺牲绝缘层执行蚀刻制程所得到的基板结构的横截面图。如图所示，通过使用光阻图案84(参照图8A)作为蚀刻掩膜，蚀刻牺牲绝缘层83，因此可以提供制成图案的牺牲绝缘层83A。之后，移除光阻图案84。
图8C为通过对示于图8B的基板结构执行额外蚀刻制程所得到的基板结构的横截面图。如图所示，选择性地蚀刻蚀刻停止层82，以曝露存储节点接触插塞80。
图8D为在示于图8C的基板结构上所形成的下电极的横截面图。虽然没有示出，但是通过在示于图8C的制成图案的牺牲绝缘层83A上，形成用以形成下电极85的材料，先制备用以形成下电极85的半完成的基板结构。然后，执行化学机械研磨(CMP)制程或回蚀刻制程，以完成下电极85的隔离。透过湿式蚀刻制程，移除制成图案的牺牲绝缘层83A。在此，下电极85具有圆柱形结构。
当通过执行等离子体蚀刻制程，将牺牲绝缘层83制成图案时，因为使用孔洞型光阻图案84，所以会有等离子体粒子沉积在某些区域之上。因此，此密集沉积在某些区域上的等离子体粒子，会造成具有拉长的瓶形的蚀刻剖面。此下电极85的有特色的蚀刻剖面以参考数字86表示。
图9为用以形成下电极的传统孔洞型光阻图案的上视图。在此，对于图8A到图8D中的相同的构成组件使用相同的参考数字。
如图所示，牺牲绝缘层83的曝露部分形成孔洞型，而光阻图案84则连接为一个。因此，要移除牺牲绝缘层83设置于存储节点接触插塞80的顶部上的部分。
图10A到图10C为用以说明具有圆柱形结构的下电极倾斜现象的模拟图。
具体地，图10A为具有圆柱形结构的下电极85的横截面图。在此，参考数符号″Fe″、″Fs″、″θ″、及″H″分别表示下电极85的剪力和弯曲力，两个下电极85之间的表面张力，下电极85和基板86之间的接触角度，及下电极85的高度。
图10B为具有圆柱形结构的下电极85的上视图。在此，参考符号″D″、″LL″、″LLin″、″LS″、及″LSin″分别表示下电极85之间的距离，下电极85的外长轴的长度，下电极85的内长轴的长度，下电极85的外短轴的长度，及下电极85的内短轴的长度。
图10C为形成在下电极85之间的桥路的上视图。在此，下电极85具有圆柱形结构。
在此，参考符号″δx″表示变形的下电极85离参考点的距离。变形距离δx可以根据剪力和弯曲力″Fe″与表面张力″Fs″之间的关系，尤其基于剪力和弯曲力″Fe″与表面张力″Fs″变成相同的状态计算。剪力和弯曲力″Fe″定义如下Fe＝3EIδx/H3 (方程式1)在此，剪力和弯曲力″Fe″及变形距离″δx″的单位分别为力的单位牛顿(N)及长度的单位公尺(m)。此外，″E″表示单位为″N/m″的杨氏系数，而″I″表示单位为m4的水平横截面的惯性力矩。
此外，表面张力″Fs″可以下列的数学方程式表示Fs＝2γsinθ(L+H)(方程式2)在此，表面张力″Fs″的单位为力的单位牛顿，而″γ″代表单位为″N/m″的水的表面张力系数。
根据剪力和弯曲力″Fe″等于表面张力″Fs″的关系，可以使用2个给定的方程式1和2，得到变形距离″δx″。然后将变形距离″δx″定义如下δx＝2γsinθ(L+H)H3/3EI (方程式3)参考方程式3，当下电极变形，以平衡表面张力″Fs″与剪力和弯曲力″Fe″的距离，即变形距离″δx″，约大于下电极之间的距离的1/2时，在下电极之间会由上述的倾斜现象而形成桥路。
如方程式3所示，当下电极的结构稳定性被加强时，或用以移除牺牲绝缘层的化学溶液的表面张力″Fs″减少时，变形距离″δx″可以最小化。但是，此建议条件基本上不能防止在下电极之间由于倾斜现象而形成桥路。
因此，需要发展一种方法，用以提供确保圆柱形电容器有足够电容值的效果，但不用考虑集成规模的增加，而且可以防止因形成在下电极之间的桥路所造成的下电极之间的短路。
发明内容
因此，本发明的目的是提供一种半导体装置的制造方法，其能够防止下电极之间，因下电极倾斜或下电极剥离所造成的短路，及能够通过增加有效的电容器面积，确保电容器有足够的电容值。
根据本发明的一个方面，本发明提供一种半导体装置的制造方法，其包含下列步骤制备一个半完成半导体基板；在该半完成半导体基板上，形成牺牲层；通过使用岛型光阻图案，将牺牲层制作成图案，因此可以得到至少一个曝露部分半完成半导体基板的接触孔；及在牺牲层上形成导电层。
根据本发明的另一方面，本发明提供一种半导体装置的制造方法，其包含下列步骤通过穿过层间绝缘层，形成电连接至基板的多个插塞；在层间绝缘层和插塞上形成导电蚀刻停止层；在蚀刻停止层上，形成牺牲绝缘层；在牺牲绝缘层上，形成岛型光阻图案；使用光阻图案作为蚀刻掩膜，蚀刻牺牲绝缘层，以曝露蚀刻停止层的预定部分；移除蚀刻停止层的曝露部分；移除光阻图案；在牺牲绝缘层和蚀刻停止层的剩余部分上，形成导电层；平面化导电层，直到牺牲绝缘层曝露出来；移除牺牲绝缘层；及通过移除位于层间绝缘层上方的导电层，形成下电极。
根据下面参照相关附图的优选实施例的说明，本发明上述的和其它的目的与特征将会变得更好理解，其中图1A到图1D为形成半导体装置中的下电极的传统方法的横截面图；图2为包含多个椭圆形下电极的传统半导体装置的上视图；图3为因下电极倾斜而在下电极之间发生的短路的横截面图；图4为包含多个椭圆形下电极的另一种传统半导体装置的上视图；图5A为沿着图4的X轴虚线和Y轴虚线所取的下电极的横截面图；图5B为沿着图4的X轴虚线和Y轴虚线所取的下电极的横截面图；图6为包含多个圆形下电极的另一种传统半导体装置的上视图；图7A为排列成矩阵形式的传统椭圆形下电极的上视图和横截面图；第7B图为排列成之字形形式的传统椭圆形下电极的上视图和横截面图；图7C为排列成之字形形式的传统圆形下电极的上视图和横截面图；图8A为形成下电极所制备的传统基板结构的横截面图；图8B为通过对示于图8A的基板结构，执行蚀刻制程所得到的传统基板结构的横截面图；图8C为通过对示于图8B的基板结构，执行额外蚀刻制程所得到的传统基板结构的横截面图；图8D为形成在示于图8C的基板结构上的传统下电极的横截面图；图9为用以形成下电极的传统孔洞型光阻图案的上视图；图10A到图10C为用以说明在圆柱形结构中形成的传统下电极倾斜现象的模拟图；图11为根据本发明优选实施例的半导体存储器装置的上视图；图12A到图12D为沿图11的线A-A’截取的横截面图，用以示出根据本发明优选实施例，在圆柱形结构中形成下电极的方法；以及图13为根据本发明优选实施例，用以形成下电极的光阻图案的上视图。
具体实施例方式
下面将参照附图，详细说明根据本发明优选实施例的半导体装置的制造方法。
图11为根据本发明优选实施例，具有单晶体管-单电容器(1T1C)结构的半导体存储器装置的上视图。
如图所示，多个栅极电极，例如，第一到第三字线WL1、WL2和WL3被排列在同一方向。第一位线BL1和第二位线BL2被排列在与第一到第三字线WL1到WL3的方向相交的方向。此外，还有平台插塞接触LPC1。在此，平台插塞接触LPC1由多晶硅制成。此外，虽然没有示出，但是平台插塞接触LPC1通过使用曝露基板的预定部分，如杂质扩散区的T型掩膜图案所形成的接触孔，连接到基板。在平台插塞接触LPC1的中央部分，形成要连接第一位线BL1的位线接触BLC。平台插塞接触LPC1的两个边缘部分，分别通过第一存储节点接触SNC1和第二存储节点接触SNC2，电连接第一电容器Cap1和第二电容器Cap2。
图12A到图12D为沿图11的线A-A’所截取的横截面图，用以描述根据本发明优选实施例，形成圆柱形电容器的下电极的方法。
参照图12A，在具有各种不同的装置组件的基板110中，形成场绝缘层111，因此界定场区和活性区112。场绝缘层111是由氧化物基材料制成，而且是采用浅沟渠隔离(STI)法或硅局部氧化(LOCOS)法形成。
然后，通过使用用于形成栅极电极的掩膜执行微影制程，在基板110上形成多个栅极电极结构G。在此，每一个栅极电极G都包含有栅极导电层113、导电层114和栅极硬掩膜层115。
第一绝缘层113由氧化物基材料制成，而栅极导电层114由选自包含多晶硅、钨、氮化钨，和硅化钨的组的单一材料或材料组合制成。栅极硬掩膜115由氮化物基材料制成，如氮化硅或氮氧化硅。
采用用以形成栅极硬掩膜115的氮化物基材料，以依据氮化物和用以形成层间绝缘层的氧化物之间的蚀刻选择比的差异性，由用以形成插塞的自对准接触(SAC)蚀刻制程，实现获得垂直蚀刻剖面的效果，及在SAC蚀刻制程期间实现防止栅极电极结构G受到损伤的效果。
之后，在上述结果的基板结构上，形成厚度很薄的蚀刻停止层116。蚀刻停止层116是由氮化物基材料制成，如氮化硅或氮氧化硅，其与氧化物具有不同的蚀刻选择比，用以防止栅极硬掩膜115在SAC蚀刻制程期间受到损伤。
另一方面，当SAC蚀刻制程的边限与纵横比的增加而比例性的减少时，用以形成蚀刻停止层116的单层氮化物，并不能起到所期望的蚀刻停止层116的作用。因此，在优选实施例中，使用多重层氮化物形成蚀刻停止层116。
此外，当氮化物基层与基板110接触时，氮化物基层会引发应力，而且因为相较于氧化物基层，氮化物基层具有高的介电常数，所以会造成寄生电容增加。为了克服此问题，堆栈形成氮化物层和氧化物层。
在蚀刻停止层116上，形成由氧化物基材料制成的第一层间绝缘层117。在此，第一层间绝缘层117起到提供栅极电极结构G的电性绝缘的作用。
第一层间绝缘层117由选自包括硼磷硅酸盐玻璃(BPSG)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、四乙氧基氧硅酸盐(TEOS)、应用平面化层(APL)、旋布玻璃(SOG)和高密度等离子体(HDP)氧化物的组的单一材料或材料组合制成。
虽然没有示出，但是在形成第一层间绝缘层117之后，形成第一光阻图案。第一光阻图案是通过进行一系列的制程来制备的。首先，通过采用旋布法，在第一层间绝缘层117上，形成用在F2微影制程或ArF微影制程的光阻层。例如，像环烯马来酐(cyclic olefin maleicanhydride，COMA)或丙烯酸盐的材料，可以被作为用在ArF微影制程的光阻层。然后通过使用ArF或F2光源和用以限定接触插塞宽度的预定网线(reticle)，选择性曝光光阻层的预定部分。之后，进行显影制程，使曝光部分或未曝光部分保留下来。然后通过执行清洗制程，移除蚀刻残留物，因此形成第一光阻图案，其为用以打开单元接触的掩膜。在此，所述第一光阻图案被形成T型，其可以形成孔洞型、条型、或T型。
此外，虽然没有示出，但是可以在第一光阻图案和第一层间绝缘层117之间形成一抗反射涂层，以防止形成由于第一层间绝缘层117的高反射率所导致的散射反射所引起的不期望的图案，及改善第一层间绝缘层117和第一光阻图案之间的黏着性。因此，抗反射涂层典型地由蚀刻特性类似于上述采用的光阻层的有机材料制成。
在第一层间绝缘层117和光阻层之间，或在第一层间绝缘层117和抗反射涂层之间，也可以形成硬掩膜。此时，硬掩膜由氮化物基绝缘材料，或导电材料，如钨或多晶硅制成。
然后，使用第一光阻图案作为蚀刻掩膜，通过执行自对准接触(SAC)蚀刻制程，蚀刻第一层间绝缘层117。根据此SAC蚀刻制程，会形成多个接触孔10，且曝露出位于每两个栅极电极结构G之间的蚀刻停止层116的部分。
此时，SAC蚀刻制程采用典型的SAC蚀刻制程配方进行。选自包括C2F4、C2F6、C3F8、C4F6、C5F8和C5F10的组的氟基CxFy等离子体被用做主蚀刻气体。在此，表示碳和氟的原子比的下标x和y具有范围约从1到10的数值。在SAC蚀刻制程期间，加入选自包括如CH2F2、C3HF5或CHF3的组的气体，以产生聚合物。此时，使用惰性气体，如He、Ne、Ar或Xe，作为承载气体。
在SAC蚀刻制程之后，通过使用全蚀刻，移除蚀刻停止层116的曝露部分，从而曝露出基板110的杂质区。此时，位于栅极电极图案G的侧壁处的蚀刻停止层116保留作为间隔层116A，在此形成接触孔10。接着通过执行去光阻制程，移除第一光阻图案。
完成湿式清洗制程，以移除在全蚀刻制程之后剩下的蚀刻残留物，及确保接触孔10的各底部的临界尺寸。此时，湿式蚀刻制程使用氧化物缓冲蚀刻液(BOE)或氢氟酸(HF)的溶液。在使用HF的情形中，优选使用以约1份的HF比约50到500份的水的比例混合所得到的稀释的HF。
之后，在上述结果得到的基板结构上，形成用以形成插塞的导电材料。在此，典型地使用多晶硅作为导电材料。也可以用障壁金属Ti或TiN堆栈多晶硅。此外，也可以使用金属，如钨，作为导电材料，取代多晶硅。
在曝露栅极硬掩膜115的目标下，执行化学机械研磨(CMP)制程，使得形成电连接基板110的杂质区的多个插塞118。
在上述基板结构的整个表面上，形成第二层间绝缘层119。虽然没有示出，但是形成用以界定位线接触的第二光阻图案。然后，使用第二光阻图案作为蚀刻掩膜，选择性蚀刻第二层间绝缘层119。
虽然没有示出，但是当蚀刻第二层间绝缘层119时，会形成曝露一组插塞118的位线接触孔。然后，在该组曝露的插塞118上，形成位线接触插塞。接着，在位线接触插塞上，形成用以形成位线的导电材料和用以形成位线硬掩膜的绝缘层。在此，导电材料是由选自包括钨、氮化钨、多晶金属硅化物和多晶硅的组的单个或组合材料，而绝缘层由氮化物基材料制成。之后，形成用以形成位线结构的第三光阻图案。蚀刻用以形成位线的导电材料和用以形成位线硬掩膜的绝缘层，以形成多个位线。
在形成位线之后，可以沿着位线的剖面，额外形成另外的蚀刻停止层，以防止位线在用以形成存储节点接触孔的蚀刻制程期间受到损伤。
继位线形成之后，在上述结果基板结构上，形成第三层间绝缘层120。在此，第二层间绝缘层119和第三层间绝缘层120，都是由用以形成第一层间绝缘层117的相同的氧化物基材料制成。虽然没有示出，但是之后还要形成用以形成存储节点接触孔的第四光阻图案。
使用第四光阻图案作为蚀刻掩膜，依序蚀刻第三层间绝缘层120和第二层间绝缘层119，以形成曝露一组插塞118的存储节点接触孔20。将导电材料，如多晶硅，填入存储节点接触孔20，因此形成多个存储节点接触插塞121。在此，存储节点接触插塞121电连接该组插塞118。执行另一次CMP制程，以平面化用以形成插塞118的导电材料。在此，存储节点接触插塞121起到电连接电容器的存储节点和该组插塞118的作用。
在该上述结果基板结构上，形成第二蚀刻停止层122，以防止存储节点接触插塞121在用以形成后续的接触垫的蚀刻制程期间受到损伤。因为第二蚀刻停止层122应会被使用作为部分的下电极，所以第二蚀刻停止层122是由选自包括多晶硅、Ti、TiN、WSix、和Al的组的单个或组合的导电材料制成。
其次，在第二蚀刻停止层122上，形成由氧化物基材料制成的牺牲绝缘层123，其厚度由所需电容器的高度决定。在此，牺牲绝缘层123的厚度会影响电容器的电容值。
同时，可以形成接触存储节点接触插塞121的上述接触垫。
参照图12B，在牺牲绝缘层123上，形成用以形成下电极的第五光阻图案124(参照图12A)。然后，通过使用第五光阻图案124作为蚀刻掩膜，蚀刻牺牲绝缘层123。此蚀刻制程停止在第二蚀刻停止层122，而且提供制成图案的牺牲绝缘层123A。
在此，第五光阻图案124形成岛型，取代传统的孔洞型，使得第五光阻图案124仅掩盖存储节点接触插塞121，其中形成上述的下电极，而打开在其它区域中的牺牲绝缘层123。
与此同时，可以在示于图12A的牺牲绝缘层123和第五光阻图案124之间，形成一额外的硬掩膜，以确保在蚀刻牺牲绝缘层123期间，微影制程的边限。此时，此额外硬掩膜可以由多晶硅、TiN、W、WSix、Ti和Al的单层或多重层形成。透过控制此额外硬掩膜的厚度，可以控制制成图案的牺牲绝缘层123A的蚀刻剖面。
参照图12C，移除除了形成制成图案的牺牲绝缘层123A的部分以外的第二蚀刻停止层122。参考数字122A表示剩余的第二蚀刻停止层。然后执行去光阻制程，以移除第五光阻图案124。
参照图12D，形成多个下电极125。虽然没有示出，但是透过一系列的制程形成下电极125。首先，在示于图12C的制成图案的牺牲绝缘层123A上，形成用以形成下电极125的导电材料，使接触可以导电的剩余的第二蚀刻停止层122A和接触存储节点接触插塞121。之后，形成光阻层，使光阻层填满在凹陷结构中形成的导电材料之间所产生的空间。通过持续执行回蚀刻制程或CMP制程，直到曝露出示于图12C的制成图案的牺牲绝缘层123A，平面化导电材料。之后，移除上述导电材料位于第三层间绝缘层120上的部分，因此形成隔离的下电极125。
在形成下电极125之后，通过使用BOE溶液、HF溶液、或H2SO4和H2O2的混合溶液的湿式浸泡处理，移除图案化的牺牲绝缘层123A。H2SO4和H2O2的混合溶液通过以约4比1的比例混合H2SO4和H2O2而得到。
接着，通过使用O2、CF4、H2O和N2的混合气体，或O2和N2的混合气体，对光阻层执行去光阻制程。然后，使用溶剂进行清洗制程，以移除残留物和剩余的光阻层。
为了恢复因上述蚀刻制程所造成的下电极125的特性的退化，要执行热处理。然后，在形成介电层之前，使用BOE执行短暂的另一次清洗制程，以进一步移除一些残留物。
在此，下电极125由选自包括由Pt、Rh、Ru、Ir、Os、Pd、PtOx、RhOx、RuOx、IrOx、OsOx、PdOx、CaRuO3、SrRuO3、BaRuO3、BaSrRuO3、CaIrO3、SrIrO3、BaIrO3、(La，Sr)CoO3、Cu、Al、Ta、Mo、W、Au、Ag、WSix、TiSix、MoSix、CoSix、NoSix、TaSix、TiN、TaN、WN、TiSiN、TiAlN、TiBN、ZrSiN、ZrAlN、MoSiN、MoAlN、TaSiN和TaAlN的组的一个或组合的材料制成。
虽然没有示出，但是要在下电极125上，形成上述的介电层和上电极。
图13为根据本发明的优选实施例，用以形成下电极的光阻图案的上视图。在此，对于图12A到图12D中相同的构成组件，使用相同的参考数字。
如图所示，光阻图案124形成岛型。即，与部分连接的传统孔洞型光阻图案不同，光阻图案124对于将要形成下电极的每个区域是分开的。因此，与使用使在存储节点接触插塞121的顶部上的牺牲绝缘层123被移除的传统孔洞型光阻图案相反，使用岛型光阻图案124使存储节点接触插塞121上的牺牲绝缘层123保留下来。
根据本发明的优选实施例，岛型光阻图案被用以形成下电极，而形成在存储节点接触插塞上的第二蚀刻停止层，通过以导电材料形成第二蚀刻停止层，被用作下电极的一部分。由于这些岛型光阻图案和导电材料的特定使用，因此可以防止下电极具有会造成下电极变成倾斜的类瓶形蚀刻剖面。结果，还可以防止在下电极之间形成桥路。此被抑制的桥路的形成可以提供防止下电极之间发生短路的效果。此外，还有可以增加电容器电容值的另一个效果。结果，可以增加半导体装置的良率和生产率。
本申请包含与在2003年11月28日向韩国专利局提出申请的韩国专利申请第KR 2003-0085647的主题，在此将其全部内容纳入参考。
本发明已对某些优选实施例详细说明，对本专业技术人员来说很明显，在不脱离如下权利要求中所限定的精神范围的情况下，可进行多种改变和变型。
主要组件符号说明10 基板11 第一层间绝缘层12 第一插塞13 第二层间绝缘层14 位线15 第一蚀刻停止层16 第三层间绝缘层17 第一光阻图案18 第二插塞19 第二蚀刻停止层20 牺牲绝缘层21 第二光阻图案22 下电极23 短路40 位线
41插塞42A1，42A2，42B1，42B2下电极44倾斜的蚀刻剖面45垂直的蚀刻剖面60位线61插塞62A1，62A2，62B1，62B2下电极70A，70B，70C 下电极80存储节点接触插塞81层间绝缘层82蚀刻停止层83牺牲绝缘层83A 图案化的牺牲绝缘层84光阻图案85下电极86蚀刻剖面100 接触孔110 基板111 场绝缘层112 活性区113 第一绝缘层114 栅极导电层115 栅极硬掩膜层116 蚀刻停止层116A 间隔层117 第一层间绝缘层
118 插塞119 第二层间绝缘层120 第三层间绝缘层121 存储节点接触插塞122 第二蚀刻停止层122A 剩余的第二蚀刻停止层123 牺牲绝缘层123A 图案化的牺牲绝缘层124 第五光阻图案125 下电极
权利要求
1.一种半导体装置的制造方法，包含下列步骤制备一半完成半导体基板；在该半完成半导体基板上，形成牺牲层；通过使用岛型光阻图案，将牺牲层图案化，因此获得至少一个接触孔，以曝露部分所述半完成半导体基板；以及在所述牺牲层上形成导电层。
2.如权利要求1所述的方法，其中，所述制备所述半完成半导体基板的步骤包含下列步骤通过穿过一层间绝缘层，形成电连接至基板的多个插塞；以及在所述层间绝缘层和所述插塞上，形成一蚀刻停止层。
3.如权利要求1所述的方法，其中，所述形成所述至少一个接触孔的步骤包含下列步骤在所述牺牲层上形成所述岛型光阻图案；使用所述光阻图案作为蚀刻掩膜，蚀刻所述牺牲层，以曝露所述蚀刻停止层的预定部分；移除所述蚀刻停止层的曝露部分；以及移除所述光阻图案。
4.如权利要求1所述的方法，在所述形成导电层的步骤之后，还包含下列步骤平面化所述导电层，直到曝露出所述牺牲层；移除所述牺牲层；以及通过移除设置在所述层间绝缘层上的导电层，形成下电极。
5.如权利要求3所述的方法，其中，在所述形成岛型光阻图案的步骤，所述光阻图案被形成为使得光阻图案掩盖牺牲层的形成下电极的区域，而打开牺牲层的其余区域。
6.如权利要求2所述的方法，其中，所述蚀刻停止层被用作下电极的一部分。
7.如权利要求6所述的方法，其中，所述蚀刻停止层由选自包括多晶硅、Ti、TiN、WSix和Al的组的材料制成。
8.如权利要求6所述的方法，其中，所述蚀刻停止层由选自包括多晶硅、Ti、TiN、WSix和Al的组的材料组合制成。
9.如权利要求2所述的方法，其中，在所述蚀刻牺牲层的步骤，所述蚀刻停止层的预定部分对应于除了形成下电极的区域以外的区域。
10.如权利要求2所述的方法，还包含在形成所述牺牲层的步骤之后，形成用于硬掩膜的层的步骤，及在形成所述岛型光阻图案的步骤之后，通过使用所述岛型光阻图案作为蚀刻掩膜，蚀刻用于硬掩膜的层的步骤。
11.如权利要求1所述的方法，其中，所述牺牲层由氧化物基材料制成。
12.如权利要求4所述的方法，其中，所述下电极由选自包括Pt、Rh、Ru、Ir、Os、Pd、PtOx、RhOx、RuOx、IrOx、OsOx、PdOx、CaRuO3、SrRuO3、BaRuO3、BaSrRuO3、CaIrO3、SrIrO3、BaIrO3、(La，Sr)CoO3、Cu、Al、Ta、Mo、W、Au、Ag、WSix、TiSix、MoSix、CoSix、NoSix、TaSix、TiN、TaN、WN、TiSiN、TiAlN、TiBN、ZrSiN、ZrAlN、MoSiN、MoAlN、TaSiN和TaAlN，及其组合的组的材料制成。
13.如权利要求4所述的方法，其中，所述下电极形成圆柱形结构。
14.一种半导体装置的制造方法，包含下列步骤通过穿过一层间绝缘层，形成电连接至基板的多个插塞；在所述层间绝缘层和所述插塞上，形成导电蚀刻停止层；在所述蚀刻停止层上，形成牺牲绝缘层；在所述牺牲绝缘层上，形成岛型光阻图案；使用光阻图案作为蚀刻掩膜，蚀刻牺牲绝缘层，以曝露蚀刻停止层的预定部分；移除蚀刻停止层的曝露部分；移除光阻图案；在所述牺牲绝缘层和所述蚀刻停止层的剩余部分上，形成导电层；平面化导电层，直到所述牺牲绝缘层曝露出来；移除牺牲绝缘层；以及通过移除位于所述层间绝缘层上的导电层，形成下电极。
全文摘要
本发明公开一种半导体装置的制造方法。该方法包含下列步骤制备一个半完成半导体基板；在该半完成半导体基板上，形成牺牲层；通过使用岛型光阻图案，使牺牲层图案化，因此可以得到至少一个曝露部分半完成半导体基板的接触孔；及在牺牲层上形成导电层。
文档编号H01L21/02GK1622288SQ200410096270
公开日2005年6月1日 申请日期2004年11月26日 优先权日2003年11月28日
发明者安明圭 申请人:海力士半导体有限公司