晶片级芯片尺寸封装及其制造和使用方法

专利名称：晶片级芯片尺寸封装及其制造和使用方法
技术领域：
本发明总体涉及一种制造集成电路(IC)和半导体器件以及所得结构的 方法。具体而言，本发明涉及半导体封装及制造和使用该封装的方法。更具 体而言，本发明涉及晶片级芯片尺寸封装及制造和使用该封装的方法。
背景技术：
电子产业中特别是对于个人计算机(PC)、移动电话和个人数字助理 (PDA)的最新进展已经激发了人们对于可以迅速处理大量数据的轻、紧凑、 多功能且强有力的系统的需求。这些进展还已经引起了半导体芯片和用于这 些芯片的封装的尺寸的减小。
半导体芯片通常具有形成于包含IC的硅衬底的顶表面的导电焊垫。使 用引线键合来将衬底上的导电焊垫连接到封装衬底上的相应的焊垫。IC中的 电路的复杂性增加需要导电焊垫形成得彼此更接近。随着结合焊垫变窄， (引线键合中)引线的长度需要更长且宽度更窄，这不幸地导致了更大的电 感量，且由此减小了电路的速度。
最近使用的一类封装是晶片级芯片尺寸封装(WLCSP)。例如，参见美 国专利No. 6187615和6287893，其公开的内容一皮引入于此作为参考。
一般地，为了制造WLCSP,处理晶片，且通过光刻工艺和溅射工艺来 封装晶片。该方法比使用管芯键合、引线键合和模制的一般封装工艺更容易。 与一般封装工艺相比，WLCSP的工艺还具有其他优点。首先，可以同时形 成用于形成于晶片上的所有芯片的焊接凸点。第二，在WLCSP工艺期间对 每个半导体芯片的操作进行晶片级测试是可能的。由于这些和其他原因，可
以比一般封装以更低的成本来制造WLCSP。
图l-3示出了几个公知的晶片级芯片尺寸封装。如图l所示，在硅衬底 5上芯片焊垫40由比如铝的金属形成。形成钝化层10来暴露硅衬底5上的 每个芯片焊垫40的部分，同时保护硅衬底5的剩余部分。在钝化层10上方 形成第一绝缘层15,然后在第一绝缘层15的部分和暴露的芯片焊垫40上方形成再分布线(RDL )图案20 (其再分布从结合焊垫40到焊接凸点35的电 信号)。在部分的RDL图案20上形成第二绝缘层25，同时留下暴露的部分 的RDL图案20。在焊接凸点35和RDL图案20之间形成凸点下金属(UBM ) 30。 RDL图案20包含接近芯片焊垫40的第一绝缘层15上的倾斜部分。在 这些区域中，短路可能发生，且图案20可能由于应力而在这些区域中裂开 和变形。
如图2所示，封装50包含RDL图案54， RDL图案54附着到圆柱带状 的焊料连接52。这样的配置具有几个缺点。首先，RDL图案54和焊料连接 52之间的接触区域是最小的，由此恶化了它们之间的电特性。第二，在RDL 图案54和焊料连接52之间的接触表面中由于应力可能产生短路。第三，将 与形成于芯片焊垫56上的焊接凸点58相连接的焊料连接52暴露于封装50 的外部，即空气。于是，存在水汽渗透入焊料连接52的较高的可能性，且 减小了焊料连接52的可靠性。第四，只有通过进行许多工艺步骤才能完成 封装50,因此制造成本高。
如图3所示，封装70包含RDL图案76，其通过连接凸点74与芯片焊 垫72电连接。但是，RDL图案在连接凸点74上倾斜，如上所述那样由于应 力而导致裂紋。而且，连接凸点74由镀覆工艺制成且由铝、铜、银或其合 金形成。因此，封装60不易制造。
对于常规WLCSP还存在其他问题。通常，这样的封装使用UMB (即， 图1中的层30)和两层绝缘层(即，图1中的层15和25),所述绝缘层由 聚合物材料制成，比如聚酰亚胺和苯并环丁烯(BCB)。因为使用的材料和 设备，这样的结构制造复杂且非常昂贵，而且，各层之间的热膨胀系数(CTE) 可以在IC中诱发热应力，且在这些聚合物材料的高温固化期间损伤IC。
而且，常规的封装方法在倒装片封装中使用了导电膜或导电膏。例如， 参见美国专利No. 5,9494,142、 6,509,634和6,518,097,其公开的内容引入于 此作为参考。 一般地，这些方法使用了硅管芯上的金凸点，且然后使用超声 结合凭借导电膜或导电膏将其结合到衬底(通常陶瓷)。但是这样的方法具 有高成本和低可靠性的缺点。
另外，包括WLCSP的半导体封装的趋势是使用更小、更轻和更薄的形 状因子，这样的形状因子能够制造更小的半导体器件。但是，在具有小管芯 和大量I/O的WLCSP封装中使用较小的形状因子可以引起制造困难。这些困难之一是将管芯501上的焊料球(即，小节距)与印刷电路板502上的焊 盘(lands) /焊垫(即，大节距)对准，如图31所示。

发明内容
本发明提供了一种封装的半导体器件(晶片级芯片尺寸封装)，所述器 件在芯片焊垫和RDL图案之间没有包含UBM。所述器件包含RDL图案和 焊接凸点之间的单一的非聚合物绝缘层，在那里绝缘层不需要高温固化工艺 且因此不会在器件中诱发热应力。通过消除芯片焊垫和RDL图案之间的 UBM，减小了所述器件的制造成本。
本发明还提供了一种封装的半导体器件(晶片级芯片尺寸封装)，所述 器件包含粘结膜，所述粘结膜包含夹在具有Cu基的柱凸点的芯片和包含结 合焊垫的衬底之间的导电颗粒。某些导电颗粒夹在柱凸点和结合焊垫之间以 产生导电通路。所述器件在没有分配焊料和回流焊料的步骤下被制造，且可 以可选地消除使用再分布迹线。使用这样的配置增加了第二晶片级芯片尺寸 封装的可靠性。
本发明还提供了一种封装的半导体器件(晶片级芯片尺寸封装)，所述 器件包含导电粘结材料作为半导体管芯和构图的导电衬底之间的电互连路 径。构图的导电衬底不仅充当衬底，而且作为将管芯的紧密的焊垫布局转化 为电路板中焊料球的较大的阵列配置的再分布层。使用本发明允许形成克服 了管芯尺寸芯片封装中使用的管芯尺寸的限制的较低价格的芯片尺寸封装， 以及可以通过印刷电路板来获得的输入输出图案。于是，对于任何小的管芯， 本发明可以提供相似于印刷电路板的节距(即，界面)。


图1-39是根据本发明的器件和形成该器件的方法的一方面的视图，其
中
图l是常规晶片级芯片尺寸封装的横截面视图； 图2是另一常规晶片级芯片尺寸封装的横截面视图； 图3是另一常规晶片级芯片尺寸封装的横截面视图； 图4是显示根据本发明的一方面的晶片级芯片尺寸封装的制造方法中的 一阶段的横截面图；图5是显示根据本发明的 一方面的晶片级芯片尺寸封装的制造方法中的
一阶段的横截面图6是显示根据本发明的一方面的晶片级芯片尺寸封装的制造方法中的 一阶段的横截面图7是显示根据本发明的一方面的晶片级芯片尺寸封装的制造方法中的 一阶段的横截面图8是显示根据本发明的一方面的晶片级芯片尺寸封装的制造方法中的 一阶段的横截面图9是显示根据本发明的一方面的晶片级芯片尺寸封装的制造方法中的 一阶段的横截面图10是显示根据本发明的一方面的晶片级芯片尺寸封装的制造方法中 的一阶段的横截面图11是根据本发明的 一方面的晶片级芯片尺寸封装的横截面图12-15示出本发明的一方面中的晶片级芯片尺寸封装的制造方法中的 阶段；
图16绘制了本发明的一方面中的晶片级芯片尺寸封装的制造方法中的 另一阶段；
图17绘制了在本发明的另 一方面中的形成晶片级芯片尺寸封装的工艺； 图18-25示出本发明的一方面中的晶片级芯片尺寸封装的制造方法中的 阶段；
图26绘制了本发明的一方面中可以使用的导电颗粒； 图27绘制了本发明的一方面中晶片级芯片尺寸封装； 图28显示本发明的一方面中晶片级芯片尺寸封装的制造方法中的阶段； 图29-30示出本发明的一方面中的晶片级芯片尺寸封装的制造方法中的 阶段；
图31示出了常规的晶片级芯片尺寸封装的问题；
图32-33示出本发明的一方面中的晶片级芯片尺寸封装的制造方法中的 阶段；
图34示出本发明的一方面中的部分的晶片级芯片尺寸封装； 图35-36示出本发明的一方面中的晶片级芯片尺寸封装的制造方法中的 阶段；图37示出本发明的一方面中的部分的晶片级芯片尺寸封装； 图38示出本发明的一方面中的晶片级芯片尺寸封装的制造方法中的一 阶段；
图39示出了本发明的一方面中的晶片级芯片尺寸封装。 结合该说明书所呈现的图1-39仅是根据本发明特别而非完全的部分的 器件和形成该器件的方法。与以下的描述一起，附图示出并说明了本发明的 原理。在附图中，为了清晰起见夸大了层和区的厚度。还可以理解，当层被 称为在另一层或基板"上"时，其可以直接在其他层或基才反上，或中间层也 可以存在。在不同的附图中相同的参考标号代表了相同的元件，且省略了它 们的描述。
具体实施例方式
参考附图现将在其后更加全面地描述本发明，在附图中示出了本发明的 优选实施例。但是，本发明可以实现为许多的不同的形式且不应解释为限于 这里阐述的实施例。而是，提供这些方面使得本公开充分和完整，且将本发 明的构思传达给本领域的技术人员。虽然相对于IC芯片描述了本发明，但 是本发明可以被用于需要封装的其他器件，即，硅MEMS器件、LCD显示 器、光电子等。
图4到IO示出了本发明的一个方面，用于制造包含再分布线(RDL) 图案的晶片级芯片尺寸封装，该RDL图案在焊接凸点的底部和芯片焊垫的 顶表面之间不倾斜。参考图4，制备衬底(或芯片)100,在衬底100上形成 钝化层110和芯片焊垫115。衬底100可以是任何本领域中公知的半导体衬 底，包括"化合物"半导体和单晶硅。钝化层110可以由本领域中公知的任 何介电材料制成，比如氮化硅、氧化硅或SOG。
然后，在衬底100的上表面上形成芯片焊垫115。首先，通过常规的掩 模和蚀刻工艺来去除该区域中的钝化层的部分。然后，覆盖沉积(blanket deposit)用于芯片焊垫115的金属，且通过蚀刻和平面化来去除结合焊盘不 需要的金属层的部分。芯片焊垫115可以由导电材料制成，比如金属和金属 合金。在本发明的一个方面中，芯片焊垫包括铝。
接下来使用毛细管130将引线120贴附到芯片焊垫115。如图5中所示， 将引线120的底部结合到芯片焊垫115。然后在预定的压力下执行模压工艺来压制引线120,由此形成才莫压的柱凸点125。通过^f吏用毛细管130,可以采 用简单的结构和简单的制造工艺来形成模压的柱凸点125。
如图6所示，然后沉积第一绝缘层135来覆盖模压的柱凸点125和钝化 层IIO。在本发明的该方面中，第一绝缘层135由介电聚合物材料制成，比 如BCB、聚酰亚胺(PI)、和环氧模制化合物(EMC)。如图7所示，使用 常规的工艺来平面化第一绝缘层135和模压的柱凸点125。在平面化工艺中， 形成柱凸点125，和第一绝缘层135，。在本发明的一方面中，使用化学机械抛 光(CMP)工艺来平面化第一绝缘层135和柱凸点125。
如图8所示，在柱凸点125，和第一绝缘层135，上形成再分布线(RDL) 图案140。 RDL图案140电连接柱凸点125，和在随后的工艺期间形成的焊接 凸点(如下述)。通过覆盖沉积金属层来形成该RDL图案，然后通常通过掩 模和蚀刻来去除RDL图案140不需要的金属层的部分。RDL图案140可以 包含任何导电材料，比如金属和金属合金。这样的金属和金属合金的实例包 括Cu、 Al、 Cr、 NiV和Ti。在本发明的一个方面中，RDL包括Cu、 Al、 Cr和Cu或选自NiV和Ti的材料的复合层。在图1所示的常规的晶片级芯 片尺寸封装中，RDL图案20由依次在芯片焊垫40上沉积的Al、 NiV、 Cu、 NiV和Cu形成。这样的配置具有差的粘结特性和可靠性，其不容易制造且 具有高的制造成本。
如图9所示，然后形成第二绝缘层150来覆盖RDL图案140和第一绝 缘层135，。通常通过掩模和蚀刻来去除部分的第二绝缘层150来暴露其后将 贴附焊接凸点的部分的RDL图案140。如图IO所示，然后将焊接凸点160 贴附到RDL图案140的暴露的部分，如本领域中所公知的。柱凸点包括任 何比如金属和金属合金的导电材料。在本发明的一方面中，柱凸点包括金 (Au)或铜(Cu )。
在图IO中示出了晶片级芯片尺寸封装IOOO。硅衬底IOO包括IC(未显 示)和芯片焊垫115，芯片焊垫115延伸到钝化层110中且被钝化层110包 围。将来自包含在衬底100的IC的电信号传输通过芯片焊垫115、 RDL图 案140到焊接凸点160,且然后到封装半导体器件的外部(即，到电路板)。
在图10的器件中，第一绝缘层135，包围和覆盖柱凸点125，。因为在本 发明的该方面中第一绝缘层135，和柱凸点125，的顶表面是同平面的，所以 RDL图案140可以形成为基本平面的层，而没有倾斜的部分。因此，防止由于应力引起的RDL图案中的裂紋。
图10所示的RDL图案140被示出为仅在部分的柱凸点125，的上表面上。 在本发明的另一方面中，可以形成RDL图案来覆盖整个柱凸点125，，于是 提高了晶片级芯片尺寸封装1000的电特性和可靠性。
在常规的晶片级芯片尺寸封装中，图1的RDL图案20包含倾斜的部分。 因此，极难在图1中形成厚的第一绝缘层115。但是，在本发明的该方面中， 图10中的第一绝缘层135，形成为厚层。
图11示出了本发明的另一方面，其中晶片级芯片尺寸封装具有两层 RDL图案。晶片级芯片尺寸封装2000包含衬底(或芯片)100;钝化层 110;芯片焊垫115;柱凸点125，，形成于芯片焊垫115上且由第一绝缘层 135，包围；中间RDL图案210,连接柱凸点125，和中间柱凸点220;中间绝 缘层230，绝缘中间RDL图案210; RDL图案140，连接中间柱凸点220和 焊接凸点160;第二绝缘层150，绝缘RDL图案140;和焊接凸点160,贴 附到每个RDL图案140的部分。
图11中没有描述的组件与参考图IO所说明的那些组件相同。图10和 11中的相同参考标号指示相同的元件，所述元件具有基本相同功能，由相同 的材料形成且以基本相同的形式形成。中间柱凸点220、中间RDL图案210 和中间绝缘层230的结构、功能、材料和效果分别与柱凸点125、 RDL图案 140和第二绝缘层150基本相同。中间柱凸点220连接中间RDL图案210 和RDL图案140。每个中间RDL图案210形成于每个中间柱凸点220的底 部。中间绝缘层230暴露了部分的中间RDL图案210,从而其可以与中间柱 凸点220连接。
在本发明另一方面，除图11所示的两层RDL图案外，可以形成附加的 中间柱凸点、中间RDL图案和中间绝缘层来形成三(或更多)层RDL图案。
在上述的本发明的方面中，可以在焊接凸点和芯片焊垫之间减小或防止 在本领域中的RDL图案的倾斜部分。这样的配置抑止了 RDL图案中的裂紋， 即使在下面的绝缘层具有大的厚度的情况。另外，可以使用毛细管来容易并 便宜地形成柱凸点。
在本发明的另一方面中，以图12-17中描迷的方式来制造晶片级芯片尺 寸封装，以在芯片焊盘和RDL图案之间没有包含UBM且包含单一非聚合物 绝缘层。在本发明的该方面，且如图17所示，首先再分布结合焊垫(如图12-15中更详细所示)。然后，在晶片上形成柱凸点(在图16中更详细所示)。 然后直接或者通过使用焊料膏将焊料球贴附到柱凸点，且将焊料球回流。然 后，得到的封装的半导体器件安装于电路板上，如本领域中公知的。
在本发明的该方面，且如图12-13中所示，获得了包含IC 305的衬底(或 芯片)300 (基本相似于衬底100)。然后在衬底300上形成钝化层310 (基 本相似于钝化层110)。然后去除部分的钝化层，且在该暴露的部分中形成芯 片焊垫315 (基本相似于芯片焊垫115)。用于这些工艺的方法基本相似于上 述的方法。
接下来，如图14所示，直接在芯片焊垫315和钝化层310上形成再分 布(RDL)图案340。 RDL图案340电连接芯片焊垫315和在随后工艺器件 形成的焊接凸点365 (如下所述)。通过覆盖沉积金属层并然后通常通过掩模 和蚀刻来去除RDL图案340不需要的部分的金属层，从而形成RDL图案 340。 RDL图案340可以包含任何的导电材料，比如金属和金属合金。这样 的金属和金属合金的实例包括Cu、 Al、 Cr、 NiV和Ti。在本发明的另一方 面中，RDL图案包括A1。
接下来，如图15所示，形成绝缘层350来覆盖RDL图案340。在本发 明的该方面，在RDL图案340上覆盖沉积用于绝缘层的材料。然后使用掩 模和蚀刻工艺来去除区域375的区域中的该绝缘材料的部分(在那里将在后 形成柱凸点365 )。
用于绝缘层350的材料不包括如BCB、 PI和EMC的聚合物材料。如上 所述，在常规的WLCSP中通常使用如此的材料。但是，为了形成这样的层， 将包含该材料的结构进行高温加热工艺。该加热对于固化聚合物材料是必须 的。不幸的是，这样的高温加热工艺损伤了在聚合物材料下面包括衬底300 中的IC 305的结构。
在本发明的该方面中，绝缘层350没有由聚合物材料制成。而是，绝缘 层350由介电非聚合物材料制成。这样的非聚合物介电材料的实例包括氮化 石圭、氧化硅和氧氮化v5圭。通过本领域的任何7>知的方法可以沉积如此的材料。
在本发明的该方面，仅使用了单层作为再分布层。在图4-10所示的本 发明的该方面中，使用UBM和金属层将来自芯片焊垫115的电信号再分布 到柱凸点160。在本发明的该方面通过仅使用金属层，可以消除UBM的制 造成本。于是本发明的该方面仅使用单导电层作为WLCSP中的RDL图案。如图16所示，然后在RDL图案340的暴露的部分上(在区域375中) 形成柱凸点。采用如本领域所公知的覆层并通过电镀用于柱凸点的材料，可 以形成柱凸点365A。在本发明的该方面，用于柱凸点的材料是Cu且覆层是 Ni/Au合金。
或者，通过引线^建合工艺可以形成柱凸点365B。在本发明的该方面， 使用毛细管385将涂布的引线380贴附到RDL图案340。如图16所示，首 先将引线380的底部结合到RDL图案340的金属。然后在预定的压力下执 行压模工艺来压制引线380来形成压模的柱凸点365B。通过使用毛细管， 可以采用简单的结构和简单的制造工艺来形成压制的柱凸点365B。在本发 明的一个方面，用于引线的材料包括Cu且涂层包括Pd。
最后，如图17所示，然后直接或者通过使用焊料膏将焊料球贴附到柱 凸点，且将焊料球回流。使用本领域公知的常规工艺来执行这些工艺。
在本发明的又一方面，以图18-30所示的方式来制造晶片级芯片尺寸封 装。使用该工艺，消除了分配焊料和回流焊接凸点的步骤，且可选地消除再 分布迹线的使用。在本发明的该方面，在芯片和衬底之间使用了粘结膜或膏。
在本发明的该方面，如图18-19所示，提供了包含IC405的衬底(或芯 片)400 (基本相似于衬底100)。然后在芯片400上形成钝化层410 (基本 上相似于钝化层110)。然后去除部分的钝化层且在暴露的部分中形成芯片焊 垫415 (基本相似于芯片焊垫115)。用于这些工艺的方法基本相似于上述的 方法。
接下来，如图20所示，再分布(RDL)图案440可选地直接形成于芯 片焊垫415和钝化层410上。根据是否需要再分布，可以采用或不采用RDL 图案440来形成半导体封装。当使用时，RDL图案440电连接芯片焊垫415 和在随后的工艺期间形成的焊接凸点465 (如下述)。通it^盖沉积金属层并 然后通常通过掩模和蚀刻来去除RDL图案440不需要的部分的金属层，从 而形成RDL图案440。 RDL图案440可以包含任何的导电材料，比如金属 和金属合金。这样的金属和金属合金的实例包括Cu、 Al、 Cr、 NiV和Ti。 在本发明的另一方面中，RDL图案包括A1。
接下来，如图20所示，当使用RDL图案440时，形成绝缘层450来覆 盖RDL图案440。在本发明的该方面，在RDL图案440上覆盖沉积用于绝 缘层的材料。然后使用掩模和蚀刻工艺来去除区域475的区域中的该绝缘材料的部分(在那里将在后形成柱凸点465 )。
用于绝缘层450的材料不包括如BCB、 PI和EMC的聚合物材料。如上 所述，在常规的WLCSP中通常使用如此的材料。但是，为了形成这样的层， 将包含该材料的结构进行高温加热工艺。该加热对于固化聚合物材料是必须 的。不幸的是，这样的高温加热工艺损伤了在聚合物材料下面包括衬底400 中的IC 405的结构。
在本发明的该方面中，绝缘层450不是由聚合物材料制成。而是，绝缘 层450由介电非聚合物材料制成。这样的非聚合物介电材料的实例包括氮化 硅、氧化硅和氧氮化硅。
然后在图19中所示(没有再分布层)和图20中所示(具有再分布层) 的结构上形成柱(或柱凸点)465。如图21和22所示，在芯片焊垫415和 RDL图案440的暴露的部分(在区域475中)上分别形成柱465。采用如本 领域所公知的覆层并通过电镀用于柱凸点的材料，可以形成柱凸点465。在 本发明的一个方面，用于柱凸点的材料是Cu,且覆层是Pd。或者，通过如 上所述的引线4建合工艺可以形成柱凸点465。
接下来，如图23和24所示，将包含导电颗粒495的粘结层458施加到 图21和22的结构。如这里所述，粘结层458贴附芯片400和衬底101,同 时充当有限的导体。任何以该方式起作用的材料可以被用作粘结层458,包 括具有在其中的导电颗粒的粘结材料。在本发明的一方面，粘结层458包括 ACF (各向异性导电膜)、ACP (各向异性导电膏)或ICP (各向同性导电膏)。
使用本领域中的任何公知机制可以施加粘结层458。例如，当ACP被用 作粘结剂时，可以通过丝网印刷来施加粘结层458。作为另一实例，当ACF 被用作粘结剂时，通过膜贴附工艺可以施加层458。
导电颗粒459可以是本领域中的任何公知的，其可以与粘结材料一起使 用。在图26中示出了在粘结层458中可以使用的导电颗粒的实例。导电颗 粒459a包括具有由绝缘层包围的金属层的聚合物颗粒。导电颗粒459b包括 由绝缘层包围的金属颗粒。当在柱凸点和衬底之间存在接触时，在导电颗粒 中的绝缘层破裂，由此形成导电路径(如下述)。
接下来，提供了具有结合焊垫201 (也称为电极焊垫)的衬底101。结 合焊垫201是通过其将衬底101贴附到包含柱465的芯片400的部分。在衬 底101上可以设置结合焊垫201，如本领域所^^知。在本发明的一个方面，通过常规沉积和蚀刻工艺来提供结合焊垫。衬底101可以由任何适当的材料 制成。用于衬底的适当的材料的一个实例是高玻璃转变的材料，如
Bismalesimide Triazine ( BT)环氧。
接下来，使用任何公知的倒装片工艺来贴附芯片400和衬底101。在本 发明的一个方面，将包含柱465的芯片倒转且放置在包含粘结层458的衬底 IOI上。或者，如图25所示，可以将粘结层458放置在芯片400上，且将衬 底IOI倒转且放置在芯片400上。在本发明的又一方面，可以在贴附芯片400 和村底101之前在两者上均形成粘结层。当接触衬底101和芯片400时，结 合焊垫201和柱465应基本被对准，如本领域所公知。
接下来，施加压力同时预固化粘结材料，由此初步连接芯片400和衬底 101。该工艺中的压力仅需要足够保持芯片400和衬底101在一起同时预固 化粘结层458。施加的压力一般可以从约2到3 Kgf/cn^的范围， 一般持续 0.2到约5秒。
然后通过本领域中的任何机制来最终固化粘结材料，其将依据所使用的 材料。 一般地，可以施加光和/或热来固化粘结层458。在本发明的一个方面， 通过在充分的温度下(在约180摄氏度的范围)持续充分的时间(大于约20 秒)加热来固化粘结剂来完成固化工艺。
粘结层458包含在粘结层458的内部以一定间隙设置的导电颗粒459。 于是，如图27所示，当贴附芯片400和衬底101时，至少一个导电颗粒位 于柱凸点465和结合焊垫201之间。因为粘结层458的主体不是导电材料，
垫201之间的导电颗粒。
在将芯片和衬底彼此贴附之后，在图27中绘示了所得到的结构。然后， 将该结构通过本领域公知的任何工艺来封装。在本发明的一方面，如图28 所示，通过首先将支撑膜501施加到衬底201的背侧来进行封装。在本发明 的一个方面，支撑膜是聚酰亚胺(PI)膜。接下来，通过任何公知的手段， 例如通过使用环氧模制化合物的转移模制(transfer molding )、通过施加的条 形状的液体模制化合物、或通过阵列模制(arraymolding),从而施加模制化 合物502。在施加模制化合物之后，使用本领域公知的工艺来去除支撑膜501 。
在^t制工艺之后，可以电测试非单体的半导体封装。当半导体封装为条 形状时执行参数测试。在电测试之后，可以激光标识半导体封装中的成型的模制材料。在激光标识之后，使用任何适当的工艺来单体化半导体封装阵列 中的半导体封装，比如通过切割和划片。
图18-28绘制了 WLCSP中芯片焊垫415的使用。在本发明的一方面， 可以消除芯片焊垫415。芯片焊垫通常在随后的工艺期间用于保护芯片(IC 405 )。通过粘结层458也可以实现如此的功能。于是，在本发明的该方面， 可以消除芯片焊垫415,如图29-30所示。
在本发明的该方面，半导体封装具有以下的优点。首先，半导体封装更 可靠。通过采用ACF的倒装片方法制成的公知半导体封装因为两个原因易 于失效。首先，或者在接触区上或者在导电颗粒上形成非导电膜。第二，由 于或者粘结力的损失或压缩力的释放引起导电元件之间的机械接触的损失。 在本发明中，通过封装减小或消除了这些失效机制。封装减小导电颗粒的水 汽侵蚀和氧化。封装还在ACF上提供了压缩的残余应力且减小了高温度/次 数下的蠕变。
第二优点在于粘结材料(ACF和ACP)不包含大量的铅，且因此比焊 料更加环保。第三优点在于因为较小的颗粒尺寸所以本发明的半导体封装比 现在使用焊料膏的那些封装提供了更高的分辨率能力。第四优点在于本发明 的半导体封装在比焊接所需的那些温度要低很多的温度下固化，由此减小了
热应力且对于热敏感组件和衬底更好。最后的优点在于与焊接工艺相比需要 更少的工艺步骤，例如，不需要助焊剂和助焊剂净化工艺。
在本发明的又一方面，以图32-39所示的方式来制造晶片级芯片尺寸封 装。在本发明的该方面，且如图32所示，提供了导电衬底515 (也称为"衬 底"或"衬底515")。在本发明的该方面，导电衬底515充当用于如下述的 粘结层的衬底，且包括一种在后用于形成如下述的导电信号迹线以及村底的 材料。由此，可以使用任何可以提供这些功能的材料来形成村底515。在本 发明的一方面，由导电材料形成衬底515,如金属箔或金属合金箔，比如Cu 或A1。在本发明的一方面，衬底515包括Cu箔。在本发明的另一方面，Cu 箔是一种Cu箔，其具有足够操作性和稳定性的重量，且能够承载合理量的 电流。 一般地，Cu箔可以为约0.5到约2盎司(oz)。在本发明的一方面， Cu箔是2盎司箔。可选地，Cu箔的搡作性和稳定性可以通过在Cu箔的背 侧上使用比如B阶聚合物的聚合物粘结材料来增加。在本发明的另一方面， 村底可以包括多层金属箔层。导电衬底515可以具有与其上述的功能相一致的任何厚度。
一般地，衬
底的厚度的范围可以从约70到约300微米。在本发明的一方面，比如当使 用Cu箔时，衬底515的厚度是约70微米。
如图32所示，将包含导电颗粒559的粘结层510施加到导电衬底515。 如这里所述，粘结层510将衬底515贴附到管芯500 (如下述)，同时充当有 限的导体。任何以该方式起作用的材料可以被用作粘结层510,包括具有导 电颗粒在其中的粘结材料，以及那些上述的用于粘结层458的材料。在本发 明的一个方面，粘结材料可以具有液体(比如^象ACP或ICP的膏)或固体 (比如像ACF的膜)的形式。粘结材料的液体形式和固体形式均包含基本 相同的组成(就导电颗粒、树脂、硬化剂等而言)，但是具有不同量的稀释 剂(即，对于固态的低量的稀释剂且对于液体的高量的稀释剂)。因为在随 后的工艺期间稀释剂蒸发，粘结材^F的液体形式和固体形式均可以用于本发 明中。
使用本领域中的任何公知机制可以施加粘结层510。例如，当ACP被用 作粘结剂时，可以通过丝网印刷来施加层510。作为另一实例，当ACF被用 作粘结剂时，可以通过膜贴附工艺来施加层510。
导电颗粒459可以是本领域中的任何公知的，其可以与粘结材料一起使 用。在图26中示出了在粘结层458中可以使用的导电颗粒的实例。导电颗 粒459a包括具有由绝缘层包围的金属层的聚合物颗粒。导电颗粒459b包括 由绝缘层包围的金属颗粒。当在柱凸点和衬底之间存在接触时，在导电颗粒 中的绝缘层破裂，由此产生导电路径(如上所述)。通常，导电颗粒包括约1 到约40wt。/。的粘结材料。在本发明一方面，导电颗粒包括约4到约20wt% 的粘结材料。
可以针对期望的器件的具体类型设计导电颗粒的含量、尺寸和种类以及 因此的在粘结层510中的导电率的量。于是，可以将粘结层510的绝缘电阻 从约108cm.Q (对于具有小于30的间距的包含约20%的Au颗粒)到约 10"cnvQ或更多(对于包含约4。/。的Ni颗粒)进行调节。
粘结层510可以具有与其上述的功能相一致的任何厚度。 一般地，衬底 的厚度的范围可以从约5到约200微米。在本发明的一方面，比如当使用包 含导电填料的由环氧或丙稀基材料制成的ACF时，粘结层510的厚度的范 围可以从约25到约50微米。粘结层应匹配管芯上的凸点的高度。如图32所示，然后提供管芯500。管芯(或芯片)500可以是如本领域 中公知的任何常规的管芯。然后可以在管芯上形成可选的钝化层(基本相似 于钝化层110 )。当使用时，然后在集成电路508的区域中去除部分的钝化层， 且在所暴露的部分中形成芯片焊垫512。用于这些工艺的方法基本相似于那 些上述的方法。
然后，形成柱(或柱凸点)505。如图32所示，在芯片焊垫512上分别 形成柱505。采用如本领域所公知的覆层通过电镀用于柱凸点的材料，可以 形成柱凸点505。在本发明的一个方面，用于柱凸点的材料是Cu,且覆层是 Pd。或者，通过如上所述的引线4建合工艺可以形成柱凸点505。
接下来，使用任何公知的倒装片工艺来贴附管芯500 (包含柱505 )和 具有在其上的粘结层510的导电衬底515。在本发明的一个方面，将包含柱 505的管芯500倒转且放置在包含粘结层510的衬底515上。或者，如上所 述，可以将粘结层510放置在包含柱505的管芯500上，且将村底515倒转 且放置在其上。在本发明的又一方面，可以在贴附管芯500和衬底515之前 在两者上均形成粘结层510。
接下来，施加压力同时预固化粘结材料，由此初步连接管芯500和衬底 515。该工艺中的压力仅需要足够保持这两个组件在一起同时预固化粘结层 510。施加的压力一般可从约2到3 Kgf/cm2的范围， 一般持续0.2到约5秒。
然后通过本领域中的任何机制来最终固化粘结材料，其将依据所使用的 材料。 一般地，可以施加光和/或热来固化粘结层510。在本发明的一个方面， 通过在充分的温度下(在约180摄氏度的范围)持续充分的时间(大于约20 秒)加热来固化粘结剂来完成固化工艺。
在该热压结合工艺之后，如图33所示，将管芯500和衬底515电和机 械连接。粘结层510包含在粘结层510的内部以一定间隙设置的导电颗粒 459。于是，如图34所示，当贴附管芯500和衬底515时，至少一个导电颗 粒位于柱凸点505和衬底515之间。因为粘结层510的主体不是导电材料， 所以管芯500和衬底515之间的仅有的导通基本上是通过该导电颗粒。
在将芯片和衬底彼此贴附之后，在图33中绘示了所得到的结构。然后， 将该结构通过本领域公知的任何工艺来封装。在本发明的一方面，如图35 所示，通过任何本领域的公知的上模制(overmolding )工艺来进行封装。例 如，参见美国专利No. 6,537,853所述的工艺，其公开通过参考引入于此。在本发明的 一个方面，上模制工艺包括上述的那些模制工艺。
在形成封装517的模制工艺之后，然后蚀刻衬底515来形成电信号迹线。 本领域公知的任何蚀刻工艺可以被用于蚀刻衬底515来形成信号迹线511。 在本发明的一个方面，通过常规的工艺来执行蚀刻，所述常规的工艺包括光 致抗蚀剂涂布、显影、蚀刻和剥离。在本发明的另一方面，执行蚀刻工艺， 从而构图的衬底作为将形成于管芯500上的紧密焊垫布局转变到电路板所需 的较大节距布局的再分布层。如图37所示，构图的衬底将来自管芯焊垫位 置505的电信号再分布到焊料球所在且用于安装于电路板上的位置525。
在本发明的一方面，然后镀覆包括构图的衬底的迹线516。该镀覆工艺 将导电层放置在迹线的上方来保护构图的村底免受氧化。在本发明中用于该 目的任何导电材料可以被用在本方面中，比如Au、 Ni、 Pd和其组合或合金。 在本发明的一个方面，可以使用Ni/Pd作为镀覆的材料。
接下来，可选地在所得到的结构上形成焊料抗蚀剂层530。因为粘结层 510可以具有高的水汽吸收率，所以焊料抗蚀剂层530可以保护粘结层510 免受水汽和外部冲击的影响，并且可以在构图的衬底515上印刷以将用于焊 料球贴附的区域排除在外。如果需要，然后可以通过任何本领域公知的工艺 以及上述的那些工艺将焊料球535贴附。
接下来，可以电测试非单体的半导体封装。当半导体封装为条形状时执 行参数测试。在电测试之后，可以激光标识半导体封装中的成型的模制材料。
封装，如图39所示，比如通过切割和划片。
在本发明的该方面，半导体封装具有以下的优点。首先，使用简单的工 艺形成半导体封装。第二，贴附到管芯的导电衬底还充当再分布层。第三，
四，用于生产的成本(具体而言对于组装件)比常规的WLCSP的成本低很 多。最后，封装尺寸的减小是相当显著的。例如，1.9 mmx2.5 mm的管芯 尺寸通常需要具有约4mmx4mm尺寸的封装。使用本发明，相同管芯尺寸 仅需要3 mm x 2.5 mm或更小尺寸的封装。
已经描述了本发明的这些方面，可以理解由权利要求界定的本发明不限 于上述描述中所阐述的具体细节，因为许多其明显的变化是可能的而不脱离 其精神或范围。
权利要求
1、一种晶片级芯片尺寸封装，包括芯片焊垫，在衬底上方；再分布线图案，在所述芯片焊垫上；和绝缘层，覆盖部分的所述再分布线图案，其中，所述绝缘层包括非聚合物介电材料。
2、 如权利要求1所述的封装，还包括柱凸点，在没有被所述绝缘层 覆盖的再分布线图案的部分上。
3、 如权利要求1所述的封装，还包括钝化层，在所述衬底和所述再 分布线图案之间。
4、 如权利要求1所述的封装，其中，所述绝缘层包括氮化硅、氧化硅 或氧氮化硅。
5、 如权利要求1所述的封装，其中，所述芯片焊垫和所述再分布线图 案包括铝。
6、 如权利要求2所述的封装，其中，所述柱凸点包括Cu。
7、 如权利要求2所述的封装，其中，在所述芯片焊垫和所述再分布线 图案之间没有凸点下金属。
8、 一种晶片级芯片尺寸封装，包括 芯片焊垫，在衬底上方； 再分布线图案，在所述芯片焊垫上；绝缘层，覆盖部分的所述再分布线图案，其中，所述绝缘层包括非聚合 物介电材料；和柱凸点，在没有被所述绝缘层覆盖的再分布线图案的部分上。
9、 一种封装的半导体器件，包括 芯片焊垫，在衬底上方； 再分布线图案，在所述芯片焊垫上；绝缘层，覆盖部分的所述再分布线图案，其中，所述绝缘层包括非聚合 物介电材料；和柱凸点，在没有被所述绝缘层覆盖的再分布线图案的部分上。
10、 一种包含封装的半导体器件的电子设备，所述器件包括芯片焊垫，在衬底上方；再分布线图案，在所述芯片焊垫上；绝缘层，覆盖部分的所述再分布线图案，其中，所述绝缘层包括非聚合 物介电材料；和柱凸点，在没有被所述绝缘层覆盖的再分布线图案的部分上。
11、 一种形成晶片级芯片尺寸封装的方法，包括 在衬底上方设置芯片焊垫；在所述芯片焊垫上设置再分布线图案；设置覆盖部分的所述再分布线图案的绝缘层，其中，所述绝缘层包括非 聚合物介电材料；和在没有被所述绝缘层覆盖的再分布线图案的部分上设置柱凸点。
12、 一种形成晶片级芯片尺寸封装的方法，包括 提供衬底，在所述衬底的部分上具有钝化层；在不包含所述钝化层的衬底的部分上形成芯片焊垫； 在所述芯片焊垫上和所述钝化层的部分上形成再分布线图案； 在部分的所述再分布线图案上形成绝缘层，其中，所述绝缘层包括非聚 合物介电材料；和在没有被所述绝缘层覆盖的再分布线图案的部分上形成柱凸点。
13、 如权利要求12所述的方法，包括不使用高温固化工艺来形成所述 绝缘层。
14、 如权利要求12所述的方法，其中，在所述芯片焊垫和所述再分布 线图案之间没有凸点下金属。
15、 如权利要求12所述的方法，包括通过电镀工艺或引线键合来形成 所述柱凸点。
16、 如权利要求15所述的方法，包括通过使用毛细管将涂钯的铜引线 键合到所述再分布图案来形成所述柱凸点。
17、 如权利要求15所述的方法，其中，所述引线4建合工艺提供了具有 压模形状的柱凸点。
18、 一种形成封装的半导体器件的方法，包括 在衬底上方设置芯片焊垫；在所述芯片焊垫上设置再分布线图案；设置覆盖部分的所述再分布线图案的绝缘层，其中，所述绝缘层包括非聚合物介电材料；和在没有被所述绝缘层覆盖的再分布线图案的部分上设置柱凸点。
19、 一种形成包含封装的半导体器件的电子设备的方法，所述方法包括 提供一种封装的半导体器件，所述器件包括芯片焊垫，在衬底上方；再分布线图案，在所述芯片焊垫上；绝缘层，覆盖部分的所述再分布线图案， 所述绝缘层包括非聚合物介电材料；和在没有被所述绝缘层覆盖的再分布线 图案的部分上设置柱凸点；将所述封装的半导体器件安装于电路板上。
20、 一种晶片级芯片尺寸封装，包括 芯片，包含柱凸点；衬底，包含结合焊垫；和粘结材料，包含位于所述芯片和所述衬底之间的导电颗粒。
21、 如权利要求20所述的封装，其中，至少一个所述导电颗粒位于所 述柱凸点和所述结合焊垫之间。
22、 如权利要求20所述的封装，其中，所述导电颗粒包括具有绝缘层 的金属。
23、 如权利要求20所述的封装，其中，所述粘结材料包括各向异性导 电膜，各向异性导电膏、或各向同性导电膏。
24、 如权利要求20所述的封装，其中，所述芯片不包含焊料膏。
25、 如权利要求20所述的封装，其中，所述柱凸点包含Cu。
26、 一种晶片级芯片尺寸封装，包括 芯片，包含柱凸点，所述柱凸点包含Cu; 衬底，包含结合焊垫；和粘结材料，包含位于所述芯片和所述衬底之间的导电颗粒，至少一个所 述导电颗粒位于所述柱凸点和所述结合焊垫之间。
27、 一种封装的半导体器件，包括 芯片，包含柱凸点，所述柱凸点包含Cu; 衬底，包含结合焊垫；和粘结材料，包含位于所述芯片和所述衬底之间的导电颗粒，至少一个所 述导电颗粒位于所述柱凸点和所述结合焊垫之间。
28、 一种包含封装的半导体器件的电子设备，所述器件包括 芯片，包含柱凸点；衬底，包含结合焊垫；和粘结材料，包含位于所述芯片和所述衬底之间的导电颗粒。
29、 一种形成晶片级芯片尺寸封装的方法，包括 提供包含柱凸点的芯片； 提供包含结合焊垫的衬底；使用包含导电颗粒的粘结材料将所述芯片贴附到所述衬底。
30、 一种形成晶片级芯片尺寸封装的方法，包括 提供具有柱凸点的芯片； 提供包含结合焊垫的衬底；在所述芯片、所述衬底或两者上设置包含导电颗粒的粘结材料；将所述芯片和所述衬底压在一起；和固化所述粘结材料。
31、 如权利要求30所述的方法，其中，在所述柱凸点和所述结合焊垫 之间设置至少 一个所述导电颗粒。
32、 如权利要求30所述的方法，其中，所述粘结材料包括各向异性导 电膜，各向异性导电膏、或各向同性导电膏。
33、 如权利要求30所述的方法，包括对所述芯片提供再分布线图案和 覆盖所述再分布图案的绝缘层。
34、 如权利要求30所述的方法，其中，所述固化粘结材料将所述芯片 贴附到所述衬底。
35、 如权利要求34所述的方法，其中，包括没有使用焊料膏将所述芯 片贴附到所述衬底。
36、 如权利要求30所述的方法，其中，所述柱凸点包含Cu。
37、 一种形成包含晶片级芯片尺寸封装的电子设备，所述方法包括 提供一种晶片级芯片尺寸封装，所述封装包括芯片，包含柱凸点；衬底，包含结合焊垫；和粘结材料，包含位于所述芯片和所述村底之间的导电 颗粒；和将所述封装的半导体器件安装于电^各板上。
38、 一种晶片级芯片尺寸封装，包括芯片，包含柱凸点； 导电衬底；和粘结材料，包含位于所述芯片和所述衬底之间的导电颗粒。
39、 如权利要求38所述的封装，其中，导电颗粒位于所述芯片和所述 衬底之间。
40、 如权利要求38所述的封装，其中，所述导电颗粒包括具有绝缘层 的金属。
41、 如权利要求38所述的封装，其中，所述粘结材料包括各向异性导 电膜或各向异性导电膏。
42、 如权利要求38所述的封装，其中，所述导电衬底已经被构图。
43、 如权利要求42所述的封装，其中，所述构图的导电衬底充当再分 布层。
44、 如权利要求38所述的封装，其中，所述导电衬底包括铜。
45、 如权利要求44所述的封装，其中，所述导电衬底包括铜箔。
46、 一种晶片级芯片尺寸封装，包括 芯片，包含柱凸点；导电衬底；和粘结材料，包含位于所述芯片和所述衬底之间的导电颗粒，所述导电颗 粒位于所述芯片和所述衬底之间。
47、 一种封装的半导体器件，包括 芯片，包含柱凸点； 构图的导电衬底；和粘结材料，包含位于所述芯片和所述衬底之间的导电颗粒，所述导电颗 粒位于所述芯片和所述衬底之间。
48、 一种包含封装的半导体器件的电子设备，所述器件包括 芯片，包含柱凸点；导电衬底；和粘结材料，包含位于所述芯片和所述衬底之间的导电颗粒。
49、 一种形成晶片级芯片尺寸封装的方法，包括 提供包含柱凸点的芯片；提供导电衬底；使用包含导电颗粒的粘结材料将所述芯片贴附到所述村底。
50、 一种形成晶片级芯片尺寸封装的方法，包括 提供具有柱凸点的芯片；提供导电衬底；在所述芯片、所述衬底或两者上设置包含导电颗粒的粘结材料；将所述芯片和所述衬底压在一起；和固化所述粘结材料。
51、 如权利要求50所述的方法，其中，在所述柱凸点和所述结合焊垫 之间设置至少一个所述导电颗粒。
52、 如权利要求50所述的方法，其中，所述粘结材料包括各向异性导 电膜或各向异性导电膏。
53、 如权利要求50所述的方法，其中，所述固化粘结材料将所述芯片 电和机械连接到所述衬底。
54、 如权利要求50所述的方法，还包括构图所述导电衬底。
55、 如权利要求54所述的方法，其中，所述构图的芯片充当再分布层。
56、 一种形成包含晶片级芯片尺寸封装的电子设备，所述方法包括 提供包含柱凸点芯片；提供导电衬底；和使用包含导电颗粒的粘结材料将所述芯片贴附到所述衬底；和将所述晶片级芯片尺寸封装安装于电游4反上。
全文摘要
描述了第一、第二和第三封装的半导体器件(晶片级芯片尺寸封装)。第一封装的半导体器件在芯片焊垫和RDL图案之间不包含UBM。第一器件仅包含在RDL图案和焊接凸点之间的单一非聚合物绝缘层，其中绝缘层不需高温固化工艺并因此在器件中不诱发热应力。提供消除芯片焊垫和RDL图案之间的UBM减小了第一器件的制造成本。第二封装的半导体器件(第二晶片级芯片尺寸封装)包含粘结膜，所述粘结膜包含夹在具有Cu基柱凸点的芯片和包含结合焊垫的衬底之间的导电颗粒。某些导电颗粒夹在柱凸点和结合焊垫之间以产生导电路径。在没有分配焊料和回流焊料的步骤的情况下制造第二器件，且第二器件可选地消除了再分布迹线的使用。使用这样的配置增加了第二晶片级芯片封装的可靠性。第三封装的半导体器件(第三晶片级芯片尺寸封装)包含导电粘结材料作为半导体管芯和构图的导电衬底之间的电互连路径。构图的导电衬底不仅充当衬底，而且还作为将管芯的紧密的焊垫布局转化为电路板中焊料球的较大的阵列配置的再分布层。使用本方法允许形成的较低价格的芯片尺寸封装，该封装克服了在管芯尺寸封装中所使用的管芯尺寸的限制，以及提供印刷电路板可以获得的输入输出图案。于是，对于任何小管芯，本发明可以提供相似于印刷电路板的节距。
文档编号H01L21/68GK101410973SQ200480019989
公开日2009年4月15日 申请日期2004年7月8日 优先权日2003年7月11日
发明者吴宗麟, 崔伦华, 朴敏孝, 李相道, 金志奂, 雷吉夫·乔什 申请人:快捷韩国半导体有限公司