线状元件的制作方法

专利名称：线状元件的制作方法
技术领域：
本发明是一种线状体MISFET组成的线状元件。
背景技术：
在一根线中，形成电路元件的线状元件及利用线状元件制作的集成电路，具有柔软性与可挠性。可制成各种具有任意形状的装置。第6图所示为形成电路元件MISFET线状元件的立体图。此元件的剖面中心具有栅极电极201，其外侧依序形成有栅极绝缘区202、源极区203、漏极区204与半导体区205。对栅极电极201施加控制电压，并控制源极区与漏极区间的半导体区205通道中所流动的电流。

发明内容
发明所解决的课题第6图所示背景技术MISFET中，通道长度由沿着绝缘区202表面的源极区203与漏极区204间的距离L决定。因此，通道长度的加工精度取决于配置在栅极电极和栅极绝缘区线状元件上的源极区203、及漏极区204的位置精确度。线状MISFET的制造方法是把栅极电极、栅极绝缘区、源极区、漏极区与半导体区为原料的凝胶状高分子材料同时送入控制电路元件的剖面形状的模具中，然后挤出、形成线状后进行固化。然而，此方法因为凝胶状高分子材料的黏度与热膨胀率不均匀，使得通道长度的均一性与再现性无法提高。
另外、也有将栅极电极/栅极绝缘区、源极区和漏极区分别形成线状体，并将各线状体捆绑而形成如第6图所示构造的制造方法。但由于通道长度与捆绑处理之位置精度相关，故无法提高至高精确度。因此，任一种方法都仅能将通道长度微小化至约1μm，但难以更进一步将通道长度缩小以提高高频特性与集成度。
用以解决课题的手段本发明提出一种由MISFET组成的线状元件结构，包括在元件区剖面之径向上，在源极区与漏极区间设置作为通道区的膜状半导体区，并使半导体区与部分栅极绝缘区产生接触。
本发明(1)提出一种线状元件，具有栅极电极、栅极绝缘区、源极区、漏极区与半导体区，其特征在于在元件区剖面之径向上，于单一或复数源极区、与单一或复数漏极区间设置半导体区，并使上述半导体区与部分栅极绝缘区产生接触。
本发明(2)根据上述发明(1)线状元件，其中栅极电极、与栅极绝缘区系配置于源极区与漏极区之内侧或外侧。
本发明(3)系根据上述发明(1)或上述发明(2)线状元件，其中心为中空区、导体区、栅极电极、源极区、漏极区、是与上述栅极绝缘区不同的绝缘区或与上述半导体区不同的半导体区。
本发明(4)根据上述发明(1)至上述发明(3)的线状元件，其中在构成上述线状元件的线状体长度方向上，间隔隔离区来设置复数元件区。
本发明(5)系根据上述发明(1)至上述发明(4)之线状元件，其中构成上述线状元件之栅极电极、栅极绝缘区、源极区、漏极区、与/或半导体区系以包括有机半导体或导电性高分子之材料所形成。
发明效果1.由于本发明的MISFET结构在元件区剖面的径向上，在源极区与漏极区间设置作为通道的半导体区结构，通道长度决定于半导体区的膜厚，因此，可提高通道长度的微小化、再现性和均一性。
2.若在线状元件的中心形成中空区域，可减轻形成线状元件的线状体重量。若形成导体区，可降低线状元件的电极阻抗或配线阻抗。若形成绝缘区，可容易形成线状体上的多个线状元件的电性隔绝。此外，若形成半导体区，可在线状体的中心形成例如包括由PN接合组成的二极管(管)。
3.在线状元件的长度方向上形成复数MISFET时，可易于制造包括线状元件的集成电路，也可以提高集成度的效果。
4.由有机半导体或导电性高分子材料形成栅极电极、栅极绝缘区、源极区、漏极区、与/或半导体区，可降低材料成本与简化制造流程，降低了制造成本。


第1(a)至(f)图所示为本发明的线状元件立体图。
第2(a)与(b)图所示为本发明的由多个线状元件组成的线状体立体图。
第3(a)至(c)图所示为本发明的线状元件剖面图。
第4(a)图所示为本发明的线状元件制造装置的正面图；第4(b)图所示为用以制造本发明的线状元件的模具平面图。
第5图所示为本发明线状元件的电性。
第6图所示为背景技术的线状元件立体图。
附图标记说明如下31-中心区域； 47、50、57、62-元件区；49、59、61-隔离区；60-源极汲取电极；48、58-漏极汲取电极； 101-压出机；102-原料1容器；103-原料2容器；104-原料3容器；105、110-模具；106-线状体； 107-滚轮；108-掺杂处理装置； 109-电极形成处理装置；
5、9、15、19、29、36、45、55、85、204-漏极区；3、11、13、21、27、34、43、53、83、203-源极区；1、7、17、23、25、32、41、51、81、201-栅极电极；4、10、14、20、28、35、44、54、84、205-半导体区；2、8、16、22、26、33、42、52、82、202-栅极绝缘区；6、12、18、24、30、37、46、56、86、206-表面保护区。
具体实施例方式
以下将针对本发明的最佳实施型态作说明，并明确本发明用词定义。而作为本发明优先权的基础为日本专利申请案第2002-131011号说明书的内容，并会一起并入本说明书中。另外，本发明的专利范围并不受限于下列之最佳型态(构造、形状与材料等)。
所说的「元件区剖面内的直径方向」是指由线状元件的剖面中心起到外侧的方向。
所说的「单一或复数源极区与单一或复数漏极区之间」是指由线状元件的剖面中心起至单一或复数源极区与至单一或复数漏极区之间的距离不同，(即该距离间可设置半导体区)。在此，若是存在有复数源极区与/或漏极区时，由中心至同种类区域间的距离最好相同，但全部或部分同类区域间的距离也可以不同。此外，若是存在有复数源极区与/或漏极区时，任意源极区或漏极区与对应之源极区或漏极区可为同一径向亦可为不同径向。
(线状元件构造)首先，对照图中所示的具体例，以对本发明的线状元件结构作说明。
第一具体例第1(a)图为第一具体例的线状元件立体图。本发明之第一具体例的线状元件的配置为，从线状元件剖面内起以线状栅极电极1为中心，朝其外侧方向依序配置栅极绝缘区2、源极区3、半导体区4、漏极区5与绝缘性之表面保护区6。而且，还可将源极区3分割成多个线状体，使部分栅极绝缘区2与半导体区4产生接触。
(线状MISFET的作用)对栅极电极施加栅极电压时，于上述栅极绝缘区与半导体区接触之情况下，上述栅极电压会作用于半导体区。
在N型MISFET时，以半导体区之电位为基准，当对栅极电极施加正栅极电压时半导体区中会积蓄导电载体的电子，提高了作为通道的源极区与漏极区间半导体区的电导率，且可以施加栅极电极的栅极电压来控制流动于源极区与漏极区间的电流。
在P型MISFET时，以半导体区的电位为基准，对栅极电极施加负栅极电压时，半导体区中会积蓄导电载体的空穴(hall)，提高了作为通道源极区与漏极区间之半导体区的电导率，而且可以施加于栅极电极之栅极电压来控制流动于源极区与漏极区间的电流。
如第1(a)图中W所示，MISFET的通道宽度由形成线状元件的线状体的长度方向的长短来决定。另一方面，MISFET之通道长度为第1(a)图中L所示，其决定于半导体区4的膜厚。因此，通道长度的加工精度取决于半导体区4的膜厚(即源极区与漏极区之间的距离)的加工精度。不论是以压出糊状高分子以形成线状元件的制造方法还是捆绑线状体以形成线状元件的制造方法，在技术背景中、膜厚的加工精度与决定通道长度精度的线状体配置精度相比，其精度可提高到10倍至1000倍。因此，本发明的线状元件可提高通道长度的细微化、再现性与均一性。
关于构成本发明的线状元件各区域的位置关系，除第一具体例之外，尚有几种变化例。第一具体例中已对线状元件之作用作了说明，而下列其他具体例中之本发明的线状元件的作用亦同于第一具体例。
第二具体例第二具体例之源极区与漏极区的配置与第一具体例不同。
第1(b)图为第一具体例的线状元件立体图。本发明之第一具体例的线状元件按以下配置。其线状元件剖面的中心为线状栅极电极7，朝其外侧之方向依序为栅极绝缘区8、漏极区9、半导体区10、源极区11与绝缘性表面保护区12。而且，由于漏极区9分割成多个线状体，使部分栅极绝缘区8与半导体区10产生接触。
第三具体例第一具体例与第二具体例之线状元件结构系将栅极电极与栅极绝缘区配置在源极区与漏极区之内侧；而第三具体例与第四具体例的线状元件结构系将栅极电极与栅极绝缘区配置于源极区与漏极区的外侧。
第1(c)图所示为第三具体例的线状元件立体图。本发明的第三具体例线状元件按以下配置，其线状元件剖面中心为线状源极区13，朝其外侧方向依序配置为半导体区14、漏极区15、栅极绝缘区16、栅极电极17、与绝缘性表面保护区18。而且，将漏极区15分割成多个线状体，使部分之栅极绝缘区16与半导体区14产生接触。
第四具体例第四具体例的源极区与漏极区的配置与第三具体例不同。
第1(d)图所示为第四具体例的线状元件立体图。本发明的第四具体例线状元件按以下配置，其线状元件剖面之中心为线状之漏极区19，朝其外侧之方向依序配置半导体区20、源极区21、栅极绝缘区22、栅极电极23、与绝缘性表面保护区24。而且，将源极区21分割成多个线状体，使部分之漏极绝缘区22与半导体区20产生接触。
第五具体例第五具体例与第一具体例不同点在于漏极区并非连续单一区域，而是将其分割成多个区域。
第1(e)图所示为第五具体例的线状元件立体图。本发明之第五具体例线状元件按以下配置，其线状元件剖面的中心为线状之栅极电极25，朝其外侧之方向依序为栅极绝缘区26、源极区27、半导体区28、漏极区29、与绝缘性表面保护区30。而且，将源极区27分割成多个线状体，使部分栅极绝缘区26与半导体区28产生接触。
然后，更进一步地分割漏极区29，使其与源极区27之重叠区域减小。如此，因可降低源极。漏极间之寄生电容，故可使以线状元件所构成的电路运作高速化。此做法不仅只适用于第一具体例，第二具体例至第四具体例亦可进行源极区与漏极区的分割，以同样获得降低源极。漏极间寄生电容的效果。
第六具体例第六具体例与第一具体例之不同点在于在形成线状元件的线状体中心处配置中心区域。
第1(f)图所示为第六具体例线状元件的立体图。本发明之第六具体例之线状元件按以下配置，其线状元件剖面的中心为中心区域31，朝其外侧之方向依序为栅极电极32、栅极绝缘区33、源极区34、半导体区35、漏极区36、与绝缘性表面保护区37。而且，将源极区34分割成多个线状体，使部分栅极绝缘区33与半导体区35产生接触。
中心区域31若形成中空区域，可减轻形成线状元件的线状体重量。若形成导体区，可降低线状元件的电极阻抗或配线阻抗。若形成绝缘区，在线状体上形成的复数线状元件容易进行电性隔绝。此外，若形成半导体区，在线状体的中心处、可形成与PN接合的二极管。此做法不仅只适用于第一具体例，第二具体例至第四具体例亦可于线状体中心配置由上述材料所形成的中心区域，获得同样的效果。
关于具有分割区域的源极区或漏极区之分割数，第一具体例至第六具体例中仅对分割数为4时作了说明，而具有如2、3、5…等其他分割数的源极区或漏极区的MISFET，本发明亦可获得获得同样的效果。
(引出电极)本发明的线状元件的栅极电极、源极区、漏极区、半导体区与外部电路作电性连接的方法是，可在形成线状元件的线状体的端部各区域设置连接端子，与外部电路连接。此外，也可将形成线状元件的线状体的一部分作为引出电极区，由线状体侧面接出连接端子。
(复数线状元件)在一根线状体中可形成复数线状元件。为了电性隔离元件区与其他元件区域，优选在元件区域间形成隔离区。
由于线状体中心形成复数线状元件，可容易制作由线状元件组成的集成电路，且提高集成度。若在线状元件的长度方向上形成复数MISFET时，在中心配置栅极电极，可容易形成共通栅极电极的复数MISFET集成电路。同样，在中心配置源极电极，可容易形成共通源极电极的复数MISFET集成电路。此外，在中心配置漏极电极，可容易形成共通漏极电极的复数MISFET集成电路。
形成于线状体中的线状元件不仅形成MISFET，即可形成如双载子电晶体、JFET、SIT等主动元件，也可形成二极管、电容器、阻抗等的被动元件。此外，还可形成发光元件、显示元件、光电池、光感测器等光电转换元件。
第2(a)与(b)图所示为本发明的由多个线状元件组成的线状体立体图。
第2(a)图中所示为，在一根线状体中组成线状元件剖面结构相同的2个线状元件、与第1(a)图所示相同。在元件区47中形成第一线状元件，在元件区50中形成第二线状元件。元件区47与元件区50间所形成的引出电极48，与第一线状元件的漏极区45电性连接。第一线状元件的栅极电极、源极区分别与第二线状元件的栅极电极、源极区电性连接。另外，漏极区与半导体区被隔离区49电性隔绝。
第3(a)图为图2(a)所示47的线状元件的元件区线状体剖面图。在中心配置栅极电极81，朝其外侧之方向依序配置栅极绝缘区82、源极区83、半导体区84、漏极区85、与表面保护区86。
第3(b)图为第2(a)图、线状元件的引出电极48的线状体剖面图。在中心配置栅极电极81，朝其外侧方向依序配置栅极绝缘区82、源极区83、半导体区84、与漏极区85。引出电极48的表面未覆盖绝缘性表面保护区，故可由线状体侧面对漏极区85进行电性连接。
第3(c)图为截断第2(a)图线状元件的隔离区49的线状体剖面图。于中心配置栅极电极81，朝其外侧方向依序配置栅极绝缘区82、源极区83、与表面保护区86。由于表面保护区86具有绝缘性，故可电性隔离第一线状元件与第二线状元件之半导体区、漏极区。
第2(b)图为在线状体侧面形成漏极引出电极与源极引出电极的例子。线状体中，在元件区57形成第一线状元件，在元件区62形成第二线状元件。漏极引出电极58与第一线状元件的漏极区电性连接，源极引出电极60与第一线状元件的源极区电性连接。漏极引出电极58与源极引出电极60被隔离区59电性分离。
(线状元件材料)线状元件为N型MISFET时，栅极电极可以由P型或N型的半导体材料或导电性材料来形成。半导体区可以由P型半导体材料形成。源极区与漏极区可以由N型半导体材料或导电性材料来形成。此外，栅极绝缘区与表面保护区可以由绝缘性材料形成。
线状元件为P型MISFET时，栅极电极可以由P型或N型半导体材料、或导电性材料形成。半导体区可以由N型半导体材料来形成，源极区与漏极区可以由P型半导体材料或导电性材料形成。此外，栅极绝缘区与表面保护区可由绝缘性材料形成。
作为本发明的线状元件的半导体材料、导电性材料，则优选有机半导体或导电性高分子材料。由于使用有机半导体或导电性高分子材料，可降低材料成本与简化制造工艺，故可降低制造成本。
导电性高分子材料例如使用聚乙炔类、聚并苯(poly acene)类、聚噻吩类、聚(3-烷基噻吩)、寡噻吩、聚吡咯、聚苯胺、聚苯撑类等。在选择这些电极或半导体层材料时应考虑导电率等因素。导电性高分子材料应优选使用富勒烯或混合富勒烯。富勒烯中应优选Cn(n＝60-90)。内包富勒烯的内包原子应优选Na、Li、H、N、F等。
有机半导体材料较佳使用聚对苯撑类、聚噻吩类、聚(3-甲基噻吩)、聚芴(fluorene)类、聚乙烯基咔唑(vinylcarbazole)等。
再有，作为源极、漏极材料或半导体区材料可以使用在上述半导体材料中加入掺杂剂的物质。
为了成为N型半导体，可掺杂碱金属(Li、Na、K)、AsF5/AsF3、ClO4-。
为了成为P型半导体，可掺杂卤素(Cl2、Br2、I2等)、路易士酸(PF5、AsF6、SbF6)、质子酸(HF、HCl、HNO3等)、过渡金属化合物(FeCl3、FeOCl、TiCl4等)、电解质阴离子(Cl-、Br-、I-等)等。
此外，构成本发明的线状元件的栅极绝缘区的绝缘性材料可使用例如PVDF(磺化聚二氟乙烯)、PS(聚苯乙烯)、PMMA(聚甲基丙烯酸甲酯)、PVA(聚乙烯醇)等。
而构成本发明之线状元件之表面保护区之绝缘性材料可使用例如PVDF(磺化聚二氟乙烯)、PS(聚苯乙烯)、PMMA(聚甲基丙烯酸甲酯)、PVA(聚乙烯醇)、PC(聚碳酸酯)、PET(聚对苯二甲酸二乙酯)、PES(聚醚砜)等。
(制造装置、制造方法)第4(a)所示本发明的线状元件制造装置的正面图；第4(b)图所示用以制造本发明的线状元件模具平面图。
挤压成型机101中的原料容器102、103、104的作用是将多个区域用原料保持在熔融状态、溶解状态或胶质状态。第4(a)图中虽表示了3个原料容器，但本发明亦可依据所制造的线状元件的结构作适当的改变。
原料容器102中的原料被送至模具105。模具105和所欲制作的线状元件剖面相对应形成挤压成型孔。由射出孔射出的线状体卷到滚轮107或根据需要维持线状原样送至下一工序。
在原料容器102、103、104中、分别装有栅电极材料、栅极绝缘区材料、源极、漏极材料与半导体材料。在容器中均维持着熔融或溶解状态、胶质状态。此外，模具105上形成有孔洞，连接各个原料容器。
如第4(b)图之平面图所示，在模具105中心有挤压出栅极材料用的多个孔洞。在外侧形成栅极绝缘区材料射出用的复数孔洞。然后再在其外围再形成源极、漏极材料、半导体材料射出用的复数孔洞。但是、在模具105中为了挤压出与电路区相对应的材料而配置的复数孔洞，可根据实际所制造的线状元件的剖面结构作适当的设定。并不需要在中心部经常配置栅极材料射出用孔洞。
将各个原料容器中处于熔融、溶解状态或胶质状态的原料送至模具105中，由模具挤压出原料时，原料由各个孔洞射出并固化。由另一端抽取，形成线状的、连续的、线状发光元件，再卷送到107滚轮上。或根据需要维持线状原样至下一工序。
引出电极的形成为了使源极区、漏极区与引出电极接触，在形成电极前，以机械性加工、或蚀刻(etching)等方法去除部分半导体区。在电极形成处理装置109中、例如选择性地进行导电性聚合物的涂布或Al的蒸镀，以形成引出电极。
表面保护区的形成虽然第4图中并未示出，但可根据需要设置涂布绝缘性材料处理装置，在形成线状元件的线状体表面上涂布形成绝缘区。
隔离区的形成以机械性加工或蚀刻等方法，选择性地去除部分欲隔绝的导电性区或半导体区，形成隔离区部分。在除去的区域涂布形成绝缘区。此外，亦可于掺杂处理装置108中注入氧离子，进行加热，以形成绝缘隔离区。
(线状元件的形状)本发明的线状元件的外径优选为10mm以下，更优选为5mm以下，又更优选为1mm以下，更优选为10μm以下。由于延伸加工，可将外径缩小至1μm、或0.1μm以下。
当由模具之孔洞中挤出成型出具有1μm以下外径的极细线状体时，有时会产生孔洞的堵塞与线状体的断裂等问题。此时，首先形成各区域的线状体。接着，以此线状体作为岛而制造很多个岛，其周围(海)可用溶性物质包围，将其用旋转状的接头接好，作为一根的线状体由小孔洞射出。当岛的成分增加海的成分减少时，可制造出极细的线状体元件。另一方法是可先作出较粗的线状体元件，再向长度的方向上进行延伸。此外，也可将融溶的原料借助喷射气流进行溶流，而形成极细的线状体。
再者，通过挤出成型可以使平面形状比称为任何数值，利用防线时，作为线装优选为1000以上。例如可以是100000或以上。在切断后使用时，可成为10～10000、10以下、1以下、或0.1以下。作为小单位的线状元件使用。
线状元件之剖面形状并不限定于某特定形状。例如为圆形、多边形、星形等形状。另外，也可为多个顶角为锐角的多边形。而且，各区域的剖面为任意形状。在想扩大元件与邻接层的接触面时，优选为顶角为锐角之多边形。此外，为了使剖面形状成为所需之形状时，只要使挤出铸模的形状与该所需形状一致，即可容易地实现。将最外层的剖面做成星形或者顶角为锐角的形状时，在挤出成形后，在各顶角之间的空间中、可通过浸渍填入其他之任意材料，可依据元件用途来改变元件的特性。
在形成本发明的线状元件的线状体同时形成发光元件、显示元件、光电池、光感测器等线状光电转换元件，将线状元件的剖面形成多边形、星形、月牙形、花瓣状、文字形等形状来增加表面积，光电转换元件的表面积也随之加大，提高光电转换效果。
实施例以下举出一实施例，以对本发明做更详细的说明，但本发明并不受限于下列实施例。
制造例本发明之线状元件之实施例系以第1(a)图所示之构造的线状元件为例，即中心为栅极电极，朝其外侧之方向依序配置栅极绝缘区、源极区、半导体区、漏极区与绝缘区的结构。
(栅电极的形成)栅电极线的材料使用Aldrich所制之MEH-PPV(聚(3-己基hexyl噻吩))。在300ml烧杯中准备MEH-PPV甲苯溶液(10wt％)，再添加50ml的碘液，用超音波搅拌器搅拌。
(栅极绝缘区的形成)将栅电极线浸泡于1wt％之聚偏二氯乙烯之二甲基甲醯胺溶液中后，于80℃下进行乾燥，在栅极电极线表面上形成1μm厚之聚偏二氯乙烯层。
(源极区的形成)在300ml的烧杯中准备MEH-PPV二甲苯溶液(10wt％)，再添加50ml的碘液，之后进行超音波搅拌。其后进行真空乾燥，形成薄膜状固体。将此薄膜状固体切割成直径为数mm后，用熔融压出机(井元制作所制)将切割的MEH-PPV线压出，形成直径约为0.2mm的纤维状。制作出长度约10cm的纤维4根。
在表面形成有栅极绝缘区的栅极电极线上，配置4根MEH-PPV线以作为源极区。线的端部用环氧粘结剂加以固定。其后在氮气中、200℃温度下进行1小时的加热处理，使栅极绝缘区与4根源极区密接。
(半导体区的形成)将表面形成有源极区之上述线状体浸泡于P3HT之甲苯溶液中后，于氮气、80℃之环境下进行24小时的乾燥。
(漏极区的形成)在300ml的烧杯中准备MEH-PPV二甲苯溶液(10wt％)，再添加50ml的碘液，之后进行超音波搅拌。其后进行真空乾燥，以形成薄膜状固体。将此薄膜状固体切割成直径数mm后，以熔融压出机(井元制作所制)将切割之MEH-PPV线压出，而形成直径约0.2mm的纤维状。制作出长度约10cm的纤维4根。
在形成半导体层的线状体上，配置4根直径为0.2mm的3HT组成的纤维线。线的端部用环氧粘结剂加以固定。其后，于氮气中、200℃温度下进行1小时的加热处理，使绝缘区与4根漏极区密接。
(表面保护区的形成)将形成漏极区的线状体浸泡于PMMA(聚甲基丙烯酸甲酯)之二甲基甲醯胺溶液(5wt％)中后，在氮气为80℃之环境中进行24小时的乾燥，以完成线状元件的制作。
电特性的测定试验将上述制造例所形成的线状元件的纤维切割成长形其通道宽度W为2mm。对端部之栅电极、源极区、漏极区、半导体区装贴金线，并于暗室中配套。用半导体参数测定装置(Agilent所制4155)来测量线状元件的漏极电流特性。
第5图系测量的漏极电流与漏极电压的关系图。将栅极电压设定为4V与10V，使漏极电压由-5V至10V间变化，来测量漏极电流。将半导体区之电位与源极区电位设定为等电位，并连接接地电位。结果显示正电压时栅极电压增高漏极电流即增加，且制成之线状元件系以N型MISFET来运作。
产业上可利性1.由于本发明的MISFET结构为在元件区剖面之径向上，在源极区与漏极区间设置作为通道的半导体区结构，通道长度决定于半导体区的膜厚，因此，可提高通道长度的细微化与再现性和均一性。
2.若在线状元件的中心形成中空区域，可减轻形成线状元件的线状体重量。若形成导体区，可降低线状元件的电极阻抗或配线阻抗。若形成绝缘区，可容易进行形成于线状体上的复数线状元件的电性隔绝。此外，若形成半导体区，可于线状体之中心形成例如包括PN接合之二极管。
3.在线状元件的长度方向上形成复数MISFET时，可易于制造由线状元件组成的集成电路，且可增加集成度。
4.藉由包括有机半导体或导电性高分子之材料形成栅极电极、栅极绝缘区、源极区、漏极区、与/或半导体区，因降低了材料成本与简化制造流程，因此可降低制造成本。
权利要求
1.一种线状元件，其特征在于，在具有栅极电极、栅极绝缘区、源极区、漏极区与半导体区的线状元件。在元件区剖面的径向上，在单一或复数源极区和单一或复数漏极区之间设置半导体区，并使上述半导体区与部分栅极绝缘区产生接触。
2.如权利要求1所述线状元件，其中栅极电极、与栅极绝缘区配置在源极区与漏极区之内侧或外侧。
3.如权利要求1或2所述线状元件，其中心为中空区域、导体区、栅极电极、源极区、漏极区、与上述栅极绝缘区不同的绝缘区，或与上述半导体区不同的半导体区。
4.如权利要求1至3任一项所述线状元件，其中在构成上述线状元件的线状体的长度方向上，间隔隔离区来设置复数元件区。
5.如权利要求1至4任一项所述的线状元件，构成上述线状元件的栅极电极、栅极绝缘区、源极区、漏极区、与/或半导体区是以包括有机半导体或导电性高分子材料所形成。
全文摘要
线状MISFET的特征是具有柔软性与可挠性、并可形成任意形状的集成电路，常见的构造为源极区与漏极区并列配置的结构。然而，因为决定MISFET的电性通道长度由沿着圆柱形栅极绝缘区的源极区与栅极区间的距离来决定，故难以提高通道长度的细微化与再现性。因此，本发明提供一种在源极区与漏极区间设置由通道区组成的半导体区，形成MISFET结构。间隔着栅极绝缘区对半导体区施加控制电压，控制在源极区与漏极区间流动的电流。由于此通道长度决定于半导体区的膜厚，因此可提高通道长度的细微化与再现性。
文档编号H01L29/786GK1836333SQ20048002353
公开日2006年9月20日 申请日期2004年8月19日 优先权日2003年8月19日
发明者笠间泰彦, 表研次 申请人:理想星株式会社