专利名称：通过半导体制程所制造的存储器及其制造方法
技术领域：
本发明提供一种存储器以及其相关制造方法，尤指一种具有改良型电源分布网络的嵌入式存储器以及其相关制造方法。
背景技术：
如业界所公知，存储器已经成为现今电子产品中不可或缺的一部份。举例来说，在行动电话，电脑系统，以及个人数字助理(PDA)之中，皆具有存储器以储存所需要的资料或是指令码。此外，由于科技的突飞猛进，电子产品的处理速度越来越快，并且电子产品的大小越来越小；换句话说，这也同时代表了电子产品内部的存储器也必须更小，以及其处理速度也必须增快，来因应使用者的需求。
请参阅图1，图1为现有存储器100的示意图。存储器100经由一半导体制程制作完成，存储器100包含有一基底(substrate)110，一存储单元阵列(memory cell array)120，一周边电路(peripheral circuit)130，以及多个电源供应环(power ring)140a、140b。在此请注意，存储单元阵列120，周边电路130，以及电源供应环140a、140b皆形成于基底110上，或是形成于基底110上层。在此，存储单元阵列120包含有多个存储器单元(未显示于图中)，用来储存资料，周边电路130用来存取存储单元阵列120；举例来说，周边电路130可包含有一地址解码器，用来根据一接收到的存储器地址资讯以决定一存储器单元。如业界所公知，电源供应环140a、140b的一可连接至一电源(未显示于图中)用来传送一操作电压至存储单元阵列120以及周边电路130；而另一电源供应环140a、140b则接地，用来提供一接地电压至存储单元阵列120以及周边电路130。此外，如业界所公知，电源供应环140a、140b形成于基底110之上，并且环绕存储单元阵列120以及周边电路130；因此，电源供应环140a、140b是经由多条导线(未显示于图中)，电连接至存储单元阵列120以及周边电路130。
这样的电源供应环架构具有两个主要的问题。第一个问题为一电源电压降(I-R drop)，所谓的电源电压降(I-R drop)是因为存储单元阵列120以及周边电路130皆连接至电源供应环140a、140b，当电流流经内部电路(在此，内部电路是指存储单元阵列120以及周边电路130)与外部的电源供应环140a、140b之间时，会因为之间连接的导线，而导致额外的电压消耗因此，这样的现象会导致电源消耗变大，以及内部电路的效能变差。此外，第二个问题为电源供应环的面积消耗；在此，如前所述，因为存储器的容量要上升，因此存储器单元的数量必须增加，也因此，存储单元阵列120的大小也随之增加，在此同时，如果存储器的处理速度也要增加，换句话说，存储器的操作频率必须更高，因此也需要更大的充放电流来对存储单元阵列120充放电；因此，电源供应环140a、140b的宽度必须更宽来因应增加的充放电流。而由于电源供应环140a、140b环绕在内部电路的外部，更宽的电源供应环140a、140b会占据存储器100更大的空间，也因此增加了整体存储器芯片的面积。
发明内容
本发明的主要目的之一在于提供一种存储器，尤指一种具有改良型电源分布网络的嵌入式存储器以及其相关制造方法，以解决上述问题。
本发明的具体的技术方案为一种通过透过一半导体制程制造的存储器，该存储器包含有一基底；一存储单元阵列，形成于该基底上；一周边电路，形成于该基底上并且电连接于该存储单元阵列，用来控制该存储单元阵列的存取；以及一电源分布网络，大体上(substantially)形成于该周边电路或该存储单元阵列的上方。该电源分布网络电连接于该周边电路以及该存储单元阵列，用来提供电源至该周边电路以及该存储单元阵列。
此外，本发明另揭露一种通过半导体制程来制造存储器的方法，该方法包含有提供一基底；于该基底上形成一存储单元阵列；于该基底上形成一周边装置，并且将该周边装置电连接至该存储单元阵列来控制该存储单元阵列的存取；以及大体上于该周边装置或是该存储单元阵列的上方形成一电源分布网络，并且将该电源分布网络电连接至该存储单元阵列以及该周边装置来提供电源至该存储单元阵列以及该周边装置。
本发明存储器以及其相关制造方法具有一改良型电源分布网络，因此本发明减少了存储器芯片所需占用的空间，并且也同时防止了不必要的电源电压降(I-R drop)，所以本发明存储器可更有效率地运作，并且具有较小的芯片面积。
图1为现有的存储器的示意图。
图2为本发明第一实施例的存储器的示意图。
图3为本发明第二实施例的存储器的示意图。
图4为本发明第三实施例的具有两个存储单元阵列的存储器的示意图。
图5为本发明第四实施例的具有两个存储单元阵列的存储器的示意图。
符号说明100、200、300、400、500存储器110、210、310、410、510基底120、220、320、420a、420b、520a、520b 存储单元阵列130、230、330、430、530周边电路140a、140b 电源供应环240、340、440、540 电源分布网络242、244 导线350a、350b、550a、550b 保护环
具体实施例方式
请参阅图2，图2为本发明第一实施例的存储器200的示意图。在本实施例之中，存储器200包含有一基底(substrate)210，一存储单元阵列(memorycell array)220，一周边电路(peripheral circuit)230，以及一电源分布网络(power distribution network)240。在此请注意，图1与图2中的同名元件皆具有相同的功能与操作，故不另赘述于此。
如图2所示，存储单元阵列220以及周边电路230形成于该基底210，然而，电源分布网络240形成于该周边电路230之上，而非直接形成于该基底210。根据半导体制程的基本概念，可以于基底210上面形成一些金属连接层。一般来说，一个标准的0.25μm的制程，可以于基底210上面允许设置5～6层的金属连接层，但是，存储单元阵列220通常就占去了4～5层，而周边电路230却仅仅只占据2～3层。因此，对于周边电路230的更上层(在此指第4层，第5层，第6层)就可以用来容纳其他的电路，也就是说，电源分布网络240可以建置在周边电路230的更上层(譬如第4层)。如前所述，电源分布网络240电连接至周边电路230来供应所需的操作电压以及接地电压。在本实施例之中，电源分布网络240包含有多条导线242、244；举例来说，导线242可视为一电源线，用来传递该操作电压，而导线244可视为一接地线，用来提供该接地电压；在此，既然电源分布网络240建置于周边电路230的上面，电源分布网络240可以由更短的导线连接至周边电路230。因此，这样便消除了先前所述的电源电压降(I-R drop)现象。此外，由于电源分布网络240建置在周边电路230的上面，而非如前述的电源环140a、140b建置在内部电路外面，因此也节省了芯片的面积，确实地减少芯片的大小。
请参阅图3，图3为本发明第二实施例的存储器300的示意图。存储器300包含有一基底310，一存储单元阵列320，一周边电路330，以及一电源分布网络340。存储器300与图2所示的存储器200非常类似。基底310，存储单元阵列320，以及周边电路330的功能，操作，以及结构皆与图2所示的基底210，存储单元阵列220，以及周边电路230相同。存储器300与图2所示的存储器200唯一的差别在于存储器300包含有保护环(guard ring)350a、350b，环绕于内部电路(在此是指存储单元阵列320，周边电路330，以及电源分布网络340)的外面。保护环350a、350b是用来防止存储单元阵列320，周边电路330，以及电源分布网络340受到噪音干扰。此外，保护环350a、350b的宽度可为该半导体制程的最小线宽，因此，保护环350a、350b仅仅只占据非常小的面积。举例来说，接地的保护环350a电连接至一N+区域，以形成一N+/PW接面，以及保护环350b电连接至一P+区域，以形成一P+/NW接面；因此，该N+/PW接面以及该P+/NW接面可用来减少外部的噪音。
在此请注意，在第一实施例以及第二实施例之中，电源分布网络240、340形成于周边电路230、330的上层，然而，实际上电源分布网络240，340亦可形成于存储单元阵列220、320的上层，或是其他可能的上层区域。这些可能的变化均属本发明的范畴之内。
此外，在此请另注意，在第一实施例以及第二实施例之中，存储单元阵列的数目仅仅只作为一实施例，而非本发明的限制。换句话说，本发明的电源分布网络可以实施于具有多个存储单元阵列的存储器中，在此请参阅图4，图4为本发明第三实施例的具有两个存储单元阵列420a、420b的存储器400的示意图。此外，请另参阅图5，图5为本发明第四实施例的具有两个存储单元阵列520a、520b的存储器500的示意图。在此请注意，在这些实施例之中的同名元件具有相同的功能与运作，为了简化说明，在此亦不另赘述。
此外，如图2至图5所示的电源分布网络240、340、440、540皆具有两导线，以传递该操作电压以及该接地电压，然而，导线的数量并没有限制，换句话说，电源分布网络240、340、440、540的结构仅仅只为本发明实施例，而非本发明的限制。
在此请注意，前述的存储器200、300、400、500可以整合于一逻辑核心(logic core)，用来根据该逻辑核心的处理以储存资料。换句话说，存储器200、300、400、500可为该逻辑核心的嵌入式(embedded)存储器。
相较于现有技术，本发明存储器以及其相关制造方法具有一改良型电源分布网络，因此本发明减少了存储器芯片所需占用的空间，并且同时也防止了不必要的电源电压降(I-R drop)，所以本发明存储器可更有效率地运作，并且具有较小的芯片面积。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种通过半导体制程所制造的存储器，其特征在于，包含有一基底；一存储单元阵列，形成于该基底之上；一周边电路，形成于该基底上并且电连接于该存储单元阵列，用来控制该存储单元阵列的存取；以及一电源分布网络，其大体上形成于该周边电路或该存储单元阵列的上方，该电源分布网络电连接于该周边电路以及该存储单元阵列，用来提供电源至该周边电路以及该存储单元阵列。
2.如权利要求1所述的存储器，其特征在于，另包含有至少一保护环，形成于该基底上并且环绕该存储单元阵列以及该周边电路，用来防止该存储单元阵列以及该周边电路受到噪音干扰。
3.如权利要求2所述的存储器，其特征在于，该保护环的宽度为该半导体制程的最小线宽。
4.如权利要求1所述的存储器，其特征在于，为一逻辑核心的一嵌入式存储器。
5.一种通过半导体制程来制造存储器的方法，其特征在于，包含有下列步骤提供一基底；于该基底上形成一存储单元阵列；于该基底上形成一周边装置，并且将该周边装置电连接至该存储单元阵列来控制该存储单元阵列的存取；以及大体上于该周边装置或是该存储单元阵列的上方形成一电源分布网络，并且将该电源分布网络电连接至该存储单元阵列以及该周边装置来提供电源至该存储单元阵列以及该周边装置。
6.如权利要求5所述的方法，其特征在于，另包含有以下步骤于该基底上至少形成一保护环，并且使用该保护环来环绕该存储单元阵列以及该周边电路以防止该存储单元阵列以及该周边电路受到噪音干扰。
7.如权利要求6所述的方法，其特征在于，该保护环的宽度为该半导体制程的最小线宽。
8.如权利要求5所述的方法，其特征在于，该存储器为一逻辑核心的一嵌入式存储器。
全文摘要
本发明为一种通过半导体制程所制作的存储器，该存储器包含有一基底，一存储单元阵列形成于该基底上；一周边电路形成于该基底上并且电连接于该存储单元阵列，用来控制该存储单元阵列的存取；以及一电源分配网络大体上形成于该周边电路或是该存储单元阵列的上方。该电源分配网络电连接于该周边电路以及该存储单元阵列，用来提供该周边电路以及该存储单元阵列所需的电源。
文档编号H01L21/8239GK1776913SQ20051008063
公开日2006年5月24日 申请日期2005年7月4日 优先权日2004年11月17日
发明者游永杰, 陈文淋, 王柏森, 黄世煌 申请人:联发科技股份有限公司