专利名称：具有电导各向异性现象的层的存储器阵列的制作方法
发明领畴本发明一般涉及电滞后的技术的存储器，并且尤其涉及，然而并非来限制，诸如铁电的随机存取存储器(FeRAM)和相变存储器之类的电滞后的存储器。
背景技术：
铁电的随机存取存储器(FeRAM)一般被布置在描绘所述元件的具有多层的掩膜结构的铁电元件的矩形阵列中，并且行和列的镀金属由绝缘层分隔用于寻址独立元件。所述掩膜结构一般也包括定义晶体管用于控制给独立元件的电流的掩膜结构。
所述掩膜结构是复杂并且昂贵的，而且所述掩膜技术的分辨率限定设置了一个不合需要的对FeRAM数据存储限制的低的区畴的比特密度。需要提供电滞后的的方法和设备，其不被限定于通过利用掩膜技术来定义独立的电的滞后的元件。
本发明的实施例提供了对这些及其它问题的解答，并且提供了其它的与现有技术相比的优点。
发明概述公开了一种存储器阵列和一种用于构成一个存储器阵列的方法。在一个实施例中，所述存储器阵列包括一个存储器层。所述存储器层包括具有在第一和第二存储器层表面之间延伸的畴轴的滞后畴。所述存储器阵列也包括一个在第一存储器层表面上的导电层。所述导电层在厚度方向上具有各向异性增加地电导率。所述存储器阵列进一的包括一个在所述导电层上的具有一块接触面积的导电的探测器。所述导电的探测器是可移动的来访问一个选择的滞后畴。
在一个方案中，所述存储器层包括可极化的铁电材料并且所述各向异性的导电层包括一个和所述铁电材料相适合的材料。在优选的排列中，所述各向异性的导电层包括由纹理边界分隔的氧化锶(SrO)或铂系金属簇，所述纹理边界形成一个围绕着所述高导电性金属簇的低导电率的矩阵。所述纹理边界定义小岛并且分隔的畴可以在没有通过利用掩膜来定义畴的情况下被在所述存储器阵列中访问。
在另一个方案中，所述存储器层包括相变氧属元素材料并且所述各向异性的导电层包括一个和所述氧属元素材料相适合的材料。在较佳方案中，所述氧属元素材料包括一个银，铟，锑和碲的合金。
那些表征本发明实施例的其它特征和有益效果依据读取下列详细说明和对相关附图的评述将是显而易见的。
附图的简要说明附
图1举例说明了一个电滞后的技术的磁盘驱动器的斜视图。
附图2举例说明了一个电滞后的技术的磁盘的小的，分离部分。
附图3A示意性地举例说明一个与读/写电路耦合在一起的存储器阵列。
附图3B举例说明在附图3A中举例说明的一个存储器阵列的第一简化的等效电路模型。
附图4举例说明一个包括多个导电的探测器的存储器阵列。
附图5举例说明一个具有叠加的第二等效电路的存储器阵列的放大图。
附图6A举例说明一个用于示范性的畴的写入操作，空闲时间和读出操作的时序图。
附图6B举例说明在一个示范性的畴中与电压有关的电荷位移。
说明性的实施例的详细描述在如下所述的实施例中，一个存储器阵列包括滞后的材料的存储器层，该滞后的材料由导电层所覆盖，该导电层是电各向异性的。所述导电层包括高电导率小岛，这些小岛通过一个低导电率矩阵彼此分离。所述小岛固有地通过用于所述导电层的一个淀积方法的分子特征被形成和定义。不必为了定义所述小岛或者独立的存储畴提供任何掩膜步骤。所述独立的存储畴在一个写脉冲期间通过由一个动触点探测器的后沿扫频的一个区畴来定义。滞后的材料的独立的小岛可以被电写入和读取。所述滞后的材料可以包括电可极化的材料诸如PZT薄膜。可替代地，所述滞后的材料可以包括一个相变材料，诸如一个氧属元素材料，其可以通过来自于电流的加热从结晶性的到无定形的变换相位。
附图1是一个电滞后的技术磁盘驱动器100的斜视图，其中本发明的实施例是有用的。磁盘驱动器100包括一个具有底座102和顶盖(未示出)的壳体。磁盘驱动器100更进一步包括一个磁盘组件106，其通过一个磁盘卡箍108被安装在一个主轴电动机(没有示出)上。磁盘组件106包括一个或多个独立的磁盘，其被安装以用于在中心轴109周围同时旋转。对于每个磁盘表面，都有一个相关的探测器基底110，其被安装到磁盘驱动器100上以用于经由一个导电的探测器111和所述磁盘表面通信，该导电的探测器111通过所述探测器基底110来定位并且探测器111接触所述磁盘表面。在附图1所示的例子中，探测器基底110通过悬浮物112来支持，该悬浮物112随后附着于传动器116的轨迹访问桥臂114。在附图1中所示的传动器是通常所说的旋转电磁阀的类型并且包括一个音圈电机(VCM)，通常显示在118处。音圈电机118在枢轴120周围旋转传动器116和它的附着的探测器基底110以沿着一个磁盘内径124和一个磁盘外径126之间的弓形的路径122在一个想要的数据磁道上定位导电的探测器111。音圈电机118由伺服系统电子设备130根据在导电的探测器111和一个主机计算机(没有示出)处产生的信号来驱动。所述磁盘表面(其的一部分被举例说明在一个放大图的132中)包括一个在厚度方向上具有各向异性增加的电导率的导电层。所述磁盘表面在下面结合附图2中举例说明的一个例子更详细地进行描述。
附图2举例说明一个电滞后的技术存储器的小的，分离部分200，其被用于电滞后技术存储器例如在图1中说明的磁盘驱动器100中或在结合图4描述的控制器存储器方案中。所述电滞后的磁盘包括一个衬底202，其由一个诸如铝之类的刚性支承材料形成。所述衬底202的一个顶面204可以是平滑的并且不需要构造诸如以磁存储介质方式使用的那些。
在所述衬底202的顶面204上一个电导的基极层206被配置。所述基极层206最好包括(100)定向铂(Pt)。所述基极层206的材料可以被选择以启动或者初始化一个后续层的增长。例如，铂可被用于基极层206以在一个后续的存储器层208启动PZT的增长。
在所述基极层206上配置所述存储器层208。所述存储器层208由一种材料形成，该材料可以经受电流或电压以形成具有在第一(顶部)存储器层表面226和第二(底部)存储器层表面228之间延伸的畴轴的滞后畴210，212，214，216，218，220，224。
在第一存储器层表面226上处理导电层230。所述导电层230在厚度方向232上和在与导电层230平行的方向234，236上减少的电导率相比具有各向异性增加的电导率。所述在导电层230中的电导各向异性现象通过提供由一个低导电率矩阵260互相电隔离的高电导率小岛(诸如小岛240，242，244，246，248，250，252)来实现。
所述导电层230可以例如，通过在室温下在一个包括铁电的PZT薄膜的存储器层208的表面上真空镀膜一个2毫微米厚的铂层来形成。所述导电层230还可以包括氧化锶(SrO)。如附图2中所说明的在一个高分辨率的电子扫描显微镜(HRSEM)图像中观察小的金属簇240，242，244，246，248，250，252(大约8毫微米平均直径)。正如通过毫微比例尺四点探针电阻测量所观察的，这些簇包括通过一个低导电率矩阵互相电隔离的小岛。
所述存储器层208还可以由诸如氧属元素合金银-铟-锑-碲类的相变材料形成。所述氧属元素材料的相位通过用电流穿过所述导电层230中的一个金属的簇加热从无定形的到结晶性的局部地变换。所述相变变换所述氧属元素合金的电导率，并且通过读取传导率变换完成读回。
导电层230可以由任何提供一个分子结构的处理形成，所述分子结构包括通过一个低导电率矩阵互相隔离的高电导率小岛。这些分子结构可以包括金属簇，柱状晶粒，颗粒结构的薄膜，球壳状碳分子，纳米颗粒和岩心/外壳微粒结构。正如在下面结合附图3A，3B，4和5更详细地描述的，这些小岛的很多可以被存取以形成一个畴。
附图3A示意性地举例说明一个与读/写电路302耦合在一起的存储器阵列300。所述存储器阵列300包括类似于在附图2中举例说明的方案200的存储器层的一个堆栈304。为了简洁起见，和用于附图2中的参考数字相同的用于附图3A中的参考数字标识相同的或相似的特征并且没有进一步地结合附图3A进行描述。
在附图3A中，所述存储器层208包括包含多个诸如单元305，306之类的存储单元的滞后畴。在附图3A中的导电层230被示意性地举例说明为包括很多诸如小岛308，310之类的具有较高电导率的小岛。通过一个低导电率矩阵每个小岛被部分地与邻近的小岛电隔离以便在小岛之间的层230的平面中存在一个低电导率。当穿过一个比小岛大的距离测量传导率时小岛的方案提供了与在层230的一个平面中减少的电导率相比在厚度方向各向异性增加的电导率。
在附图3A中的所述存储器阵列包括一个导电的探测器320，其经由一个接触区接触所述导电层230。所述接触区包括所述导电的探测器320的一个底面。所述导电的探测器320可移动的穿过所述导电层230以经由所述导电层230访问一个所选择的滞后畴(单元组)。一个滞后畴一般地包括存储器层208的一部分，其通过多个与所述导电的探测器320的接触区接触的小岛来定义。在一个写脉冲期间所述探测器扫描一组小岛，并且在一个写脉冲期间通过导电的探测器320的后沿扫描的区畴定义了一个独立畴。
所述读/写电路302经由第一导线322耦合到所述导电的探测器320。所述读/写电路302经由第二导线323耦合到底部导电层206。所述读/写电路302包括一个读出放大器324，其检测导电的探测器320和底部导电层206之间的电压。所述读/写电路302还包括一个可控电流源326，其通过一个在控制线328上的写入信号来控制以产生正或者负的流过导线322，323到一个存储器层208中的选择的畴的写入电流。那些本领域中的技术人员应当理解所述读/写电路302还可以被作为这里描述的一个二重的实现(没有举例说明)，并且这种二重的实现包括产生一个写电压的受控电压源和一个读出放大器，所述放大器是一个检测读电流的电流放大器。
附图3B举例说明层的堆栈304的第一简化等效电路模型和在附图3A中举例说明的探测器320。在附图3B中举例说明的例子中，显示了可极化材料的一个例子。如附图3B中所说明的，存储器层208可以由多个滞后的电容器330表示，通过底部导电层206和导线323电容器330被连接到公共的DC。在各向异性的导电的(顶)层230中的独立的小岛由较高的电导系数GH(低电阻)表示。小岛之间的低的传导矩阵由低的电导系数GL(高电阻)表示。探测器320与多个小岛连接。通过很多经由许多低的电导系数GL的连接，所述小岛具有一个有效的到公共的DC 332的漏泄路径以用于在一个写操作之后促进补偿以恢复所述小岛到近似零电压或中性状态。当铁电的薄膜被用作用于高密度数据存储的存储介质时，在所述铁电介质之上的所述接触层的各向异性的电气特性提供所述极化的稳定性以及所述写入畴分布和倾斜度。使用所述具有电各向异性的顶层的可移动的金属的探测器320避免所述写入段的不明确的加宽以及在一个空闲存储时间期间通过去极化避免滞后的损失。
所述可极化铁电层持久的滞后性能在裸露的铁电表面产生具有附着着滞后电荷的电偶极。这些所谓的极化电荷产生了一个外部的电场，其吸引反向极性的自由电荷。这些自由电荷被吸引到所述极化电荷处并且由此补偿所述外部电场。通过用金属覆盖所述铁电层，经由所述金属的传导带这些自由电荷被提供。由在小岛之间的低的导电率提供的电补偿一般说来类似于由一个磁铁的磁极引起的消磁磁场。
附图4举例说明一个包括多个导电的探测器402，404的存储器阵列400。所述存储器阵列400包括一个导电层406，其包括很多诸如小岛408，410，412之类的小岛，该小岛之间通过一个低导电率矩阵(在附图4中没有举例说明)而彼此分离。所述导电层406被堆叠在一个存储器层上，一个底部导电层和一个衬底类似于在附图3A中的叠层304处示出的那样来排列。每一个探测器402，404相对于所述导电层406是可移动的。
在第一写脉冲应用于探测器402期间，所述探测器402的一个后沿422挪开第一畴424(通过一个点画的表面来表示)。在第二写脉冲应用于所述探测器404期间，所述写探测器404的一个后沿426挪开第二畴428(通过一个点画的表面来表示)。所述探测器402和404是通过一个间距430彼此间以定距离间隔，以便探测器402，404的电操作不彼此干扰。所述探测器402，404是纯金属触点并且很多探测器可以被提供于一个阵列以增加读取和写入数据的速度，或减少所需要的一个或多个定位所述探测器402，404的定位器的动作距离。探测器402，404可以通过相同的定位器或通过不同的定位器来控制。
所述探测器的大小和形状影响所述铁电畴的大小和形状，所述铁电畴是所述探测器的下沿边的路径中留下的。总的畴长度通过所述滑触头的速度和电脉冲宽度来定义。一个畴的微细结构通过所述金属簇的大小与形状来定义。
很多导电的探测器可以被排列在一个具有彼此以定距离间隔的并且可一起移动的接触区的阵列中以访问多个所选择的滞后畴。可以使用一个64×64阵列，例如，在所述阵列的一个单一的定位上提供对数据的4,096位的并行存取。在一个优选的方案中，多个导电的探测器被排列在一个阵列中并且所述阵列可以以一个振动的模式移动以提供一个探测器存储排列。在另一个优选排列中，多个导电的探测器被安排在一个可定位的磁盘驱动器头上的阵列中，并且所述存储器层和导电层被排列在一个旋转磁盘上。
附图5举例说明一个存储器阵列500的放大图。所述存储器阵列500包括一个电导的(底部)基极层506。在所述基极层506上配置一个存储器层508。所述存储器层508由诸如可极化材料或相变材料之类的具有电滞后性能的材料形成。
在所述存储器层508上配置一个导电(顶)层530。所述导电层530与在导电层530的平面中减少的电导率相比在厚度方向具有各向异性增加的电导率。所述导电层530包括多个小岛例如小岛532，534，536。所述小岛532，534，536由具有一个沿各个方向各向同性的高的电导率GH的金属形成。所述小岛532，534，536彼此通过具有低导电率GL的材料的矩阵来隔离。所述矩阵可以包括空气，金属氧化物，晶界或任何相对于所述小岛的电导率减少的特征。
附图6A举例说明一个示范性的时序图，该图从时间T0到时间T6经由一个空闲时间，一个写操作，和一个第二空闲时间用于一个诸如在附图1-5中举例说明的存储器层之类的铁电存储器层中的示范性的畴。附图6B举例说明一个示范性的D-E曲线用于与用于在附图6A中举例说明的示范性的畴的外加电压E有关的电荷位移D。在附图6B中附图6A中的时间T0到T6被映射成D-E滞后曲线。在两个附图6A，6B中，所述参考符号E表示一个用于所述畴的电压，所述参考符号D表示极化(″位移″)并且所述参考符号I表示电流流动。
那些本领域中的技术人员应当理解后面是写间隔的读间隔可用于刷新存储在一个畴中的数据。
在附图1-6中举例说明的所有的实施例中，所述各向异性层可以由一个或多个下列的层沉淀类型形成A)金属簇，包括碳化物材料的簇(例如碳化钨)，具有小于10纳米的直径以及彼此相互足够地分离以实现各向异性。
B)隔离的金属柱状晶粒。真空镀膜的颗粒结构的薄膜，例如Pt-Al2O3。
C)球壳状碳分子，Cn(例如n＝60)。
D)自组装的纳米颗粒。
E)内核/外壳微粒结构。
在每次当所述滑触头挪开所述表面时转换的畴数目取决于所述滑触头的总的接触区。因为所述滑触头当写入时仅仅在一个方向上移动，所述滑触头接触区的仅仅非常末端的边缘确定所述剩余畴边界的位置。
当所述簇，颗粒，柱形或微粒在垂直于所述导电层的方向上是连续的时，所述单独的簇，颗粒，柱形或微粒通过一个低导电率矩阵与邻近的簇，颗粒，柱形或微粒分离。所述低导电率矩阵可以包括空气，晶界，氧化物或其它由所选择的小岛的类型而定的低导电率特征。所述大的侧面的传导率取决于从一个小岛到邻近的小岛的电子跳跃/过滤的概率并且也取决于小岛大小的平均数。在所述顶导电层中的矩阵定义在所述存储器层中的畴之间的边界。所述铂簇的大小与形状是通过调整所述诸如薄膜厚度，沉积速率和生长温度之类的生长条件可控制的。
应当理解尽管本发明的各种实施例的许多的特征和优点已经在上述描述中和本发明的各种实施例的详细的结构和功能一起进行了阐述，这些公开仅仅是说明性的，并且可以在细节上，尤其在通过表示附加的权利要求所使用的术语的广泛的一般的含义在最大可能的范围内表示的本发明的原则内与部件的结构和排列有关的细节上进行改变。例如，所述特殊的元件可以依赖对所述存储器阵列特殊的应用而变化同时在没有脱离本发明的范围的情况下保持实质上相同的功能性。此外，尽管在这里描述的优选实施例是指向一个滞后的供二进制数据存储使用的存储器材料，那些本领域中的技术人员应当意识到在没有脱离本发明的范围的情况下，本发明的教导可以被用于存储具有三个或更多级的数字数据，可以被用于各种电的存储器材料或用于在电的滞后的存储器中存储连续的模拟数据。
权利要求
1.一种存储器阵列，包括包括具有在第一和第二存储器层表面之间延伸的畴轴的滞后畴的存储器层；在第一存储器层表面上的导电层，所述导电层在厚度方向上具有各向异性增加的电导率；和在导电层上具有接触区的导电的探测器，所述导电的探测器是可移动的以访问一个所选择的滞后畴。
2.如权利要求1所述的存储器阵列，其中所述存储器层包括铁电材料。
3.如权利要求1所述的存储器阵列，其中所述存储器层包括相变材料。
4.如权利要求1所述的存储器阵列，其中所述导电层具有一个从所述组金属簇，柱状晶粒，颗粒结构的薄膜，球壳状碳分子，纳米颗粒和内核/外壳微粒结构中被选择出来的各向异性的结构。
5.如权利要求1所述的存储器阵列，其中所述导电层包括铂簇。
6.如权利要求5所述的存储器阵列，其中所述铂簇具有大约8毫微米的尺寸。
7.如权利要求1所述的存储器阵列，其中所述导电层包括氧化锶簇。
8.如权利要求1所述的存储器阵列，其中所述导电层无掩蔽的特征。
9.如权利要求1所述的存储器阵列，其中所述导电层包括多个通过低导电率的矩阵互相隔离的高导电率的小岛。
10.如权利要求9所述的存储器阵列，其中所述存储器层包括各向同性的材料，并且所述矩阵定义畴的边界。
11.如权利要求9所述的存储器阵列，其中所述多个小岛具有不超过8毫微米的平均的小岛直径。
12.如权利要求9所述的存储器阵列，其中所述接触区具有一个触点直径，该直径为至少3个平均的小岛直径。
13.如权利要求1所述的存储器阵列，进一步地包括多个具有互相以定距离间隔的并且可一起移动的接触区的导电的探测器以访问多个所选择的滞后畴。
14.如权利要求13所述的存储器阵列其中多个导电的探测器被排列在一个阵列中并且所述阵列是以一个振动的模式可移动的。
15.如权利要求13所述的存储器阵列其中多个导电的探测器被安排在磁盘驱动器头上的一个阵列中并且所述存储器层和导电层被安排在一个磁盘上。
16.一种制造存储器阵列的方法，包括在一个衬底上沉积第一导电层；在所述导电层上沉积一个包括滞后材料的存储器层；在所述存储器层上沉积第二导电层，第二导电层在厚度方向上具有各向异性增加的导电率；以及在所述导电层上提供一个具有接触区的可移动的导电的探测器。
17.如权利要求16所述的方法，进一步地包括形成一个铁电材料的存储器层。
18.如权利要求16所述的方法，进一步地包括形成一个相变材料的存储器层。
19.如权利要求16所述的方法，进一步地包括提供具有一个从所述组金属簇，柱状晶粒，颗粒结构的薄膜，球壳状碳分子，纳米颗粒以及岩心/外壳微粒结构中被选择出来的各向异性结构的导电层。
20.如权利要求16所述的方法，进一步地包括由铂簇形成所述导电层。
21.如权利要求20所述的方法，进一步地包括形成所述具有大约8毫微米尺寸的铂簇。
22.如权利要求16所述的方法，进一步地包括在没有通过利用一个掩膜的情况下形成所述导电层。
23.如权利要求16所述的方法，进一步地包括通过低导电率形成具有多个小岛边界互相隔离的高导电率的小岛的导电层。
24.如权利要求23所述的方法，进一步地包括由各向同性的材料形成所述存储器层，以及用所述小岛边界定义所述畴的边界。
25.如权利要求24所述的方法，进一步地包括形成多个具有不超过8毫微米的平均直径的小岛。
26.如权利要求24所述的方法，进一步地包括提供所述具有至少为所述多个小岛的3个平均直径的触点直径的接触区。
27.一种存储器阵列，包括包括具有在第一和第二存储器层的表面之间延伸的畴轴的滞后畴的存储器层；在第一存储器层的表面上的导电的装置，所述导电的装置在厚度方向上具有各向异性增加的电导率；和在导电层上具有接触区的导电的探测器，所述导电的探测器是可移动的以访问一个所选择的滞后畴。
28.如权利要求27所述的存储器阵列，其中所述导电层包括多个通过低导电率的小岛边界互相隔离的高导电率的小岛。
29.如权利要求27所述的存储器阵列，其中所述存储器层包括各向同性的材料，并且所述小岛边界定义畴的边界。
30.如权利要求27所述的存储器阵列，其中所述多个小岛具有一个不超过8毫微米的平均直径。
全文摘要
一种存储器阵列，包括一个具有滞后的畴的存储器层，所述畴具有在第一和第二存储器层表面之间延伸的畴轴。在第一存储器层表面上的导电层在厚度方向上具有各向异性增加的电导率。在所述导电层上一个可移动的导电的探测器具有一个接触区并且移动以访问一个所选择的滞后畴。
文档编号H01L21/70GK1725496SQ200510081718
公开日2006年1月25日 申请日期2005年3月31日 优先权日2004年6月29日
发明者J·W·安纳, J·于, D·K·维勒 申请人:西加特技术有限责任公司