专利名称：允许金属接触图形未对准的半导体集成电路及其制造方法
技术领域：
本发明涉及半导体集成电路的制造，更具体地说，涉及允许金属接触图形与栅极图形未对准的半导体集成电路的结构及其制造方法。
背景技术：
在半导体集成电路中，如钨的金属接触用于将晶体管栅极，源极/漏极，和主体(body)连接到后端布线。这里将简要说明用于形成金属接触的常规方法。
图10和11示出了制造半导体集成电路的常规方法的阶段。
参见图10，在半导体集成电路中形成金属接触的常规方法包括以下步骤在包括硅衬底902，掩埋氧化物(BOX)层904和半导体层906的衬底900上，形成PFET 901的栅极叠层950和NFET 903的栅极叠层960。然后，在栅极叠层950，960的侧壁上形成氧化物衬垫972，982，接着在半导体层906中形成源漏(S/D)延伸920，922，924，926。下一步，分别在氧化物衬垫972，982上形成氮化物衬垫974，984。随后，形成S/D区域912，914，916，918。进一步，使用氮化物侧壁974，984作为掩模，分别在S/D区域912，914，916，918上形成金属硅化物区域932，934，936，938。下一步，在衬底900上沉积通常为Si3N4的接触衬里988，接着沉积层间介质层(IDL)990并进行平面化。然后，利用光刻和蚀刻技术构图IDL 990，形成暴露如图11所示的S/D区域上的硅化物的接触开口992，994，996，998。该方法通常进行第一各向异性蚀刻步骤以在层间介质层990中形成开口，停止于接触衬里988，接着进行第二各向异性蚀刻穿过接触衬里988，使用硅化物932，934，936，938作为蚀刻停止。
在光刻中，用于接触开口的图形不可避免地与栅极图形有轻微未对准。因而，至少一部分接触开口在侧壁974，984上未对准。然而，设计为蚀刻掉通常为氮化物的接触衬里988的蚀刻步骤，不具有对同样通常为氮化物的衬垫974，984的选择性。因此衬垫974，978的至少一部分可能被蚀刻穿，而暴露下面的半导体层906。因为通过使用侧壁974，984作为掩模形成在S/D区域912，914，916，918上的硅化物932，934，936，938，所以在半导体层906中的衬垫974，984下面没有沉积硅化物。因此，衬底的暴露部分可能被蚀刻，导致出现问题如在金属接触和衬底之间的短路993和997，并引起不希望的寄生电容。
此外，有时候即使在形成硅化物932，934，936，938时使用衬垫974，984作为掩模，半导体层906在衬垫974，984的底部和硅化物932，934，936，938的边缘931，933，935，937之间也会暴露，这增加了在金属接触和衬底之间引起短路的可能性。
因此，需要一种允许接触图形与栅极图形未对准并避免接触和衬底之间短路的金属接触的结构及其制造方法。
发明内容
根据本发明的一个方面，提供了一种制造场效应晶体管的方法。该方法包括以下步骤，在半导体衬底的上表面上形成栅极叠层并在该栅极叠层的侧壁上形成第一衬垫；在半导体衬底中或上形成与第一衬垫邻近的硅化物；形成覆盖第一衬垫的表面的第二衬垫；在至少栅极叠层，第二衬垫和硅化物上形成接触衬里；在接触衬里上形成层间介质；形成开口以暴露在硅化物上的接触衬里；以及延伸开口穿过接触衬里以暴露硅化物而不暴露衬底。
本发明的另一方面，第二衬垫进一步覆盖至少部分硅化物，以便即使在第二衬垫和硅化物之间存在间隙也不会暴露半导体层。
结合下面的描述和没有按比例绘制的附图，将更好地认识和理解本发明的这些方面和其它方面。
图1至7示出了根据本发明的一个实施例制造PFET和NFET的阶段。
图8示出了根据本发明的另一个实施例制造PFET和NFET的阶段。
图9示出了根据本发明的一个实施例制造半导体电路的方法的流程。
图10和11示出了制造PFET和NFET的常规阶段。
具体实施例方式
图1至7示出了根据本发明的一个实施例形成PFET 101和NFET 103的过程阶段。
首先，如图1所示，在衬底100上形成PFET 101和NFET 103。衬底100优选包括硅衬底102，掩埋氧化层(BOX)层104，半导体层106和沟槽隔离区域140。可选地，衬底100可以是如硅的体半导体衬底。然而，本发明并不局限于硅衬底，也可以使用其它类型的半导体例如III-V化合物半导体材料如砷化镓(GaAs)。
PFET 101和NFET 103包括栅极叠层150、160，沟道区域108、110，源漏延伸120、122、124、126，S/D区域112、114、116、118，分别在S/D区域中的硅化物S/D区域(下文为“硅化物”)132、134、136、138。硅化物可以包括，例如，钛(Ti)，钴(Co)，镍(Ni)，钨(W)或铂(Pt)。栅极叠层150，160可以进一步包括在沟道区域108，110上的栅极介质层152，162，和如多晶硅的栅极导体部分154，164。在一些实施例中还包括低电阻金属部分156，166。
邻近栅极叠层150，160的侧壁，优选形成多个衬垫172，174，182，184。可选地，可以在每个栅极叠层150，160的侧壁上沉积单个衬垫。衬垫174，178优选包括氮化硅(Si3N4)。在S/D区域112、114、116、118中形成硅化物132、134、136、138时衬垫174，178用作掩模。
S/D区域112、114、116、118可以是通过选择性外延生长形成的抬高S/D区域。
可以通过如硅化物的化学气相沉积(CVD)，或金属溅射并接着进行退火的方法形成硅化物132、134、136、138。
例如，使用CVD，在S/D区域112，114，116，118上形成硅化物层。在邻近硅化物和栅极叠层150，160的部分，硅化物层优选与衬垫174，184的外表面接触生长以便不暴露半导体层106。
可选地，硅化物可以通过金属溅射形成，优选包括步骤(1)使用衬垫174，184作为掩模，将金属溅射到S/D区域112，114，116，118，(2)在约200到500℃进行第一次退火，(3)移除未反应的金属，且(4)在约400到750℃进行第二次退火。因为使用衬垫174，184作为掩蔽，硅化物132，134，136，138优选与衬垫174，184的底部接触生长以便不暴露半导体层106。
然而，在这两种方法中，在硅化物132，134，136，138和对应的衬垫174，184之间形成了间隙。也就是说，半导体层106可能在衬垫174，184底部和硅化物132，134，136，138的边缘133，135，137，139之间暴露。
下一步，如图2所示，在衬底100的上表面上形成另一介质层149。介质材料149与掩模衬垫174，184不同；例如，如果掩模衬垫174，184为氮化物，介质材料149优选为氧化物。在氧化物的情况下，形成层149优选包括(1)在衬底100上提供前体，如原硅酸四乙酯(TEOS)，SiH4，SiCl2H2，以及(2)进行加热以提供氧化物层149。
在步骤(2)中的加热优选在不氧化硅化物132，134，136，138的温度下进行。例如，当硅化物包括Ni时，氧化物层149优选在约300℃到400℃的温度范围内生长。当硅化物包括Co时，优选温度为约700℃或更低。氧化物层149的厚度优选约100到400，更优选为约160到200。
氧化物层149的厚度优选小于氮化物衬垫174，184的厚度，但要足够后以覆盖硅化物132，134，136，138的边缘133，135，137，139，从而覆盖硅化物的边缘133，135，137，139和氮化物衬垫174，184之间的任何间隙。
从而，用氧化物层149覆盖衬垫174，184，栅极叠层150，160，硅化物132，134，136，138。
可以沉积包括碳化硅(SiC)的层149，代替氧化物层。可以通过在CVD反应室中由SiH4和CH4反应形成层149。优选反应温度为约400℃。形成的SiC层149的厚度优选为约500到1000。
下一步，如图3中所示，通过各向异性刻蚀优选反应离子蚀刻(RIE)蚀刻氧化物层149，以形成衬垫142，144。衬垫142，144分别覆盖衬垫174，184的表面。同时，衬垫142，144在部分133，135，137，139处分别覆盖硅化物132，134，136，138的内边缘，以便用衬垫142，144覆盖硅化物132，134，136，138和衬垫174，184之间的连接。从而，即使在硅化物和衬垫174，184之间存在间隙，氧化物层142，144覆盖间隙以至不暴露半导体层106。
其后，如图4所示，在衬底100上提供接触衬里188。接触衬里优选不同于衬垫142，144的材料，并在氧化物衬垫142，144的情况下，优选包括氮化硅，例如Si3N4。接触衬里188的厚度优选为约300至1500。
然后，沉积并平面化可包括低K介质材料，如硼磷硅玻璃(BPSG)或高密度等离子体(HDP)氧化物的介质的层间介质(ILD)190。ILD 190的厚度优选为约3000至5000。
使用两步选择性蚀刻方法形成接触开口。
如图5所示，使用光刻和各向异性刻蚀技术如RIE构图层间介质190，以形成暴露接触衬里188的接触开口192，194，196，198。在第一步骤中，蚀刻优选对接触衬里188具有选择性以使蚀刻在接触衬里188上停止。本领域的技术人员可以为获得期望选择性的蚀刻设置条件。
图5示出了一个实例，其中接触开口图形与栅极图形未对准。具体，接触开口194，198分别与栅极叠层150，160形成非故意的短间隔d1，d2。
下一步，第二蚀刻步骤使用对衬垫142，144并也对硅化物132，134，136，138具有选择性的方法条件，以便回刻蚀接触衬里188到硅化物的表面191，193，195，197。因而，如图6所示，第二蚀刻步骤没有回刻蚀衬垫142，144，以便不在接触开口192，194，196，198的底部暴露衬底100，特别是半导体层106。
最后，通过例如溅射或化学气相沉积(CVD)，接着进行化学机械抛光(CMP)，将金属如Ti，TiN，W填充到接触孔以形成接触202，204，206，208。
图7示出了最终的结构。
根据本发明，在未对准的情况下，接触202，204，206，208与硅化物132，134，136，138直接接触而不与半导体层106接触。
图8示出了根据本发明的另一个实施例的PFET 301和NFET 303。
邻近PFET 301的衬垫374优选比邻近NFET 303的衬垫384厚。为了便于与上面的层连接最好使接触间距不变，并不能太大以减小最终半导体集成电路的尺寸。因此，PFET 301易倾向于使栅极图形与金属接触未对准。
因此，即使根据本发明仅在PFET 301上沉积附加衬垫340，如氧化层或SiC层，也可以获得产量的显著提高。
在图8示出的实施例中，仅在PFET 301的栅极叠层侧壁上的衬垫374上形成优选包括氧化硅或SiC的第二衬垫340。例如，在PFET 301上，衬垫374优选具有约750的最大厚度，且衬垫374的厚度更优选为约100至300。对本领域的技术人员容易理解，通过安排如图1至7示出的方法形成衬垫340，以在PFET 301的栅极叠层350上形成衬垫374期间掩蔽NFET。例如，可以在衬底300上形成PFET 301的栅极叠层350，NFET 303的栅极叠层360，硅化物332，334，336，338和衬垫374，384。然后，形成如氮化硅的接触衬里388以首先仅覆盖NFET 303，同时掩蔽PFET区域。从PFET区域移除掩模。下一步，掩蔽NFET区域，并通过RIE仅在与PFET邻近的衬垫374上形成外面的衬垫340，例如接着仅在PFET 301上形成接触衬里388。
随后，移除NFET上的掩模，并且如上述图4-7中所述形成ILD和接触开口。
图9示出了根据本发明的一个实施例制造半导体电路的方法的流程。
在该方法中，在半导体衬底的上表面上形成栅极叠层，然后在栅极叠层的侧壁上形成第一衬垫(步骤500)。
第一衬垫可以包括多个衬垫，第一衬垫的外部优选为氮化硅。下一步，在半导体衬底中或上沉积与第一衬垫自对准硅化物(步骤502)。
随后在第一衬垫的表面覆盖第二衬垫(步骤504)，并在至少栅极叠层，第二衬垫和硅化物上形成接触衬里(步骤506)。依照本发明，接触衬里的材料与第二衬垫的材料不同。例如，如果第二衬垫是氧化硅，接触衬里优选为氮化硅。在随后的第一RIE中接触衬里用作蚀刻停止层，下面进行讨论。
然后，在接触衬里上沉积如低K材料，BPSG和HDP氧化物的层间介质(步骤508)。ILD优选不同于接触衬里。
下一步，形成穿过ILD的金属接触开口以便暴露硅化物上的接触衬里(步骤510)。优选使用对接触衬里具有选择性的ILD的第一RIE。这里，接触衬里用作第一RIE步骤的蚀刻停止。最后，接触开口延伸穿过接触衬里，以暴露硅化物而不暴露衬底(步骤512)。此延伸优选通过对第二衬垫和硅化物具有选择性的第二RIE进行。因为第一衬垫被第二衬垫覆盖，在延伸开口时第一衬垫没有被蚀穿而暴露半导体衬底。因此，防止了接触和半导体衬底之间的短路。
尽管参考其特定优选实施例对本发明进行了描述，本领域的技术人员可以理解，在不脱离仅由附加权利要求限定的本发明的真正范围和精神的情况下，可以进行许多修改和改进。
权利要求
1.一种制造场效应晶体管的方法，包括以下步骤提供半导体衬底，在所述半导体衬底的上表面上具有栅极叠层，以及在所述栅极叠层的侧壁上形成第一衬垫；在所述半导体衬底中或上形成与所述第一衬垫邻近的硅化物；形成覆盖所述第一衬垫的表面的第二衬垫；在至少所述栅极叠层，所述第二衬垫和所述硅化物上形成接触衬里；在所述接触衬里上形成层间介质；形成开口以暴露所述硅化物上的所述接触衬里；以及延伸所述开口穿过所述接触衬里以暴露所述硅化物而不暴露所述衬底。
2.根据权利要求1的方法，其中所述第一衬垫包括氮化硅。
3.根据权利要求1的方法，其中所述第一衬垫包括多个衬垫。
4.根据权利要求1的方法，其中所述硅化物包括选自Ti，Co，Ni，W或Pt的金属。
5.根据权利要求1的方法，其中所述第二衬垫包括二氧化硅或碳化硅。
6.根据权利要求1的方法，其中所述第二衬垫覆盖至少部分所述硅化物，以便不暴露在所述第二衬垫和所述硅化物之间的所述半导体层。
7.根据权利要求1的方法，其中所述第二衬垫的厚度为约100至400。
8.根据权利要求6的方法，其中所述第二衬垫的厚度为约160至200。
9.根据权利要求1的方法，其中在约300至700℃范围的温度下进行形成所述第二衬垫的步骤。
10.根据权利要求1的方法，其中所述接触衬里包括氮化硅。
11.根据权利要求1的方法，其中所述接触衬里的厚度为约300至1500。
12.根据权利要求1的方法，其中所述层间介质包括低K材料高密度等离子体(HDP)氧化物或硼磷硅玻璃(BPSG)。
13.根据权利要求1的方法，其中所述层间介质的厚度为约3000至5000。
14.根据权利要求1的方法，其中利用对所述接触衬里具有选择性的蚀刻进行形成开口的步骤。
15.根据权利要求1的方法，其中利用对所述第二衬垫和所述硅化物具有选择性的蚀刻进行延伸所述开口的步骤。
16.根据权利要求6的方法，其中所述硅化物与所述第一衬垫对准。
17.根据权利要求6的方法，其中在所述硅化物和所述第一衬垫之间形成间隙。
18.一种制造场效应晶体管的方法，包括以下步骤在半导体衬底的上表面上形成栅极叠层；在所述栅极叠层的侧壁上形成第一衬垫；在所述半导体衬底中或上形成与所述第一衬垫邻近的硅化物；形成覆盖所述第一衬垫的表面的氧化硅衬垫；在至少所述栅极叠层，所述氧化硅衬垫和所述硅化物上形成氮化硅层；在接触衬里上形成层间介质；第一蚀刻所述层间介质以暴露所述硅化物上的所述氮化硅层，所述蚀刻对所述氮化硅层具有选择性；第二蚀刻所述氮化硅层以暴露所述硅化物而不暴露所述衬底，所述第二蚀刻对所述氧化硅衬垫和所述硅化物具有选择性。
19.根据权利要求18的方法，其中所述氧化硅衬垫覆盖至少部分所述硅化物，以便不暴露在所述氧化硅衬垫和所述硅化物之间的所述半导体层。
20.一种制造场效应晶体管的方法，包括以下步骤在半导体衬底的上表面上形成PFET和NFET栅极叠层；在所述栅极叠层的侧壁上形成第一衬垫；在所述半导体衬底中或上形成与所述第一衬垫邻近的硅化物；形成覆盖在PFET栅极叠层的侧壁上形成的所述第一衬垫的表面的第二衬垫；在至少所述栅极叠层，所述NFET的所述侧壁上的所述第一衬垫，所述第二衬垫和所述硅化物上形成接触衬里；在所述接触衬里上形成层间介质；形成开口以暴露所述硅化物上的所述接触衬里；以及延伸所述开口穿过所述接触衬里以暴露所述硅化物而不暴露所述衬底。
21.根据权利要求20的方法，其中所述第二衬垫覆盖至少部分所述硅化物，以便不暴露在所述第二衬垫和所述硅化物之间的所述半导体层。
22.一种场效应晶体管，包括半导体衬底；栅极叠层，在所述半导体衬底的上表面上；第一衬垫，在所述栅极叠层的侧壁上形成；硅化物，在所述半导体衬底中或上，具有与所述第一衬垫邻近的边缘；第二衬垫，覆盖所述第一衬垫的表面以及至少与所述第一衬垫邻近的所述硅化物的所述边缘。
23.根据权利要求22的场效应晶体管，其中所述第二衬垫覆盖所述第一衬垫的表面以及至少与所述第一衬垫邻近的所述硅化物的所述边缘，以便不暴露在所述第二衬垫和所述硅化物之间的所述半导体衬底。
全文摘要
本发明公开了一种制造场效应晶体管的方法。在该方法中，在半导体衬底的上表面上形成栅极叠层，然后在栅极叠层的侧壁上形成第一衬垫。下一步，在半导体衬底中或上沉积与第一衬垫自对准的硅化物。其后，形成覆盖第一衬垫的表面的第二衬垫，并在至少栅极叠层，第二衬垫，和硅化物上形成接触衬里。随后，在接触衬里上沉积层间介质。下一步，形成金属接触开口以暴露硅化物上的接触衬里。最后，延伸开口穿过接触衬里以暴露硅化物而不暴露衬底。
文档编号H01L21/768GK1779930SQ20051010950
公开日2006年5月31日 申请日期2005年10月19日 优先权日2004年11月4日
发明者杨海宁 申请人:国际商业机器公司