半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及半导体装置的布线，特别涉及具有使用低介电常数绝缘膜作为绝缘膜的多层布线的半导体装置。
背景技术：
半导体装置，为实现高速化、微细化，以减小布线的寄生电容为目的，使用低介电常数绝缘膜作为多层布线的布线间绝缘膜及层间绝缘膜。此低介电常数绝缘膜是比现在广泛使用的二氧化硅膜(SiO2膜)的介电常数低的绝缘膜，例如，可以举出有机硅氧化膜(SiOC膜)、加氟氧化硅膜(SiOF膜)、有机聚合物绝缘膜。这些低介电常数绝缘膜，优选是具有小于等于3的介电常数。
这些低介电常数绝缘膜，与SiO2膜比较，具有介电常数低的特征，但是具有机械强度，例如杨氏模量、破坏强度低的弱点。低介电常数绝缘膜，一般除了多层布线的上层之外的大部分层之中都使用。这是因为越接近半导体基板的下层，布线间及布线层间的寄生电容对半导体装置的性能的影响越大之故。
低介电常数绝缘膜的机械强度低的这一缺点，不仅是对半导体装置的制造工序而且对半导体装置的性能也有不良影响。例如，在形成多层布线之际的平坦化之中一般采用的化学机械研磨(CMP)时，存在例如，在布线的密度稀疏的部分发生洼坑，在低介电常数绝缘膜和布线金属的边界部分出现应力集中或低介电常数绝缘膜变形发生膜剥离等等问题。
在CMP中洼坑的发生，是长久以来存在的问题，在图形密度稀疏的部分形成虚拟图形来抑制洼坑的发生的方法，例如，在日本专利公开平10-335333号公报中有叙述。此虚拟图形一般是孤立的长方形的图形。
关于应力集中，在比较使用的材料的杨氏模量时，例如，与作为布线材料的铜(Cu)的杨氏模量为150GPa相对，作为低介电常数绝缘膜的上述SiOC膜的杨氏模量为2～20GPa，为小于等于1/10的值。顺便指出，SiO2膜的杨氏模量为57GPa。如果对这种布线材料(Cu)和低介电常数绝缘膜混杂的半导体基板的表面利用CMP进行平坦化，那么在研磨时柔软材料的低介电常数绝缘膜由于研磨压力而发生很大位移，而坚硬材料Cu几乎不发生位移。其结果，在Cu和低介电常数绝缘膜的边界部分，特别是在接触部分产生很大的应力集中。这样发生的应力，不会与研磨的结束一起全部释放，有时在半导体装置完成后也还有一部分冻结在半导体装置内。因此，在其后的可靠性试验中或在最终用户的半导体装置的动作中可使布线和/或接触部分的电阻上升或成为孔隙发生的起点而使半导体装置的可靠性劣化。
此外，如上所述，在由于CMP加工产生的剪切应力增大时，低介电常数绝缘膜的位移量变大。于是，在极端的场合，会产生低介电常数绝缘膜剥离的问题。解决这种绝缘膜剥离的方法，在日本专利公开2004-79732号公报中有叙述。此专利的方法，是在低介电常数绝缘膜的表面上通过层叠形成介电常数比规定值大的绝缘膜，在此层叠绝缘膜中通过形成布线及虚拟布线来回避绝缘膜剥离。然而，层叠介电常数大的绝缘膜的这样的结构会牵涉到整个绝缘膜的有效介电常数的上升，增加制造过程的工序数，不是优选。
除此之外，低介电常数绝缘膜的缺点是热传导特性差。在比较各种材料的热传导系数时，与热传导好的Cu的热传导系数为395W/km相对，SiO2的热传导系数为2.03W/km，低介电常数绝缘膜的热传导系数为0.1～0.5W/km。就是说，低介电常数绝缘膜的热传导系数为Cu的1/1000左右，SiO2膜的1/10左右。半导体装置，在高集成化和高速化的同时局部及整体的发热量变大，如果使用低介电常数绝缘膜，向表面的热传导会变差。解决这一点的一例示于日本专利公开2003-324103号公报中。此方法是在布线层的上方的半导体装置表面形成实质上由金属构成的保护膜。此保护膜，与设置在最上层的布线层上的焊盘电极连接。由此，可以改善在半导体装置工作时的散热。此外，形成独立于布线的散热用通路或散热用布线或两者可促进散热效果。然而，这一方法，对于散热通路或散热用布线附近的散热是有效的，但未揭示可以有效地将在半导体装置整个区域的有源区域及布线中发生的热导入到保护膜中的手段。
因此，即使是使用低介电常数绝缘膜作为多层布线的层间绝缘膜，也需要可以减小布线和低介电常数绝缘膜的边界部分的应力集中，可以抑制绝缘膜的剥离，并且还具有提高散热能力的布线结构的半导体装置。
本发明的目的就在于提供一种即使是使用低介电常数绝缘膜作为多层布线的层间绝缘膜，也可以减小布线和低介电常数绝缘膜的边界部分的应力集中，可以抑制绝缘膜的剥离，并且还具有提高散热能力的布线结构的半导体装置。

发明内容
根据本发明的一种形态的半导体装置，具有在半导体基板的上方形成的绝缘膜、在上述绝缘膜内形成的布线、和在上述绝缘膜内与上述布线分开形成的网状虚拟(dummy)结构体。
根据本发明的另一种形态的半导体装置，其特征在于具有在半导体基板的上方形成的第1绝缘膜，在上述第1绝缘膜内形成的第1布线，在上述第1绝缘膜内与上述第1布线分开形成的第1网状虚拟结构体，在上述第1绝缘膜上形成的第2绝缘膜，在上述第2绝缘膜上形成的第3绝缘膜，在上述第3绝缘膜内形成的第2布线，在上述第3绝缘膜内与上述第2布线分开形成的第2网状虚拟结构体，在上述第2绝缘膜内形成并连接上述第1及第2网状虚拟结构体的连接体，覆盖上述第1及第2布线以及第1、第2及第3绝缘膜并至少与上述第1或第2网状虚拟结构体中的任一个相连接的保护膜。


图1为示出用来说明本发明的实施方式1的网状虚拟结构体图形的一例。
图2为示出用来说明多层布线结构的典型的布线结构的剖面图。
图3为示出用来说明虚拟结构体产生的应力集中减小效果的示图。
图4为示出用来说明利用虚拟结构体抑制由于机械加工引起的低介电常数绝缘膜的位移的效果的示图。
图5至图14为示出实施方式1的另一网状虚拟结构体的图形的一例的示图。
图15为示出用来说明本发明的实施方式2的布线结构的剖面图的一例。
图16及17为实施方式2的布线结构的变形例的剖面图的一例。
具体实施例方式
下面参照附图对本发明的实施方式进行详细说明。在图中，对应的部分以对应的符号表示。以下的实施方式，是作为一个示例示出，在不脱离本发明的精神的范围内可以通过种种变形实施。
(实施方式1)本发明的实施方式1是具有在设置在布线间的布线间绝缘膜上设置网状的虚拟结构体的布线结构的半导体装置。通过设置此网状虚拟结构体，即使是使用低介电常数绝缘膜作为多层布线的层间绝缘膜，也可以减小布线和低介电常数绝缘膜的边界部分的应力集中，可以抑制绝缘膜的剥离。
图1为示出本实施方式的布线层的一例的平面图。空白部分是网状虚拟结构体ND，以粗斜线绘制的部分是布线间绝缘膜，例如，低介电常数绝缘膜ILD。作为低介电常数绝缘膜，可以使用例如有机硅氧化膜(SiOC膜)、加氟氧化硅膜(SiOF膜)、有机聚合物绝缘膜或这些材料的多孔质膜。此外，低介电常数绝缘膜的介电常数优选是小于等于3，更优选是小于等于2。
图1中示出布线M以直角弯曲部分的内侧，布线M在低介电常数布线间绝缘膜ILD中形成。在布线M的内侧的低介电常数绝缘膜ILD中，与布线M分开形成网状虚拟结构体ND。此网状虚拟结构体ND，在一个布线层内的布线所包围的区域中形成连续的网络。在此网络中，作成L字形的低介电常数绝缘膜ILD，配置成为每一个的位置稍微错开一些。于是，将错开量在上下方向和左右方向上设定为不同的量。其结果，此网状虚拟结构体ND，在任意方向上画出一根切割线时，就形成为必定包含网状虚拟结构体ND和低介电常数绝缘膜ILD的边界。就是说，低介电常数绝缘膜ILD由网状虚拟结构体ND向小分割。这样，通过将虚拟结构体形成为网状，例如，在CMP加工中，可以使在低介电常数绝缘膜ILD和布线M的边界部分上产生的应力分散而减小应力集中，可以抑制低介电常数绝缘膜ILD的剥离。
在图2中示出半导体装置的一般的多层布线100剖面结构的一例。在图2中是以2层布线为例进行说明的。在半导体基板(未图示)的上方设置的第1布线层10，包含第1布线间绝缘膜(ILD1)16、第1保护绝缘膜(PD1)18及在这些绝缘膜16、18中形成的第1布线M1。在第1布线层10上隔着扩散防止绝缘膜(DBD)22形成层间绝缘膜(ILD-V)24，在这些绝缘膜22、24中形成通路栓塞V。通路栓塞V，是连接第1布线M1和在其上方形成的第2布线M2的连接体。在层间绝缘膜(ILD-V)24上形成包含第2布线间绝缘膜(ILD2)26、第2保护绝缘膜(PD2)28及第2布线M2的第2布线层20。此处，布线间绝缘膜(ILD1、ILD2)16、26及层间绝缘膜(ILD-V)24使用低介电常数绝缘膜。
在半导体装置微细化时，为了抑制布线的寄生电容的增大实现高速化，在多层布线中使用的各绝缘膜，还分别要求低介电常数化，与此同时，绝缘膜的机械强度也降低。例如，设计规程，如果进入从100nm到50nm的两代微细化，那么可以预想低介电常数绝缘膜ILD的杨氏模量减小到约1/3，保护绝缘膜PD及扩散防止绝缘膜DBD的杨氏模量减小到约1/5。在对作为低介电常数绝缘膜ILD和布线M的边界的接触部分上施加的平均应力进行模拟时，上述的微细化的结果，可以计算出应力增加为4倍，从约20MPa增加到约80MPa。可以预测，在半导体装置的接触部分的应力变成大于等于65MPa时，会产生可靠性劣化。
此应力集中的大小，从经验可知，与布线M的间隔有关，但以任意图形形成布线M是不现实的。因此，通过在布线间绝缘膜ILD中形成虚拟结构体，可以减小接触部分受到的应力。虚拟结构体，是与布线M相同的材料或具有相同的机械强度的材料为优选。
图3为在2层布线(M1层、M2层)中，使布线M和虚拟结构体的距离改变而模拟应力集中的结果。横轴是布线M或接触部分与虚拟结构体的距离，纵轴是接触部分的平均应力。此外，对改变形成虚拟结构体的层时的应力进行了计算。图3的虚线(1)示出只在一层布线层(M1层或M2层)上形成虚拟结构体的场合，实线(2)示出在各布线层(M1层及M2层)上形成虚拟结构体的场合，而短划线(3)示出在各布线层(M1层及M2层)和层间绝缘膜(通路层)全部各层上形成虚拟结构体的场合。
从图3可知，可以使在接触部分的应力小于等于不会产生可靠性劣化的65MPa的是实线(2)和短划线(3)的场合。在此场合，至少在各布线层(M1层及M2层)上形成虚拟结构体。在包含层间绝缘膜(通路层)的全部各层上同样形成虚拟结构体的结构对于减小应力是极为有效的。不过，由于对布线层的设计的制约很大，在现在的情况下，可以认为直接应用有困难。在只在各布线层上形成虚拟结构体的场合，从图3的实线(2)可知，在使虚拟结构体与布线M的距离小于等于0.5μm时，可以使接触部分的应力小于等于65MPa。并且更优选是使其成为曲线显示最小值的0.1至0.2μm。然而，在以布线材料这样的导电性材料形成虚拟结构体的场合，在和布线M的距离小于等于0.05μm时，寄生电容变大，成为不可忽略的大小。于是，优选是使虚拟结构体和布线M的距离大于等于0.05μm小于等于0.5μm。
此外，图3的各线，是在虚拟结构体部分中，使虚拟结构体在绝缘膜ILD的面积中占据的比例(以下称其为被覆率)为100％，即作为不包含绝缘膜ILD的虚拟结构体的场合。在图3中，以×表示被覆率减小到20％的场合，以○表示减小到10％的场合。据此，即使是将被覆率减小到10％也可以使接触部分的应力小于等于65MPa。所以，可以使虚拟结构体的被覆率为大于等于10％。
另一方面，在CMP等的加工时产生的低介电常数膜的剥离，取决于低介电常数绝缘膜ILD的位移量。为防止剥离，优选是使低介电常数绝缘膜ILD的位移量小于等于0.15nm。图4为在低介电常数绝缘膜ILD中以不同间隔配置四角形的虚拟结构体，在施加CMP加工这样的剪切应力之际在低介电常数绝缘膜ILD中产生的位移量的模拟结果。横轴是虚拟结构体间的距离，纵轴是剪切方向的低介电常数绝缘膜ILD的位移量。以横轴的无限大表示的位置的标记代表只有不配置虚拟结构体的低介电常数绝缘膜ILD的场合的位移量。在只有这一低介电常数绝缘膜ILD的场合，位移量接近0.3nm，可以理解很容易产生低介电常数绝缘膜ILD的剥离。低介电常数绝缘膜ILD的位移量，可通过设置虚拟结构体而减小。从图4可知，在虚拟结构体的间隔小于等于0.5μm时，可使低介电常数绝缘膜ILD的位移量小于等于0.15nm。
在实际的CMP加工中，由于在平面内在一切方向上应力增加，优选是将低介电常数绝缘膜ILD在任意方向上利用虚拟结构体分断成为小于等于0.5μm的大小。
满足上述两个必要条件的虚拟结构体成为连续的网状结构。在该网状虚拟结构体ND中，优选是低介电常数绝缘膜ILD的配置不是排列成为点阵状，而是在任意方向上都错开配置。就是说，即使是将网状虚拟结构体ND在任意方向上切断，低介电常数绝缘膜ILD和虚拟结构体ND的边界在切割线上存在是优选。并且，低介电常数绝缘膜ILD在任意方向上分断为其大小小于等于0.5μm是优选。换言之，在网状虚拟结构体ND之中，至少在离开0.5μm的任意两点之间存在低介电常数绝缘膜ILD和虚拟结构体ND的边界是优选。但是，两点都在网状虚拟结构体ND上，上述的边界在此两点之间不存在的场合除外。
这样的网状虚拟结构体ND的图形，存在有无限多种。在图5至图14中示出图1所示的以外的若干种例子。图中，空白部分表示网状虚拟结构体ND，斜线部分表示低介电常数绝缘膜ILD。网状虚拟结构体ND的图形，从图形自动生成的观点考虑，优选是具有某种规律性的周期性的连续网状。
图5及图6是比较单纯的图形的示例。在图5中，每一个低介电常数绝缘膜ILD为正方形，分散在网状虚拟结构体ND中。正方形的低介电常数绝缘膜ILD，在左右及上下方向上以不同的量错开的位置以具有一定的周期性的方式进行配置。在此示例中，网状虚拟结构体ND的被覆率比较小，约为25％。
图6是将低介电常数绝缘膜ILD的形状作成长方形的场合。使长方形的长边交替纵横配置，并且是在左右及上下方向上以不同的量错开以具有一定的周期性的方式进行配置。通过以这种方式形成网状虚拟结构体ND，则在网状虚拟结构体ND的内部在任意方向上切断之际，可以使网状虚拟结构体ND和低介电常数绝缘膜ILD的边界必定存在。并且，通过适当设定图形的大小，可以使低介电常数绝缘膜ILD和虚拟结构体ND的边界在至少分开0.5μm的任意两点间存在。
图7至图11是使此图6的图形变形的示例。就是说，将长方形的低介电常数绝缘膜ILD的图形的一部分删除进行配置。图7是将长方形的长边的中央部分删除使低介电常数绝缘膜ILD成为“コ”字形的形状的示例。图8是将长方形的长边的中央附近两部分删除使低介电常数绝缘膜ILD成为“E”字形的形状的示例。图9是还将长方形的中央部分删除使低介电常数绝缘膜ILD成为“C”字形的形状的示例。此示例的网状虚拟结构体ND的被覆率大，约为77％。图10是将长方形的低介电常数绝缘膜ILD的图形约1/4删除成为L字形的形状的示例。
迄今为止的示例，是将长方形或长方形变形的一种形状的低介电常数绝缘膜ILD的图形改变纵横取向交替配置，但也可以将纵横不同的形状进行组合。图11是其一个示例，是将长方形的低介电常数绝缘膜ILD的图形以其长度横着配置，而将图10的L字形的图形以其长度竖着配置的示例。
作为其它形状的示例，可以举出的有如图12所示的将正方形的低介电常数绝缘膜ILD的图形从中央错开连接的之字形的配置；如图13所示的使钩(key)形图形反转组合的配置或如图14所示的将T字形图形组合的配置等等。
这种网状虚拟结构体ND，即低介电常数绝缘膜ILD的图形，存在有无限多种，但即使是使用同样的基本图形，对其配置进行适当的设定也很重要。必需注意，如果图形配置的设定错误，有时利用网状虚拟结构体ND不能将低介电常数绝缘膜ILD切断为所要求的大小。
如上所述，根据本实施方式，通过将网状虚拟结构体ND至少在各布线层的布线间绝缘膜中配置成为满足上述必要条件，即使是在布线间绝缘膜及层间绝缘膜中使用低介电常数绝缘膜，也可以实现具有可以使布线M和低介电常数绝缘膜ILD的边界部分的应力集中减小并且可以防止低介电常数绝缘膜ILD剥离的布线结构的半导体装置。
(实施方式2)实施方式2是具有将半导体装置的发热有效排出的布线结构的半导体装置。具体言之，在各布线层中设置网状虚拟结构体ND，并且还利用连接体，即通路栓塞，将上下的网状虚拟结构体进行连接，并且通过设置散热用保护膜，在缓和低介电常数绝缘膜的应力的同时，将在半导体装置内的发热有效排出的布线结构。特别是，在高速半导体装置和/或低功耗半导体装置中，此散热特性，对半导体装置的性能有重大影响。
图15为示出本实施方式的布线结构200的一例的剖面图。在图中，示出的是两层布线的示例，不过大于等于三层的多层布线也一样。在半导体基板202，例如，硅基板的上方形成布线区域200A、网状虚拟结构体区域200D及保护环200G。
为了覆盖在硅基板202上形成的有源元件(未图示)，例如，MOSFET(金属氧化物半导体场效应晶体管)而形成第1绝缘膜204。在第1绝缘膜204上形成第1布线层210。
首先，在第1绝缘膜204的整个表面上形成第1布线间绝缘膜ILD1。在第1布线间绝缘膜ILD1中形成包围第1布线M1及特定元件组的第1保护环GR1。在第1布线M1和第1保护GR1之间的区域形成第1网状虚拟结构体ND1。第1网状虚拟结构体ND1由在实施方式1中说明的周期性的连续网状图形构成。其中，第1布线M1、第1保护环GR1及第1网状虚拟结构体ND1，由同一金属材料，例如，铜(Cu)形成是优选，但也可以使用不同材料。在此场合，网状虚拟结构体ND1，使用热传导性好的传热性材料。第1布线间绝缘膜ILD1，由低介电常数绝缘膜形成是优选，但也可以使用其他绝缘膜。作为低介电常数绝缘膜，可以使用，例如，有机硅氧化膜(SiOC膜)、加氟氧化硅膜(SiOF膜)、有机聚合物绝缘膜或这些材料的多孔质膜。此外，低介电常数绝缘膜的介电常数优选是小于等于3，更优选是小于等于2。
在第1布线层210的上方，经层间绝缘膜ILD-V形成第2布线层220。第2布线层220，与第1布线层210一样，包含在第2布线间绝缘膜ILD2中形成的第2布线M2、第2保护环GR2及第2网状虚拟结构体ND2。第1布线M1和第2布线M2，由作为在层间绝缘膜ILD-V中形成的连接体的通路栓塞V连接。同样，第1及第2保护环GR1、GR2由通路栓塞Vg，第1及第2网状虚拟结构体ND1、ND2由通路栓塞Vd分别连接。另外，在第2布线M2上的一部分上形成为了与外部连接使用的焊盘电极222。
在第2布线层220上，经扩散防止绝缘膜224，例如，氮化硅膜(SiN膜)，形成保护膜228。保护膜228，利用设置在扩散防止绝缘膜224中的接触部226d、226g分别与第2网状虚拟结构体ND2及第2保护环GR2相连接。保护膜228，具有防止水分等从外部浸入半导体装置的钝化功能和使热量从半导体装置散发的散热功能。因此，作为保护膜228的材料，可以使用热传导特性优异的金属，例如，铝(Al)，或铝合金。由于Al及Al合金，通过例如氧等离子处理可以在表面上形成稳定的氧化膜，即钝化膜230，所以作为保护膜228的材料是优选。
本实施方式的网状虚拟结构体ND，由于不仅在布线层内而且在层间绝缘膜ILD-V中也作为通路栓塞Vd形成，所以具有与实施方式1相同或更大的应力集中的抑制效果及低介电常数绝缘膜的剥离防止效果。下面对本实施方式的网状虚拟结构体ND的优异的散热功能进行说明。
在本实施方式中，热传导性良好的网状虚拟结构体ND，在整个布线层210、220上大致一样地形成并且连续。因此，在硅基板202上形成的MOSFET等的功能元件和/或布线M1、M2等中发生的局部发热，首先可以在布线层内一样地进行分散。各布线层的网状虚拟结构体ND1及ND2，由热传导性良好的连接体即通路栓塞Vd连接。由于各网状虚拟结构体ND1及ND2是连续的网络，即使是通路栓塞Vd在地点上几乎不受制约地形成，也可以使网状虚拟结构体ND1及ND2连接。这样，例如，在硅基板202上形成的MOSFET的发热，由在第1布线层210上形成的第1网状虚拟结构体ND1集中并分散。此外，第1网状虚拟结构体ND1的热量，经通路栓塞Vd传递到在第2布线层220上形成的第2网状虚拟结构体ND2，经接触部226d传递到保护膜228而排出到半导体装置外部。
如上所述，根据本实施方式，即使是在多层布线的布线间绝缘膜及层间绝缘膜中使用低介电常数绝缘膜，也可以实现具有不仅可以使布线和低介电常数绝缘膜的边界部分的应力集中减小、可以抑制绝缘膜的剥离，而且提高散热能力的布线结构的半导体装置。
图16及图17示出实施方式2的变形例。
上述的网状虚拟结构体ND1、ND2，如图16所示，在各布线层210、220内与保护环GR1、GR2直接连接，即可以连续形成。由于保护环GR1、GR2及通路栓塞Vg由与布线M1、M2及通路栓塞V相同金属材料形成，所以可以提高散热效果。
此外，图17是将网状虚拟结构体ND、保护环GR和/或保护膜228经通路栓塞Vds、Vgs或直接与硅基板202连接的结构。通过以这样方式与硅基板连接，可以经硅基板将半导体装置内的发热排出，可以进一步提高散热效率。
如上所述，根据本发明，即使是使用低介电常数绝缘膜作为多层布线的层间绝缘膜，在CMP等加工时，也可以提供具有可以使布线和低介电常数绝缘膜的边界部分的应力集中减小、可以抑制绝缘膜的剥离，并且还可以提高散热能力的布线结构的半导体装置。
其它优点和改型对本领域技术人员是显而易见的。因此，在更广方面本发明不限于上述的具体细节和代表性的具体实施例。所以，在不脱离后附的权利要求及其等效内容的精神和范围的条件下可以实施各种改型。
权利要求
1.一种半导体装置，其特征在于具有在半导体基板的上方形成的绝缘膜；在上述绝缘膜内形成的布线；以及在上述绝缘膜内与上述布线分开形成的网状虚拟结构体。
2.如权利要求1所述的半导体装置，其特征在于上述绝缘膜是由低介电常数材料构成的，上述网状虚拟结构体是由机械强度比该绝缘膜的机械强度大的材料构成的。
3.如权利要求2所述的半导体装置，其特征在于在上述网状虚拟结构体的内侧的任意方向上，存在该网状虚拟结构体和上述绝缘膜的边界。
4.如权利要求2所述的半导体装置，其特征在于上述网状虚拟结构体是由金属材料构成的。
5.如权利要求1所述的半导体装置，其特征在于在上述网状虚拟结构体的内侧的任意方向上存在该网状虚拟结构体和上述绝缘膜的边界。
6.如权利要求5所述的半导体装置，其特征在于在上述网状虚拟结构体的内侧，至少有一个点不在上述网状虚拟结构体上的、至少分开0.5μm的任意的两点间，存在上述网状虚拟结构体和上述绝缘膜的边界。
7.如权利要求5所述的半导体装置，其特征在于上述网状虚拟结构体是由周期性的连续网状图形构成的。
8.如权利要求1所述的半导体装置，其特征在于在上述网状虚拟结构体的内侧，至少有一个点不在上述网状虚拟结构体上的、至少分开0.5μm的任意的两点间，存在上述网状虚拟结构体和上述绝缘膜的边界。
9.如权利要求1所述的半导体装置，其特征在于上述网状虚拟结构体和上述布线的距离大于等于0.05μm小于等于0.5μm。
10.如权利要求1所述的半导体装置，其特征在于上述网状虚拟结构体是由周期性的连续网状图形构成的。
11.一种半导体装置，其特征在于具有在半导体基板的上方形成的第1绝缘膜；在上述第1绝缘膜内形成的第1布线；在上述第1绝缘膜内与上述第1布线分开形成的第1网状虚拟结构体；在上述第1绝缘膜上形成的第2绝缘膜；在上述第2绝缘膜上形成的第3绝缘膜；在上述第3绝缘膜内形成的第2布线；在上述第3绝缘膜内与上述第2布线分开形成的第2网状虚拟结构体；在上述第2绝缘膜内形成并将上述第1及第2网状虚拟结构体连接的连接体；以及覆盖上述第1及第2布线以及第1、第2及第3绝缘膜，并至少与上述第1或第2网状虚拟结构体中的一个相连接的保护膜。
12.如权利要求11中所述的半导体装置，其特征在于在上述第1或第2网状虚拟结构体的内侧的任意方向上，存在此第1或第2网状虚拟结构体和上述第1或第2绝缘膜的边界。
13.如权利要求11中所述的半导体装置，其特征在于在上述第1或第2网状虚拟结构体的内侧，至少有一个点不在上述第1或第2网状虚拟结构体上的、至少分开0.5μm的任意的两点间，存在上述第1或第2网状虚拟结构体和上述第1或第2绝缘膜的边界。
14.如权利要求11中所述的半导体装置，其特征在于上述第1或第2网状虚拟结构体和上述第1或第2布线的距离大于等于0.05μm小于等于0.5μm。
15.如权利要求11中所述的半导体装置，其特征在于上述第1或第2网状虚拟结构体是由周期性的连续网状图形构成的。
16.如权利要求11中所述的半导体装置，其特征在于上述第1或第2绝缘膜是由低介电常数材料构成的；上述第1或第2网状虚拟结构体是由具有机械强度比此第1或第2绝缘膜的机械强度大的传热性材料构成的；并且上述连接体及上述保护膜是由传热性材料构成的。
17.如权利要求16中所述的半导体装置，其特征在于上述第1或第2网状虚拟结构体是由金属材料构成的，上述保护膜包含铝或铝合金。
18.如权利要求16中所述的半导体装置，其特征在于在上述第1或第2网状虚拟结构体的内侧的任意方向上，包含此第1或第2网状虚拟结构体和上述第1或第2绝缘膜的边界。
19.如权利要求16中所述的半导体装置，其特征在于上述第1或第2网状虚拟结构体和上述第1或第2布线的距离大于等于0.05μm小于等于0.5μm。
20.如权利要求16中所述的半导体装置，其特征在于上述第1或第2网状虚拟结构体是由周期性的连续网状图形构成的。
全文摘要
提供一种半导体装置，具有即使使用低介电常数绝缘膜作为多层布线的层间绝缘膜，也可以减小布线和低介电常数绝缘膜的边界部分的应力集中，可以抑制绝缘膜的剥离，并且还提高散热能力的布线结构，具有在半导体基板的上方形成的绝缘膜，在上述绝缘膜内形成的布线和在上述低介电常数绝缘膜内与上述布线分开形成的网状虚拟结构体。
文档编号H01L27/02GK1790701SQ20051011943
公开日2006年6月21日 申请日期2005年11月11日 优先权日2004年11月12日
发明者臼井孝公, 柴田英毅, 室伏正, 神保雅一, 平山浩 申请人:株式会社东芝