专利名称：栅介电层及半导体元件的制造方法
技术领域：
本发明涉及一种栅介电层及半导体元件的制造方法，尤其涉及一种能增进半导体元件操作性能的栅介电层及半导体元件的制造方法。
背景技术：
在目前的现有技术中，制造金属氧化物半导体元件的栅介电层的方法，首先利用离子注入法于一衬底中形成一个井区。接着，会对衬底进行一快速热退火工艺，以弥补离子注入时所产生的晶格缺陷。然后，进行一个清洗工艺，再于衬底上形成一层栅介电层。
然而，快速热退火工艺是于清洗工艺之前进行，在尚未以进行清洗工艺除去原生氧化层的情况下，对于晶格缺陷的弥补效果较差，会降低后续形成于衬底上的栅介电层的品质。
另一方面，在半导体元件的工艺中，元件集成度不断提升，相对地栅极宽度也越来越小。在栅极宽度窄小化的情况下，以现有技术制作栅介电层的方法，无法提升半导体元件的开启状态电流。
发明内容
有鉴于此，本发明的目的是提供一种栅介电层的制造方法，以增加半导体元件开启状态电流。
本发明的再一目的是提供一种半导体元件的制造方法，以提升半导体元件操作性能。
本发明提出一种栅介电层的制造方法，首先于一衬底中形成一井区，再对衬底进行一清洗工艺。然后，对衬底进行一预退火工艺，再于衬底上形成一层栅介电层。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，预退火工艺是在不活泼气体中进行。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，不活泼气体包括氮气。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，预退火工艺的操作温度是在900～1300℃。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，预退火工艺的操作时间是在15～200秒。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，栅介电层的形成方法包括热氧化法。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，井区形成的方法包括离子注入法。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，于井区形成之后，于清洗工艺进行之前，还包括进行一热处理。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，热处理包括快速热退火工艺。
依照本发明的一优选实施例所述，在上述的栅介电层的制造方法中，清洗工艺包括以稀释氢氟酸进行清洗。
本发明提出一种半导体元件的制造方法，首先于一衬底中形成一井区，再对衬底进行一清洗工艺。然后，对衬底进行一预退火工艺，再于衬底上形成一层栅介电层。接着，于栅介电层上形成一栅极，而于栅极的侧壁上形成一对间隙壁。之后，于间隙壁两侧的衬底中形成一源极/漏极区。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，其中源极/漏极区的形成方法包括离子注入法。
由于在上述本发明所提出的栅介电层及半导体元件的制造方法中，会进行一预退火工艺，可以有效提升半导体元件的开启状态电流。另一方面，本发明是在进行清洗工艺除去原生氧化层之后，才进行预退火工艺，可有效弥补晶格缺陷，因此所形成的栅氧化层具有较佳的品质，可增进半导体元件的操作性能。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
图1是绘示本发明所提出的栅介电层的制造流程图；
图2A～图2D是依照本发明一实施例所绘示的半导体元件的制造流程剖面图；图3是绘示栅极宽度对开启状态电流的关系图；图4是绘示在栅极宽度为10μm且线宽为0.08μm时，关闭状态电流(Ioff)对开启状态电流(Ion)的关系图；图5是绘示在栅极宽度为0.5μm且线宽为0.08μm时，关闭状态电流对开启状态电流的关系图；图6是绘示在栅极宽度为0.2μm且线宽为0.08μm时，关闭状态电流对开启状态电流的关系图；图7是绘示在栅极宽度为0.12μm且线宽为0.08μm时，关闭状态电流对开启状态电流的关系图。
主要元件符号说明S102、S104、S106、S108步骤标号200半导体衬底202井区204栅介电层206导体层208图案化光致抗蚀剂层210栅极212轻掺杂区214间隙壁216源极/漏极区具体实施方式
图1是绘示本发明所提出的栅介电层的制造流程图。
首先，先于一衬底中形成一井区(S102)。接着，对衬底进行一清洗工艺(S104)。然后，对衬底进行一预退火工艺(S106)。接下来，于衬底上形成一层栅介电层(S108)。
依照上述方法所形成的栅介电层，因为在清洗工艺除去原生氧化层之后，才进行预退火工艺，可有效弥补因进行离子注入工艺所造成的晶格缺陷。如此一来，所形成的栅氧化层具有较佳的品质，并且可以有效提升半导体元件的开启状态电流。
图2A～图2D是依照本发明一实施例所绘示的半导体元件的制造流程剖面图。
请参照图2A，本发明所提出的半导体元件，以NMOS晶体管为例，首先提供一半导体衬底200，例如是(1，0，0)的硅衬底，而于半导体衬底200中形成一井区202，例如是P型井区，形成井区202的方法例如是以硼为掺杂剂进行一离子注入工艺而形成的。此外，在另一个实施例中，还可于井区202形成之后，进行一热处理，例如是快速热退火工艺，以弥补离子注入法在半导体衬底200上所造成的晶格缺陷。
接着，对半导体衬底200进行一清洗工艺，例如是以稀释氢氟酸进行清洗，以除去在半导体衬底200表面上的原生氧化层(未绘示)。
然后，对半导体衬底200进行一预退火工艺，是在不活泼气体中进行，此不活泼气体例如是氮气。在预退火工艺中，其操作温度例如是在900～1300℃，优选的是在1000～1150℃，其操作时间例如是在15～200秒。
接下来，于半导体衬底200上形成一层栅介电层204，其材质例如是氧化硅，其形成方法例如是热氧化法。
上述所形成的栅介电层204的方法中，会进行一预退火工艺，可弥补因进行离子注入工艺所造成的晶格缺陷，所形成的栅氧化层204具有较佳的品质，并且可以有效提升半导体元件的开启状态电流。
之后，请参照图2B，在半导体衬底200上形成一层导体层206，其材质例如是掺杂多晶硅，其形成方法例如是以原位(In-situ)掺杂的方式，利用化学气相沉积法形成的。接下来，于导体层206上形成图案化光致抗蚀剂层208。
再者，请参照图2C，以图案化光致抗蚀剂层208为掩模，进行一蚀刻工艺，移除部分导体层206以形成栅极210，并移除部分栅介电层204。
然后，于栅极210两侧的半导体衬底200中形成轻掺杂区212，其导电类型例如是N型，形成方法例如是以磷为掺杂剂，进行一离子注入工艺，可用以抑制短沟道效应。随后，移除图案化光致抗蚀剂层208。
接着，请参照图2D，于栅极210的侧壁上形成间隙壁214，其材质例如是氮化硅。然后，于间隙壁214两侧的半导体衬底200中形成源极/漏极区216，其导电类型例如是N型，其形成的方法例如是以磷为掺杂剂，进行一离子注入工艺。此外，可对半导体衬底200进行一快速热退火工艺，以使半导体衬底200表面的硅晶格重新排列，以弥补进行离子注入工艺时所造成的晶格缺陷。
在上述本发明所提出的半导体元件的制造方法中，因为形成品质较佳的栅介电层204，所以可以有效提升半导体元件的操作性能。
虽然本发明上述实施例是以NMOS晶体管为例，但并不用以限制本发明。所以，本领域技术人员可由上述实施例轻易推知，本发明可应用于PMOS晶体管及CMOS晶体管等其它半导体元件中。
以下，将介绍依照本发明所提出的半导体元件的制造方法所制造的NMOS元件，进行测试所得到的结果。其中，操作变量为预退火的时间及栅极宽度。
图3是绘示栅极宽度对开启状态电流的关系图。请参照图3，在栅极宽度为10μm时，有没有进行预退火工艺对于半导体元件开启状态电流的影响并不大。但是，在栅极宽度逐渐缩小的情况下，尤其是在接近0.1μm时，进行预退火工艺的半导体元件的开启状态电流，明显地大于没有进行预退火工艺的半导体元件的开启状态电流。
此外，可以发现半导体元件在进行90秒的预退火工艺后的开启状态电流，大于进行30秒的预退火工艺后的开启状态电流。意即，在栅极宽度较小的情况下，进行预退火工艺的时间越长，半导体元件的开启状态电流越大。
图4是绘示在栅极宽度为10μm且线宽为0.08μm时，关闭状态电流(Ioff)对开启状态电流(Ion)的关系图。图5是绘示在栅极宽度为0.5μm且线宽为0.08μm时，关闭状态电流对开启状态电流的关系图。图6是绘示在栅极宽度为0.2μm且线宽为0.08μm时，关闭状态电流对开启状态电流的关系图。图7是绘示在栅极宽度为0.12μm且线宽为0.08μm时，关闭状态电流对开启状态电流的关系图。
首先，请参照图4，在栅极宽度为10μm时，可以发现在栅极宽度较宽时，预退火工艺对于半导体元件开启状态电流的影响并不大。
但是，在图5～图7中，在栅极宽度逐渐缩小的情况下，可以明显地看出进行预退火工艺的半导体元件的开启状态电流，明显地大于没有进行预退火工艺的半导体元件的开启状态电流。尤其是在栅极宽度缩小到0.20μm(请参照图6)及0.12μm(请参照图7)时，进行预退火工艺90秒的半导体元件，相比于没有进行退火工艺的半导体元件的开启状态电流增加了7.3％及11％。
综上所述，本发明至少具有下列优点1.在本发明所提出的栅介电层的制造方法中，因为进行一预退火工艺，可以有效提升半导体元件的开启状态电流。
2.在本发明所提出的栅介电层的制造方法中，进行预退火工艺的时间越长，增加开启状态电流的效果越大。
3.本发明所提出的半导体元件的制造方法是在清洗工艺之后，进行一预退火工艺，所形成的栅氧化层具有较佳的品质，可增进半导体元件的操作性能。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。
权利要求
1.一种栅介电层的制造方法，包括于一衬底中形成一井区；对该衬底进行一清洗工艺；对该衬底进行一预退火工艺；以及于该衬底上形成一栅介电层。
2.如权利要求1所述的栅介电层的制造方法，其中该预退火工艺是在一不活泼气体中进行。
3.如权利要求1所述的栅介电层的制造方法，其中该不活泼气体包括氮气。
4.如权利要求1所述的栅介电层的制造方法，其中该预退火工艺的操作温度是在900～1300℃。
5.如权利要求1所述的栅介电层的制造方法，其中该预退火工艺的操作时间是在15～200秒。
6.如权利要求1所述的栅介电层的制造方法，其中该栅介电层的形成方法包括热氧化法。
7.如权利要求1所述的栅介电层的制造方法，其中该井区的形成方法包括离子注入法。
8.如权利要求1所述的栅介电层的制造方法，于该井区形成之后，于该清洗工艺进行之前，还包括进行一热处理。
9.如权利要求8所述的栅介电层的制造方法，其中该热处理包括快速热退火工艺。
10.如权利要求1所述的栅介电层的制造方法，其中该清洗工艺包括以一稀释氢氟酸进行清洗。
11.一种半导体元件的制造方法，包括于一衬底中形成一井区；对该衬底进行一清洗工艺；对该衬底进行一预退火工艺；于该衬底上形成一栅介电层；于该栅介电层上形成一栅极；于该栅极的侧壁上形成间隙壁；以及于间隙壁两侧的该衬底中形成源极/漏极区。
12.如权利要求11所述的半导体元件的制造方法，其中该预退火工艺是在一不活泼气体中进行。
13.如权利要求12所述的半导体元件的制造方法，其中该不活泼气体包括氮气。
14.如权利要求11所述的半导体元件的制造方法，其中该预退火工艺的操作温度是在900～1300℃。
15.如权利要求11所述的半导体元件的制造方法，其中该预退火工艺的操作时间是在15～200秒。
16.如权利要求11所述的半导体元件的制造方法，其中该栅介电层的形成方法包括热氧化法。
17.如权利要求11所述的半导体元件的制造方法，其中该井区的形成方法包括离子注入法。
18.如权利要求11所述的半导体元件的制造方法，于该井区形成之后，于该清洗工艺进行之前，还包括进行一热处理。
19.如权利要求11所述的半导体元件的制造方法，其中该清洗工艺包括以一稀释氢氟酸进行清洗。
20.如权利要求11所述的半导体元件的制造方法，其中该源极/漏极区的形成方法包括离子注入法。
全文摘要
一种栅介电层的制造方法，首先于衬底中形成一井区，再对衬底进行一清洗工艺。然后，对衬底进行一预退火工艺，再于衬底上形成一层栅介电层。藉此，可提高半导体元件的开启状态电流。
文档编号H01L21/336GK1959937SQ200510119319
公开日2007年5月9日 申请日期2005年11月3日 优先权日2005年11月3日
发明者郑礼贤, 李东兴, 郑子铭, 沈泽民, 邱大秦 申请人:联华电子股份有限公司