专利名称：高频开关晶体管和高频电路的制作方法
技术领域：
本发明涉及半导体电子设备的技术领域，尤其是涉及高频MOS晶体管的部分技术领域。
背景技术：
高频开关具有传送或阻塞高频信号的任务。在传送的情况下，相同的特征是欧姆电阻，其尽可能的小，且在阻塞的情况下，通过恒定电容，其尽可能的小。它们可以通过不同类型的开关元件实现。在硅技术中，一般用双极或MOS晶体管(MOS＝金属氧化物半导体)来实现高频开关。然而，在截止态，它们分别需要基或衬底电压，与被阻塞的高频幅度一样高。由此，限制了可获得的偏压的可开关功率。这意味着在硅MOS晶体管的情况下，当被开关的高频信号限制到低幅度的这些高频信号时，可以容易地实现传送和阻塞情况。于是对于n沟道MOS晶体管通过施加正的栅源电压获得了传送情况，其中同样的具有小电阻。利用适当的晶体管尺寸，该控制电压可以保持在3伏以下，且由此位于移动无线系统中所用的工作电压内。可以经由该沟道的宽度/长度比设置容许的电流幅度。通过改变该极性出现了阻塞状态，即，正源栅电压断开了电流，且漏栅电容保持为负载阻抗。开始电压应当在0伏左右。经由漏体二极管不必在正向上被极化的二次条件出现了最大电压幅度，最大值3.5伏，当最大偏压等于3伏的电源电压时，二极管还可以在正向上以0.5伏工作。
为了通过高频开关能够开关较高的功率，常规地，可以在以接脚二极管或GaAs晶体管开关形式的RF-Ic(RF-Ic＝射频集成电路)的外部实现这些高频开关。同样可以分别在低的或没有偏压的条件下工作。然而，高成本是不利的，其是由另外的部分引起的，且其使得与单一的半导体技术如纯硅技术集成更难。
高频开关晶体管的最大控制，如常规的MOS晶体管一般由其寄生的横向双极晶体管确定，当同样由连续的硅衬底实现时，其不应当接触传送区。已在EP 03028319.6中描述了用于对大信号制作寄生双极晶体管电阻的基本措施，其中该专利申请涉及寄生双极晶体管的优化，其中，然而，当开关高功率时这些晶体管被显著地损耗了。
WO 03/032431 A3示出了一种电路和用于开关高频信号的方法，其中以绝缘体上硅技术制造高频电路。高频电路包括多对开关和分路晶体管组，其用于将高频输入信号可选地耦合至共同的高频节点。该开关和分路晶体管组包括一个或若干个MOSFET晶体管，它们以“叠置”或串联的结构连接。通过叠置晶体管组，增加了穿过串联连接的开关晶体管的击穿电压。描述了全部集成的高频开关，其在负电压发生器中包括数字控制逻辑，集成有高频的开关元件。在WO 03/032431A3的一个实施例中，该全部集成的高频开关包括集成的振荡器、电荷泵电路、电平移位器、电压除法器开关电路和高频缓冲电路。
US 5,777,530包括电路衰减器，其包括连接到天线的第一端子、连接到发射机的第二端子和连接到接收机的第三端子，由此能够进行第一状态和第二状态的开关。在第一状态下，第一端子连接到第二端子，第一端子与第三端子电隔离，第三端子接地，以及可电控制电路衰减器以改变第一端子和第二端子之间的衰减量，和同时保持从第一端子得到的阻抗Z1基本上等于从第二端子得到的第二阻抗Z2的关系。在第二状态下，第一端子连接到第三端子，第一端子与第二端子电隔离且第二端子接地，以及可电控制电路衰减器以改变第一和第三端子之间的衰减量，和同时保持从第一端子得到的阻抗Z1基本等于从第三端子得到的阻抗Z3的关系。
WO 9946859公开了一种具有一个或若干个半导体开关元件的微波电路，其特征在于，分别通过改变漏电位和源电位，控制或开关至少一个半导体开关元件。可以在移动电话或移动收发器中使用这些电路。
US-2003/0090313 A1示出了一种高频电路和用于开关高频信号的方法。以绝缘体上硅技术(SOI)制造高频电路。该高频电路包括多对开关和分路晶体管组，它们用于将高频信号可选地耦合到共同的高频节点。通过电路控制电压和它的反相来控制该开关和分路晶体管组对。该电路和分路晶体管组包括一个或若干个MOSFET晶体管，它们以“叠置”或串联的电路连接。
US 5,812,939包括一种电路-半导体集成电路，其中用于高频信号的开关由串联地连接到第一至第四信号路径的设置成环形的四个场效应晶体管级和关于该信号路径处于分路位置的两个连接的场效应晶体管形成，使得两个信号路径设置在两个相对的场效应级之间。
为了除去寄生的横向双极晶体管出现在连续的硅衬底上的问题，还可以以砷化镓技术或在由厚的蓝宝石衬底的薄硅层组成的衬底即所谓的蓝宝石上的硅(SOS)上生成高频功率开关。两种技术都比Si技术贵得多。
另外，当使用砷化镓技术或SOS技术时，高频功率开关可以仅仅是在集成电路中以限制的方式足够致密地集成。
发明内容
由该现有技术开始，本发明的目的在于提供一种高频开关，其具有相比常规的高频开关更好的集成特性，且可以以更节省成本的方式制造。
该目的通过根据权利要求1的高频开关晶体管以及根据权利要求14的高频电路而实现。
本发明提供了一种高频开关晶体管，包括具有衬底掺杂剂浓度的衬底；与该衬底相邻的阻挡区，具有第一导电类型和比衬底掺杂剂浓度高的阻挡区掺杂剂浓度；嵌入在阻挡区中的源区，具有不同于第一导电类型的第二导电类型，且具有比阻挡区掺杂剂浓度更高的源区掺杂剂浓度；嵌入在阻挡区中的漏区，且设置得偏移源区，具有第二导电类型和比阻挡区掺杂剂浓度更高的掺杂剂浓度；在源区和漏区之间延伸的沟道区，其中该沟道区包括该阻挡区的子区域；以及覆盖该沟道区的绝缘区，其设置在该沟道区和栅电极之间。
而且，本发明提供了一种高频电路，包括具有高频开关晶体管的开关；和形成为依据控制信号打开和关闭该开关的控制电路，其中该控制电路进一步形成以便为栅电极提供用于打开该开关的电位，以能够实现在该源区和该漏区之间的电流流动。
本发明以利用与源区和漏区嵌入在其中的该衬底相邻的阻挡区的知识为基础，可以避免电荷载流子在传送状态下离开在高频振荡的两个半波中之一内的沟道。如果，例如，n掺杂的半导体材料用于源区和漏区，以及p掺杂的半导体材料用于阻挡区，则通过阻挡区和嵌入的漏和源区的这种结构可以避免电子在高频振荡的负半波中离开沟道和从衬底泄露掉。由此，阻挡区用作电子从沟道区进入衬底的注入阻挡。如果，可选地，p掺杂的半导体材料用于源区和漏区，以及n掺杂的半导体材料用于阻挡区，则在高频振动的正半波中该阻挡区用作来自p沟道的空穴的注入阻挡。
由此，通过设置这种注入阻挡，可以有利地确保，即使在源区和漏区之间施加了高幅度的高频信号，高频开关晶体管也不会到达传送区。阻挡区相比源区和漏区以及该衬底的不同掺杂剂浓度提供了另外的优点，即形成了宽的空间电荷区，其于是具有只形成了低寄生电容的效应。
根据本发明的高频开关晶体管的具体实施例，同样进一步包括具有第二导电类型的另外的阻挡区，其中进一步地该另外的阻挡区具有比该衬低掺杂剂浓度更高的掺杂剂浓度；和嵌入在该另外的阻挡区中的衬底端子区，具有第一导电类型和比该另外的阻挡区的掺杂剂浓度更高的衬底端子区掺杂剂浓度。
这提供了如下优点，即通过嵌入在该另外的阻挡区中的衬底端子区和嵌入在该阻挡区中的漏区可以避免，在截止态分别形成在漏区和衬底端子区之间的np或pn二极管在高频电压的正向极化期间变得导电。
当第一导电类型包括p掺杂的半导体材料和第二导电类型是n掺杂的半导体材料时是有利的。这提供了如下优点，即分别通过高频开关掺杂区的低电阻和由此最高频率的高度上低插入衰减变得成为可能。
可选地，第一导电类型可以包括n掺杂的半导体材料，第二导电类型包括p掺杂的半导体材料。这提供了如下优点，即使当使用某些衬底材料和在相应区域中的相应多数电荷载流子时，也可以研究特定的开关性能(例如，当使用空穴作为多数电荷载流子相比电子作为多数电荷载流子时短的延迟)。由此，第一和第二导电类型的掺杂类型的选择在设计相应的高频开关时提供了额外的自由度。
而且，在有利的实施例中，衬底掺杂剂浓度可以小于1014掺杂剂原子/立方厘米。这提供了如下优点，即常规的和容易获得的衬底材料可以用于制造这种高频的开关。
而且，该漏区掺杂剂浓度、该源区掺杂剂浓度或该衬底端子区掺杂剂浓度可以高于1018掺杂剂原子/立方厘米。这提供了如下好的优点，即高导电性的相应区，其具有在传送状态下低电阻的高频开关晶体管的效应。
在本发明的高频开关晶体管的另外的实施例中，该阻挡区掺杂剂浓度或该另外的阻挡区的掺杂剂浓度可以位于1014和1018掺杂剂原子/立方厘米。这在阻挡区或该另外的阻挡区的掺杂剂浓度的选择以获得所希望功能的注入阻挡效应上提供了高的灵活性。
而且，在漏区和衬底之间的阻挡区的厚度或源区和衬底之间的阻挡区的浓度可以位于0.05μm和1μm之间的值的范围内。这提供了如下优点，即根据所希望的应用领域，会影响漏区或源区和衬底之间的空间电荷区的厚度，其中会影响寄生电容。
该衬底和该衬底端子区之间的该另外的阻挡区的厚度还可以位于0.05μm和1μm之间的值的范围内。这提供了如下优点，即会影响该衬底端子区和该衬底之间的空间电荷区的厚度，与阻挡区的厚度无关。
在另外的实施例中，该沟道区可以包括串联地设置在源区和漏区之间的多个子沟道区，其中该绝缘区进一步包括多个子区域，且栅电极包括多个子栅电极，其中每个子绝缘区覆盖一个子沟道区，且每个子绝缘区设置在相应的子沟道区和子栅电极之间。这提供了如下优点，即对于开关具有高幅度的高频信号，能够减小源区和漏区之间的距离。没有具有子沟道区和相应的子绝缘区和子栅电极的这种结构，就不能够开关这种高频信号幅度或者只具有对半导体芯片上的高空间需求。
在另外的实施例中，该漏区和该衬底端子区之间的距离至少是1μm。这有利地确保了高频开关尤其是在漏区和衬底端子区之间形成的二极管足够的击穿强度。
而且，该子沟道区可以具有0.1μm的最小长度。这提供了如下优点，即这种高频开关相比常规的高频开关具有快的穿通或开关接通的性能。
而且，该沟道区还可以具有位于100μm至5000μm的值范围内的宽度，其具有在传送情况下减小这种高频开关的(内)电阻的效应。
而且，可以形成该控制电路，以将偏移电压施加在与衬底相对的源区和漏区之间。这提供了如下优点，即甚至在传送状态下也可确保电荷载流子的阻挡区的耗尽。由此，可以避免反电流，其具有由寄生效应导致的非线性平行的导电减小和插入衰减提高的效应，其于是具有在传送情况下产生的谐波分别减小或衰减的效应。
根据另外的实施例，进一步形成该控制电路，以通过利用串联地连接衬底端子区的电阻器提供具有电位的衬底端子区。这提供了如下优点，即通过优选高欧姆电阻衬底的这种连接，可以避免产生高频衬底电流和由此的谐波。于是，不需要与衬底相对的源区和漏区之间的偏移电压，由此全部的电源电压可以用于操作栅电极。
而且，为了实现高频的功率开关，可以实现一般500-1000欧姆/厘米的高电阻硅衬底的高频电路。这里，以上描述的MOS晶体管用于这种电路。对于该电路的每个HF端口，优选地，除了目前的开关晶体管还可使用所谓的分路晶体管。由此，相对于这种高频电路的其它高频端口提高了该高频端口的高频隔离，即，具有分路晶体管的高频端口。而且，可以使用例如在该衬底上由衬底电压发生器产生的负衬底偏压。由此，相比能够基于砷化镓技术或SOS技术，可以实现低制造成本和以这种方式设计的高频功率开关的集成能力提高的优点。
下面将参考附图论述本发明的优选实施例。其中示出了图1a和1b是具有源区和漏区之间对衬底的注入阻挡的高频开关晶体管的实施例；图2是具有若干个栅电极的高频开关晶体管的另外的实施例；图3a至3c是在阻塞的情况下在源区和漏区之间的衬底区中电位曲线的示范性表示和示范性掺杂分布；图4a至4c是在阻塞的情况下在漏区和衬底端子区之间的示范性掺杂剂分布表示和电位表示；
图5a至5c是在传送的情况下在漏区和衬底端子区之间的电位曲线的示范性表示；图6是高频电路的电路图，其可以用作高频功率开关；图7是高频开关的另外的电路图，其可以用作高频功率开关；和图8是高频电路的另外的电路图，其可以用作高频功率开关。
具体实施例方式
在各图中，相同或相似的附图标记用于相同或相似的元件，其中省略了这些附图标记的重复描述。
图1a示出了高频开关晶体管100，具有衬底102以及嵌入在衬底102中的阻挡区104和嵌入在衬底102中的另外的阻挡区106。衬底102可以是半绝缘的半导体材料，其中具有p掺杂和衬底掺杂剂浓度例如小于1014掺杂剂原子/立方厘米的常规半导体衬底可以用于这种衬底102。对于阻挡区104，例如，可以将p掺杂的掺杂剂原子引入衬底102中，使得阻挡区的掺杂剂浓度(即，阻挡区掺杂剂浓度)比衬底掺杂剂浓度高。由此，阻挡区掺杂剂浓度优选可以在1014和1018掺杂剂原子/立方厘米的值的范围内。
而且，另外的阻挡区106可以嵌入在衬底102中，对于阻挡区104偏心。由此通过用n掺杂的掺杂剂来掺杂可以实现另外的阻挡区106，使得另外的阻挡区106由n掺杂的半导体材料组成。
源区108和漏区110嵌入在阻挡区104中，其中源区108设置得与漏区110偏心。源区108和漏区110具有用例如大于1019掺杂剂原子/立方厘米的掺杂剂浓度的n掺杂。通过相对于漏区110偏移源区108，形成了沟道区112，其包括至少部分的阻挡区104，其中通过阻挡区104的子区域，相对于衬底102限制了沟道区112。这意味着沟道区或者只包括阻挡区104的子区域(且同样与衬底相邻)，或包括另外的区域，其设置在与衬底相反的阻挡区104的子区域的一侧上。该另外的区域例如相比阻挡区可以具有相反的导电类型，使得np或pn结分别由该另外的区域和阻挡区104的子区域形成，其使得从沟道区112的电荷载流子泄漏更加困难。
而且，沟道区112由绝缘区114覆盖，在其上设置了栅电极116。由此，MOS晶体管结构产生的结果是，与常规的MOS晶体管相比，通过阻挡区104与衬底102“遮蔽”。
而且，衬底端子区118嵌入在该另外的阻挡区106中，其例如具有p掺杂，该p掺杂的掺杂剂浓度比该另外的阻挡区106的掺杂剂浓度高(例如大于1019掺杂剂原子/立方厘米)。
为了确保保护这种高频开关不受机械和化学环境的影响，覆盖层120可以沉积在衬底102的表面122上、该另外的阻挡区106的表面124、衬底端子区118的表面126、阻挡区104的表面128、漏区110的表面130、绝缘层114和栅电极116的侧面132、栅电极116的表面134以及源区108的表面136。为了电接触源区108、栅电极116、漏区110和衬底端子区118，相应的接触端子138经由覆盖层120中的相应开口连接到将要被分别接触的结构上。
因而，由以上的描述得到的高频开关100包括阻挡区104，其相对于衬底102限制了由源区108、沟道区112和漏区110形成的MOS晶体管。而且，相对于衬底102，还通过另外的阻挡区106限制了衬底端子区118。
通过在源(区)、漏(区)和体(衬底端子区)的扩散区互补式的注入阻挡，避免了注入少数载流子。特别地，在MOS晶体管形式的本申请公开的高频开关中，公开了在沟道下面的注入阻挡，其可以确保在传送状态下电子不会在负半波中离开沟道(且可以例如泄露到衬底接触)。
通过在n沟道MOS晶体管的衬底端子区118周围集成具有n掺杂的空穴注入阻挡(另外的阻挡区106)，如将它们示于图1a中，以及通过在漏区110周围集成电子注入阻挡(具有p掺杂的阻挡区104)，可以避免漏区110和衬底端子区118之间的np二极管在截止态的高频电压的正向极化期间导通。特别地，在导通态下，采用高幅度，源区118以及沟道区112被正向极化，使得这里还存在电子发射阻挡(以阻挡区104的形式)，以确保在集成电路中对相邻晶体管的充分绝缘。
由此，在n掺杂的接触区之后的弱p掺杂层生成了电子发射阻挡，且在p掺杂的接触区之后的弱n掺杂层生成了空穴发射阻挡。于是由n+pIpn+掺杂分布代替了图1a所示的晶体管的n+pn+掺杂分布，在中心分别具有很弱的或几乎未掺杂的I带；由Inp+掺杂分布代替了pp+衬底端子区(体接触)。在沟道区中引入了p带。
原则上，p沟道MOS晶体管还可以用作这种高频开关100，如图1b所示。这里，空穴发射阻挡与电子发射阻挡交换，反之亦然。这意味着图1a和1b中所示的高频开关100之间的结构布置是相同的，除了阻挡区104、源区108、漏区110、另外的阻挡区106以及衬底端子区118的导电类型之外。换句话说，这意味着阻挡区104以及衬底端子区118是n掺杂的，而源区108、漏区110以及另外的阻挡区106是p掺杂的。在这种情况下，沟道区112中的空穴将不再在正半波中离开沟道，并且可以例如泄露离开衬底端子区。
特别是在阻塞情况下当低阻地施加偏压时，如图1a和1b所示的MOS晶体管形式的高频开关晶体管可以制作得通过这种发射阻挡而抵抗大信号。采用高抵抗性的偏压馈送，其可以更容易实现，有时会随着高频幅度的高度出现问题，在阻塞状态下这种高频开关晶体管可以处理这种问题。由于栅电压与漏和源电压的对称容性耦合，已经在幅度期间打开了它的沟道(具有0V的启始电压)，其是栅源偏压的两倍高。
对于如高频开关晶体管的应用，这经常是非常不够的，以致代替地使用了如图2所示的多栅极结构。这种多栅极结构200具有与图1a中示出的高频晶体管100类似的结构，然而其中不同之处在于，多栅极结构200具有若干个子沟道区202，其通过中间的辅助区204串联地连接。因而，将图1a和1b中示出的沟道区112分成了多个子沟道区202，其中通过将单个的子沟道区202串联地连接到源区108和漏区110之间的辅助区204而产生了若干个子晶体管，且其中将每个子晶体管中有效的高频幅度与其栅极的数量成比例地再细分，使得相应地增加了最大可能的高频幅度。
可以如下更详细地描述以上描述的高频晶体管的工作模式如果将足够高的正电压施加到具有相对于衬底接触端子区118的漏源电压0V的子晶体管206的n源极接触138上(其对应于负衬底偏压)，衬底端子区118的接触138、用作漏区和源区108的子晶体管206的辅助区204之间的衬底(区)102将被耗尽。尺寸应当是这样的，使得在比电源电压小的低偏压期间，该区域已经完全没有电荷载流子。衬底只是很弱的p掺杂(以便，例如具体的电阻ρ＞500欧姆/厘米或掺杂剂浓度＜1013掺杂剂原子/立方厘米)，使得电位分布只由p和n阻挡区中的空间电荷确定。
图3示出了在子图3a中的具体漏源掺杂分布，例如，如在图1a、1b中所示的晶体管中可以出现的，或如还可以出现在图2中示出的子晶体管206中。这里，线302表示在漏区方向上的源区的掺杂分布，线304表示在漏区方向上的阻挡区104的掺杂分布，线306表示在漏区方向上的沟道区下面的掺杂分布，线308表示在与漏区相邻的阻挡区的掺杂剂分布，且线310表示漏区中的掺杂剂分布。而且，子图3b示出了在阻塞状态下源区和漏区之间没有电压的电位曲线(线312)，且子图3c示出了当-3伏的电压施加到源区和衬底端子区之间时，具有漏区的电压在源区和漏区之间的电位曲线(线314)。在电位曲线中，两个p掺杂的掺杂分布(阻挡区)每个都在衬底区中生成了对电极发射的阻挡，其约为具有0伏漏极电压的1.0伏(参见由线312表示的图3b中的电位曲线)。利用高的正漏源电压，其在左侧减小并且通过场穿通在右侧具有负的漏源电压。在图3c中示出的具有5伏漏源电压的电位曲线(线314)中，该电压通常减小到0.5伏(参见图3c中的位置316)，但还是十分有效的使得没有明显的电流流动。
如果图3a中示出的掺杂分布用作图2中示出的子晶体管206的掺杂分布，则具有三个栅极的图2中示出的多栅极结构可以切换约15伏的总幅度，其对应于在50欧姆系统中大于两瓦的功率。
图4示出了具有正的源体电压的衬底端子区118正面中的n掺杂扩散分布的效果。这里，线402表示衬底端子区的掺杂剂浓度，线404表示与衬底端子区相邻的另外的阻挡区的掺杂剂浓度，线406表示衬底的掺杂剂浓度，线408表示阻挡区的掺杂剂浓度，以及线410表示漏区的掺杂剂浓度。利用0伏的漏源电压(如由线412的子图4b所示)，电子会朝着右侧离开衬底区102，而空穴朝着左侧。这施加了所有的正漏源电压。当负电压施加到漏区110上时(如由图4c中的线414所示)，在衬底端子区118之前保持了电位阻挡(参见图4c中的位置416)，其防止空穴泄露回衬底102中。此外，只要该阻挡没有显著小于0.5伏，这就会起作用。为了确保这些，应当保持漏区110和衬底端子区118之间的最小距离，其约为具有15伏幅度的高频信号的2μm。
如果通过将3伏的正偏压施加到栅极、且源区和漏区之间0伏的偏压从而建立了传送情况，则会产生不再确保阻挡区没有电荷载流子的问题。通过反电流它们将以其多数载流子填满，尽管很慢。得到的非线性平行的电导降低了传送操作的插入衰减并且生成了谐波。即使当在传送情况下源区和漏区之间不再出现任何电压，也保持了源区和漏区相对于衬底的共同电压幅度，其通过与流动电流成比例的线阻抗产生。由图5的子图5b中的线502示出了电位比，其确保了即使在传送情况下的阻挡区的耗尽。这里，在传送情况下，应当将约1伏的偏压施加在源区和漏区，如由图5的子图5a中的线504所示出的。然后，在图5的子图5c中，当+16伏的电压施加在衬底端子区和漏区之间时(当同时施加1伏的源区漏区偏移电压时)，还由线506示出了在漏区和衬底端子区之间的电位曲线。对于有效的栅电压损耗了分别1伏的该偏移或偏压，使得这里产生了插入衰减的退化。然而，避免了谐波产生。
在传送情况下损耗的问题还可以通过电路技术、通过高电阻地连接衬底(例如，通过衬底区与控制电路的高电阻连接)解决。这具有可以避免高频衬底电流的效果。在那种情况下，对于栅极控制可以使用全部的电源电压。
对于MOS晶体管，沟道尺寸的尺度应当尽可能地按比例减小，因为否则空间需求会变得太大。当漏源击穿电压变得比漏源发射阈值电压小时，获得了最小的栅极长度。在20伏晶体管的情况下，这是具有约1.5μm漏源间隔的情况。当使用如图2中所示的多栅极结构时，漏源间隔可以减小到约0.5μm。于是栅极宽度一般为2000μm。
如以上已经更详细地论述的，还可以使用PMOS晶体管。通过交换p和n掺杂由图1a中示出的晶体管产生了相同的结果。然后将得到的结果示于图1b中。当相应地交换了电子和空穴的作用时，可以以相同的方式描述它的作用。
图6示出了使用以上描述的可以用作高频功率开关的高频开关晶体管的高频电路的电路图。这里，例如是根据图1A中示出的高频开关晶体管100构造的高频开关晶体管的串联电路，设置在第一高频信号输入HFP1和第二高频信号输入HFP2之间。这里，例如，第一高频开关晶体管100a的漏极端子连接到第一高频信号输入端子HFP1，而第一高频开关晶体管100a的源极端子连接到第二高频开关晶体管100b的漏极端子。第二高频开关晶体管100b的源极端子连接到第三高频开关晶体管100c的漏极端子，而第三高频开关晶体管100c的源极端子连接到第二高频信号端子HFP2。这里，可以交换各个高频开关晶体管100a-100c的源极或漏极端子。而且，提到的三个高频开关晶体管100a-c的栅极每个都经由电阻器R1连接到参考节点602，例如可以对该电阻器R1施加第一控制信号SW。这里，电阻器R1没有必要都具有相同的值。第一至第三高频开关晶体管组100a-c还可以看作用于将信号从第一高频端子HFP1“接通(switch through)”到第二高频端子HFP2的公共开关。类似地，高频开关晶体管组100d-f还可以设置在第二高频信号端子HFP2和第三高频端子HFP3之间，它的连接性与第一至第三高频开关晶体管组100a-100c的连接性类似地设置。与由第一至第三高频开关晶体管100a-c形成的高频开关相关的，由高频开关晶体管100d-f形成的另外的高频开关可以提供有与经由信号节点602的控制信号SW互补的控制信号SW，由此当具有高频开关晶体管100a-c的高频开关打开时，可以实现具有高频开关晶体管100d-f的另外的高频开关的关闭，反之亦然。为了获得在第一高频信号端子HFP1和第二高频信号端子HFP2之间改进的隔离，当具有高频开关晶体管100d-f的另外的开关打开时，分路开关可以设置在第一高频信号端子HFP1和地电位604之间，其通过另外的三个高频开关晶体管100g-i的串联电路实现，如图6所示。由此另外的高频开关晶体管100g-i的连接性与第一高频信号端子HFP1和第二高频信号端子HFP2之间的第一至第三高频开关晶体管100a-c的连接性类似。此外，另外的高频开关晶体管100g-i的栅极可以经由电阻器R2连接到公共节点603，其提供有互补的控制信号SW_，同样当由第二高频信号端子HFP2和第三高频信号端子HFP3之间的高频开关晶体管100d-f形成的开关打开时，其通过由另外的高频开关晶体管100g-i形成的分路开关打开。这会引起第一高频信号端子HFP1和第二高频信号端子HFP2之间的绝缘显著地提高，这是由于由第一至第三高频开关晶体管100a-c形成的开关关闭了，且由高频开关晶体管100g-i形成的分路开关打开了。由此，施加到第一高频信号端子HFP1的高频信号直接提供给在节点604的地电位，由此第一和第二高频信号端子HFP1和HFP2之间的绝缘显著地提高了。类似地，通过实现在第三高频信号端子HFP3和位于地电位的节点604之间另外的分路开关，可以获得第二高频信号端子HFP2和第三高频信号端子HFP3之间的绝缘的提高，其类似于第一分路开关而构造的。这意味着该另外的分路开关由另外的高频开关晶体管100g、k和100l的串联电路形成，此外它们是根据图1a中示出的实施例构造的。通过可以再次由控制信号SW切换另外的分路开关的事实，可以实现第一和第二高频信号端子HFP1和HFP2之间的第一开关的同时打开、以及第三高频信号端子HFP3和节点604的地电位之间的另外的分路开关的打开，由此可以分别提高在第二和第三高频信号端子HFP2或HFP3之间的隔离。而且，还能够实现在公共的高频信号端子HFP2和另外的高频信号端子之间的绝缘，其未示于图6中，其中然后可以使用另外的开关，如具有第一至第三高频开关晶体管100a-c的开关，其连接在共同的高频信号端子HFP2(第二高频信号端子)和另外的高频信号端子之间。而且，通过使用与第一分路开关类似构造的另外的分路开关，可以实现该另外的高频信号端子的提高。
然而，在公共的高频信号端子上的若干个高频信号端子的这种“多路选择器”电路中，应当确保只有一个高频端子连接到公共的高频信号端子HFP2。例如，这可以通过不仅连接由高频开关晶体管100a-c组成的第一开关、而且连接例如具有串联连接的三个高频开关晶体管的另外的开关来确保，其然后通过在第一高频信号端子HFP1和公共的高频信号端子HFP2之间的另外的控制信号来接通。类似地，可以在相应的分路开关之间分路地连接另外的分路开关，其连接到另外的控制信号，使得当所有的另外的高频信号端子固定到地电位时，只将来自公共的高频信号端子上的高频信号端子的信号接通到该公共的高频信号端子(跨越串联连接的分路开关)。由此，可以实现“多路选择器”电路，其中能够进行从若干个高频信号端子到公共的高频信号端子的接通，其中能够同时进行另外的高频信号端子与公共的高频信号端子的非常高的绝缘。
已参考如在以上提到的WO 03/032531中的砷化镓技术或SOS衬底描述了这种电路，但当使用例如是以高电阻硅衬底为基础的以上描述的高频开关晶体管时，可以显著地提高这种电路。而且，可以描述具有更多极的开关(如在1至8个高频信号端子之间的电路，或者两个共同高频信号端子(端口)，实际的多路选择器和包含级联连接开关的开关，如具有在四个高频信号端子上的一个的第一开关，以及在另外四个高频信号端子(端口)中的一个上的另外的开关(或根据具有四个高频信号端子上一个的图6中所示的高频电路的高频电路)。
而且，以上描述的高频开关晶体管还可以以负衬底电压(即，在图1中示出的衬底端子区118和漏区100c的电位或源区108的电位之间的负电压)工作。例如，可以通过电荷泵实现用于从正工作电压提供负衬底电压的该衬底电压发生器，其还被集成在集成电路中，其包括图6中示出的高频电路。该电路还可以包括用于生成所需泵频率的电路。而且，相应的芯片可以包括用于适当地控制开关和分路晶体管的逻辑电路。这里，还在“切断”晶体管的栅极上给出了负电压。然而，该电压的高度可以与衬底偏压不同。
图7示出了高频电路的另外的电路图，其可以用作高频功率开关。这里，图7中示出的电路图包括两个发射机输入Tx频带(band)1和Tx频带2，以及两个接收机输入Rx频带1和Rx频带2。而且，图7中示出的电路图包括用于第一天线(天线1)的端子和用于第二天线(天线2)的端子。经由第一开关1，可以使信号从第一发射机输入(Tx频带1)或从第二发射机输入(Tx频带2)施加给发射机分支(Tx)。经由第二开关，可以使信号从图7中示出的电路图的接收机分支(Rx)施加到第一接收机端子(Rx频带1)或第二接收机端子(Rx频带2)。而且，可以经由第三开关将来自发射机分支(Tx)的信号提供给第一天线(天线1)或第二天线(天线2)，其中第一或第二天线相应的另一个经由第四开关耦合至接收机分支(Rx)。由此，可以实现信号与第一天线(天线1)或第二天线(天线2)的分离，而同时可以分别进行在发射机或接收机分支之间的有利分离。这里，要考虑的是，可以通过一个或若干个本发明的高频开关晶体管来实现图7中示出的每个开关1至4。特别地，例如通过设置在第一发射机端子(Tx频带1)和来自一个或若干个接通-电路的本发明高频开关晶体管的发射机分支(Tx)之间的一个或若干个本发明高频开关晶体管的串联电路，第一开关可以设置在发射机开关(Tx)和第一发射机端子(Tx频带2)之间。在这种情况下，可以设计这种“开关电路”的控制，使得经由第一发射机端子(Tx频带1)和发射机分支(Tx)之间通过信号开关该晶体管(或晶体管的串联电路)，而(例如通过各自的反信号)在第二发射机端子(Tx频带2)和发射机分支(Tx)之间阻塞晶体管(或晶体管的串联电路)。类似的连接性还可以用于第二开关2、第三开关3以及第四开关4。
在图8中示出的另外的电路图中示范性地示出了在四个端子之间的开关的结构。这里，端子RF1例如可以对应于图7中的发射机分支Tx，端子RF 3对应于接收机分支Rx，端子RF2对应于第二天线(天线2)的端子，端子RF4对应于图7中第一天线(天线1)的端子。于是，第三开关可以通过晶体管FET14A-FET14C以及晶体管FET11A-FET11来获得，其分别通过控制信号CTL1或反控制信号CTL1控制。这意味着在接通晶体管FET11A-FET11C链期间，即，在将信号从端子RF1接通至端子RF2期间，晶体管链FET14A-FET14C被阻塞，由此中断了在端子RF1和端子RF4之间的连接分支。类似地，这适用于端子RF3和端子RF4之间的晶体管链FET13A-FET13C、以及端子RF3和端子RF2之间的晶体管链FET12A-FET12C。如果，由信号CTL1将晶体管链再次接通到晶体管FET13A-FET13C，则通过反控制信号CTL1经由具有晶体管FET12A-FET12C的晶体管链在端子RF3和端子RF2之间的连接是打开的，即，端子RF3和端子RF2之间的连接被断开。如果用于控制具有晶体管FET13A-13C和FET12A-FET12C的晶体管链，则以所述的形式将相同的控制信号CTL1用于控制端子RF1和RF4和RF1和RF2之间的晶体管链，由此，在将信号从端子RF1接通到端子RF2期间，同时将信号从端子RF3接通到端子RF4，而端子RF1和端子RF4以及端子RF3和端子RF2之间的连接中断。由此，当本发明的高频开关晶体管用作开关元件时，再次可以实现在分离的信号端子之间的良好绝缘。
当同时端子RF1经由晶体管或具有晶体管FET15A-FET15C的晶体管链连接到地电位端子，以及端子RF 3经由晶体管或具有晶体管FET16A-FET16C的晶体管链连接到地电位时，以及当端子RF1和地电位之间的晶体管链的控制通过第二控制信号CTL2控制、以及在端子RF3和地电位之间的晶体管链通过反第二控制信号CTL2控制时，可以引入另外的改进。在这种情况下，给出了端子RF1和地电位之间的导电连接，而地电位和端子RF3之间的导电连接断开了，反之亦然。
附图标记列表100高频开关晶体管102衬底104阻挡区106另外的阻挡区108源区110漏区112沟道区114绝缘区116栅电极118衬底端子区120覆盖层122衬底102的表面124另外的阻挡区106的表面126衬底端子区118的表面128阻挡区104的表面130漏区110的表面132绝缘区114和栅电极114的侧面134栅电极114的表面136源区108的表面138端子接触200多栅极结构202子沟道区204辅助结构206子晶体管302源区108的掺杂浓度304阻挡区104的掺杂浓度306衬底102的掺杂浓度308阻挡区108的掺杂浓度310漏区110的掺杂浓度
312源区和漏区之间的电位曲线314如果在源区和衬底端子区之间施加电压，在源区和漏区之间的电位曲线316电位曲线312的注入阻挡位置402衬底端子去118的掺杂浓度404另外的阻挡区106的掺杂浓度406衬底102的掺杂浓度408阻挡区104的掺杂浓度410漏区110的掺杂浓度412如果在衬底端子区和源区之间施加电压，在衬底端子区118和漏区110之间的电位曲线414如果在衬底端子区和源区之间施加电压，在衬底端子区108和漏区之间的电位曲线416电位曲线414的注入阻挡位置502如果在衬底端子区和漏区之间施加电压，在衬底端子118和漏区110之间的电位曲线504如果在衬底端子区和漏区之间施加电压，在衬底端子118和漏区110之间的电位曲线506如果在衬底端子区和漏区之间施加电压，在衬底端子118和漏区110之间的电位曲线
权利要求
1.一种高频开关晶体管(100；200)，包括具有衬底掺杂剂浓度的衬底(102)；与衬底(102)相邻的阻挡区(104)，包括第一导电类型且具有比该衬底掺杂剂浓度更高的阻挡区掺杂剂浓度；嵌入在阻挡区(104)中的源区(108)，包括不同于第一导电类型的第二导电类型，且具有比该阻挡区掺杂剂浓度更高的源区掺杂剂浓度；嵌入在阻挡区(104)中的漏区(110)，且设置得偏移源区(108)，包括第二导电类型且具有比该阻挡区掺杂剂浓度更高的掺杂剂浓度；在源区(108)和漏区(110)之间延伸的沟道区(112)，其中沟道区(112)包括阻挡区(104)的子区域；以及绝缘区(114)，其覆盖沟道区(112)，且设置在该沟道区和栅电极(116)之间。
2.根据权利要求1的高频开关晶体管(100；200)，进一步包括具有第二导电类型的另外的阻挡区(106)，其中进一步该另外的阻挡区(106)具有比该衬底掺杂剂浓度更高的掺杂剂浓度；和嵌入在该另外的阻挡区(106)中的衬底端子区(118)，具有第一导电类型和比该另外的阻挡区(106)的掺杂剂浓度更高的衬底端子区掺杂剂浓度。
3.根据权利要求1的高频开关晶体管(100；200)，其中该第一导电类型包括p掺杂的半导体材料，该第二导电类型包括n掺杂的半导体材料。
4.根据权利要求1的高频开关晶体管(100；200)，其中该第一导电类型包括n掺杂的半导体材料，该第二导电类型包括p掺杂的半导体材料。
5.根据权利要求1的高频开关晶体管，其中该衬底掺杂剂浓度低于1014掺杂剂原子/立方厘米。
6.根据权利要求1的高频开关晶体管(100；200)，其中该漏区掺杂剂浓度、该源区掺杂剂浓度或该衬底端子区掺杂剂浓度高于1018掺杂剂原子/立方厘米。
7.根据权利要求1的高频开关晶体管(100；200)，其中该阻挡区掺杂剂浓度或该另外的阻挡区的掺杂剂浓度位于1014和1018掺杂剂原子/立方厘米之间。
8.根据权利要求1的高频开关晶体管(100；200)，其中该漏区(110)与该衬底(102)之间的阻挡区(104)的厚度、或该源区(108)与该衬底(102)之间的阻挡区(104)的厚度位于0.05μm和1μm之间的值的范围内。
9.根据权利要求2的高频开关晶体管(100；200)，根据权利要求2，其中该衬底(102)和该衬底端子区(108)之间的该另外的阻挡区(106)的厚度位于0.05和1μm之间的值的范围内。
10.根据权利要求1的高频开关晶体管(100；200)，其中该沟道区(112)包括串联地设置在该源区(108)和该漏区(110)之间的多个子沟道区(202)，以及其中该绝缘区(114)包括多个子区域，栅电极(116)包括多个子栅电极，其中一个子绝缘区覆盖一个子沟道区(202)，且每个子绝缘区设置在相应的子沟道区(202)和子栅电极之间。
11.根据权利要求2的高频开关晶体管(200)，其中该漏区(110)和该衬底端子区(118)之间的间隔为至少1μm。
12.根据权利要求10的高频开关晶体管(200)，其中该子沟道区具有0.1μm的最小长度。
13.根据权利要求12的高频开关晶体管(100；200)，其中该沟道区具有在100μm至500μm之间的值的范围内的宽度。
14.一种高频电路，包括具有根据权利要求1至13中之一的高频开关晶体管(100；200)的开关；和控制电路，其形成为依据控制信号打开和关闭该开关，且其中该控制电路进一步形成以便为栅电极(114)提供用于打开该开关的电位，且以便能够实现在该源区(108)和该漏区(110)之间的电流流动。
15.根据权利要求14的高频电路，其中该控制电路形成为，当打开该开关时，在该源区(108)和该漏区(110)之间施加相对于衬底(102)的偏移电压。
16.根据权利要求14的高频电路，其中该开关是根据权利要求2的高频开关晶体管(200)，且其中该控制电路进一步形成为，通过利用与该衬底端子区(118)串联连接的电阻器来为衬底端子区(118)提供电位。
17.具有根据权利要求1的高频开关晶体管的高频电路，其中该高频电路(100；200)形成为以便为高频晶体管的该衬底(102)提供相对于该源区(108)和该漏区(110)的偏移电压。
18.根据权利要求17的高频电路，进一步具有部分电路，其形成为以产生该偏移电压。
19.根据权利要求17的高频电路，其中栅极经由连接到电路的电阻器(R1)连接到节点(602)，其形成以便为栅电极(116)提供用于打开或关闭该高频开关晶体管(100a)的电压。
20.根据权利要求14的高频电路，其中高频开关晶体管的该源区(108)经由第一电阻器连接到电位端子，且该高频开关晶体管的该漏区(110)经由第二电阻器连接到该电位端子。
21.根据权利要求14的高频电路，其中该电位端子连接到该高频电路的地端子。
22.根据权利要求17的高频电路，其中该高频开关晶体管(100a、100b、100c)设置在第一高频信号端子(HFP1)和第二高频信号端子(HFP2)之间的高频电路的第一分支中。
23.根据权利要求14的高频电路，其中第二高频开关晶体管(100b)串联地连接到第一高频信号端子(HFP1)和第二高频信号端子(HFP2)之间的第一高频开关晶体管(100a)。
24.根据权利要求14的高频电路，其中第一和第二高频端子(HFP1、HFP2)经由高频开关晶体管(100a)或连接的高频开关晶体管(100a、100b、100c)的串联电路连接在第一分支中，且其中该第一高频端子(HFP1)经由第二分支(100g、100h、100i、603)连接到恒定电位的电位端子(604)，其包括另外的高频开关晶体管(100g)或若干个另外的高频开关晶体管(100g、100h、100i)的串联电路，其中该电路进一步形成为，当第一和第二高频端子(HFP1、HFP2)之间的高频晶体管(100a)或串联电路(100a、100b、100c)没有接通时，以便接通该另外的高频开关晶体管(100g、100h、100i)的串联电路的另外的高频开关晶体管(100g)，或者当高频晶体管(100a)或该串联电路(100a、100b、100c)在第一和第二高频端子(HFP1、HFP2)之间接通时，以阻塞另外的高频晶体管(100g)或该另外的高频晶体管(100g、100h、100i)的串联电路。
25.根据权利要求24的高频电路，其中该电位端子(604)的恒定电位是该电路的地电位。
26.根据权利要求22的高频电路，进一步包括至少一个另外的高频开关晶体管(100d)或高频开关晶体管(100d、100e、100f)的串联电路，其设置在第三分支(100d、100e、100f)中，其中该第二高频端子(HFP2)通过该第三分支(100d、100e、100f)连接到第三高频端子(HFP3)。
27.根据权利要求26的高频电路，进一步具有该高频电路的第四分支，其将该第三高频端子(HFP3)连接到恒定电位的另外的电位端子，其中该第四分支包括高频开关晶体管(100j)或串联电路(100j、100k、100l)。
28.根据权利要求27的高频电路，其进一步包括控制电路，其形成为在第一开关状态下打开第一和第四分支中每一个的一个高频开关晶体管(SW)，同时关闭第二和第三分支中每一个的一个高频开关晶体管(SW_)，或者在第二开关状态下打开在第二和第三分支中每一个的一个高频开关晶体管(SW)，同时关闭第一和第四分支中每一个的一个高频开关晶体管(SW_)。
29.根据权利要求27的高频电路，其中至少一个高频开关晶体管(100d)设置在第四分支与第三分支的接触点和第三高频端子(HFP3)之间。
30.一种具有第一端子(RF1)、第二端子(RF2)、第三端子(RF3)和第四端子(RF4)的高频电路，包括第一开关(3)，其形成为将第一信号(Tx)从第一端子(RF1)切换到第二端子(RF2)、或者从第一端子(RF1)切换到第四端子(RF4)；和第二开关(4)，其形成为将第二信号(Rx)从第三端子(RF3)切换到第二端子(RF2)、或者从第三端子(RF3)切换到第四端子(RF4)，其中该第一开关(3)包括具有根据前述权利要求中之一的第一高频开关晶体管的第一开关元件，其连接在第一端子(RF1)和第二端子(RF2)之间，和具有根据前述权利要求中之一的第二高频开关晶体管的第二开关元件，其连接在第一端子(RF1)和第四端子(RF4)之间，且其中该第二开关包括具有根据前述权利要求中之一的第三高频晶体管(FET12A)的第三开关元件，其连接在第三端子(RF3)和第二端子(RF2)之间，以及包括具有根据前述权利要求中之一的第四高频开关晶体管(FET13A)的第四开关元件，其连接在第三端子(RF3)和第四端子(RF4)之间，其中该第一、第二、第三和第四高频开关晶体管是可控制的，使得当打开该第一高频开关晶体管时，同样打开该第四高频开关晶体管，且当关闭该第一高频开关晶体管时，同时关闭该第四高频开关晶体管，以及使得当打开该第二高频开关晶体管时，同样打开该第三高频开关晶体管，且当关闭该高频开关晶体管时，同样关闭该第三高频开关晶体管。
31.根据权利要求30的高频电路，其中该第一、第二、第三和第四开关元件包括根据前述权利要求中之一的若干个高频开关晶体管中每一个的一个串联电路。
32.根据权利要求30的高频电路，其中该第一端子(RF1)可经由第五开关元件(FET15A-FET15C)连接到地电位，且其中该第三端子(RF3)可经由第六开关元件(FET16A-FET16C)连接到地电位，其中该第五和第六开关元件每个均包括根据前述权利要求的一个高频开关晶体管，且其中该高频电路形成为控制该第五和第六开关元件，使得当关闭该第五开关元件的高频开关晶体管时，打开该第六开关元件的高频开关晶体管，以及使得当打开该第五开关元件的高频开关晶体管时，关闭该第六开关元件的高频开关晶体管。
全文摘要
一种高频开关晶体管(100；200)包括具有衬底掺杂剂浓度的衬底(102)和与该衬底相邻的阻挡区(104)，该阻挡区(104)具有第一导电类型，其中阻挡区掺杂剂浓度比该衬底掺杂剂浓度高。而且，该高频开关晶体管(100；200)包括嵌入在阻挡区中的源区(108)，其包括不同于第一导电类型的第二导电类型，且具有比阻挡区掺杂剂浓度高的源区掺杂剂浓度。另外，该高频开关晶体管(100；200)包括嵌入在阻挡区中的漏区(110)，且设置得偏离源区(108)，其包括第二导电类型且具有比阻挡区掺杂剂浓度高的掺杂剂浓度。而且，该高频开关晶体管(100；200)具有在源区(108)和漏区(110)之间延伸的沟道区(112)，其中沟道区(112)包括阻挡区(104)的子区域。而且，该高频开关晶体管(100；200)具有绝缘区(114)，其覆盖沟道区(112)且其设置在沟道区(112)和栅电极(114)之间。这种高频开关晶体管(100；200)允许开关具有较高高频信号幅度的高频信号，如可由常规的高频开关晶体管开关的。
文档编号H01P1/15GK1801620SQ20051012014
公开日2006年7月12日 申请日期2005年11月7日 优先权日2004年11月5日
发明者R·罗斯兰德, H·塔迪肯, U·格尔拉赫 申请人:因芬尼昂技术股份公司