专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种能够发送和接收数据的半导体器件。
背景技术：
近年来，已经研制出用于发送和接收数据的半导体器件，并且这种半导体器件称作RF(射频)标签、无线标签、电子标签等。实际使用中的大部分半导体器件具有使用半导体衬底(IC芯片)的电路以及天线，虽然它们中一些另外具有CPU或专用硬件。
发明内容
无线标签难以稳定来自天线的电源并且需要尽可能地抑制功耗。无线标签具有从存储介质中读取数据并且执行密码分析的功能，虽然后者密码分析需要复杂的处理，导致增加的功耗。强电磁波随着功耗的增加而需要，从而出现例如读写器的功耗增加以及对其他设备和人体的不利影响的问题。此外，无线标签与读写器之间的通信距离受到限制。
考虑到上述，本发明提供一种能够通过尽可能地抑制功耗来稳定电源的半导体器件。也就是，本发明提供一种甚至当执行复杂处理例如密码分析时能够维持稳定电源的半导体器件。此外，本发明提供一种不需要强电磁波并且具有距离读写器的改进通信距离的半导体器件。
为了解决常规技术的上述问题，本发明将采取下面的措施。
本发明的半导体器件包括包含多个单元和控制电路的中央处理单元，以及天线。控制电路包括基于包括关于来自天线(通过天线)的电源的数据的电源信号或者由从每个单元提供的事件信号而获得的负荷信号，输出用于停止到一个或多个单元的电源的第一控制信号，用于改变提供到一个或多个单元的电源电势的第二控制信号，以及用于停止提供时钟信号到一个或多个单元的第三控制信号中一个或多个的装置。
多个单元和控制电路提供在玻璃衬底或柔性衬底上。
多个单元选自总线接口、数据高速缓冲存储器、指令译码器、预留缓存、指令高速缓冲存储器、运算逻辑单元(ALU)、浮点单元(FPU)、分支单元、加载/存储单元、通用寄存器、流水线单元、外围存储控制器和外围总线控制器。
本发明的半导体器件包括电源电路、时钟发生电路、数据解调/调制电路、CPU和接口电路中的一个或多个。
本发明的半导体器件包括多个存储块和控制电路。每个存储块包括存储单元阵列，其包括每个在位线和字线彼此相交且绝缘体置于其间的区域中具有存储元件的多个存储单元，以及连接到字线的行译码器。控制电路包括基于包含存储块操作数据的操作信号，输出用于改变提供到存储单元阵列的电源电势的第一控制信号和用于停止提供到行译码器的电源电势的第二控制信号的一个或全部两个的装置。
多个存储块和控制电路提供在玻璃衬底或柔性衬底上。
包括在每个存储块中并且提供在同一列中的多个存储单元连接到相同的位线。包括在每个存储块中的多个存储单元连接到相同的列译码器。而且，每个存储块包括独立操作的列译码器，并且字线对每个存储块独立地提供。
存储块的每个是DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FRAM(铁电随机存取存储器)、掩模ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)或闪速存储器。
本发明的半导体器件包括CPU或用于输出操作信号的专用电路。另外，本发明的半导体器件包括电源电路、时钟发生电路、数据解调/调制电路、CPU和接口电路的一个或多个。
根据具有上述结构的本发明，可以提供一种能够通过实现低功耗而稳定电源的半导体器件。也就是，本发明可以提供一种甚至当执行复杂处理例如密码分析时能够维持稳定电源的半导体器件。此外，本发明可以提供一种不需要强电磁波并且具有距离读写器的改进通信距离的半导体器件。
图1A和1B是显示本发明半导体器件的图(实施方式1)。
图2A和2B是显示本发明半导体器件的图(实施方式1)。
图3是显示本发明半导体器件的图(实施方式1)。
图4A～4D是显示本发明半导体器件的图(实施方案1)。
图5A～5D是显示本发明半导体器件的图(实施方案1)。
图6A～6H是显示本发明半导体器件的应用的图(实施方案3)。
图7A和7B是显示本发明半导体器件的应用的图(实施方案3)。
图8A～8C是显示本发明半导体器件的应用的图(实施方案2)。
图9是显示本发明半导体器件的图(实施方式1)。
图10是显示本发明半导体器件的图(实施方式1)。
图11A和11B是显示本发明半导体器件的图(实施方式2)。
图12是显示本发明半导体器件的图(实施方式2)。
具体实施例方式
虽然本发明将参考附随附图通过实施方式来描述，应当理解，各种改变和修改将对本领域技术人员显然。因此，除非这种改变和修改背离于本发明的范围，否则它们应当解释为包括在其中。注意，完全相同的部分在所有附图中由相同的参考数字表示。
本发明的半导体器件具有经由无线通信数据的功能，并且主要包括电源电路11、时钟发生电路12、数据解调/调制电路13、中央处理单元14(在下文也称作CPU)、接口电路15、存储器16、数据总线17、天线(天线线圈)18等(参看图3)。电源电路11基于从天线18输入的AC信号产生提供到半导体器件中每个电路的各种类型的电源。时钟发生电路12基于从天线18输入的AC信号产生提供到半导体器件中每个电路的各种类型的时钟信号。数据解调/调制电路13具有解调/调制与读写器19通信的数据的功能。天线18具有发送和接收电磁波的功能。读写器19与半导体器件通信并控制半导体器件，并且控制其数据处理。注意，半导体器件的构造并不局限于上述一种，并且各种构造可以采用。例如，其他组件例如电源电压限幅器电路和用于密码分析的专用硬件可以另外提供。
本发明其特征在于下面描述的CPU 14的构造。CPU 14包括CPU核心64和控制电路65(参看图2A)。CPU核心64具有多个单元，包括例如总线接口51、数据高速缓冲存储器52、指令译码器53、预留缓存54、指令高速缓冲存储器55、由各种单元组成的流水线单元62以及通用寄存器63。流水线单元62包括运算逻辑单元(在下文也称作ALU)56和57、浮点单元(在下文也称作FPU)58和59、分支单元60以及加载/存储单元61。CPU核心64的这种构造是超标量芯片的典型构造。
CPU 14的另一种构造，例如CPU核心64、控制电路65和外围控制器70可以提供。外围控制器70具有多个单元，包括例如外围存储控制器67和68以及外围总线控制器69(参看图2B)。
注意，CPU 14的构造并不局限于上述一种，并且多余的组件可以省略或其他组件可以根据需要增加。
上述单元X(X＝51～63，这里51)通过开关74连接到电源71～73(参考图1A)。电源71的电源电势(在下文也称作第一电源电势或VDD1)，电源72的电源电势(在下文也称作第二电源电势或VDD2)以及电源73的电源电势(在下文也称作第三电源电势或GND)设置以满足VDD1＞VDD2＞GND。开关74由从控制电路65提供的控制信号控制。
另外，单元X通过开关75连接到时钟发生电路12和电源73。开关75由从控制电路65提供的控制信号控制。
注意，电源71～73的电源电势可以是在电源电路11中产生的电源电势或者在CPU 14中提供的电源电路中产生的电源电势。
控制电路65具有基于从电源电路11输入的电源信号或由从CPU核心64的每个单元提供的事件信号而获得的负荷信号提供控制信号的装置(功能)。控制电路65改变电源电势和时钟信号的设置，也就是改变模式(正常模式或备用模式)以便实现低功耗。但是，当仅电源电势和时钟信号的设置改变时，整个CPU 14的操作可能受影响。因此，改变模式的操作指各种类型的设置以及开关74和75的控制。
在正常模式中，单元X通过开关74电连接到电源71并且通过开关75电连接到时钟发生电路12。换句话说，VDD1和时钟信号提供到单元X。这种状态称作(VDD1，CLK)。
在备用模式中，单元X(1)通过开关74电连接到电源71并且通过开关75电连接到电源73(VDD1，GND)；(2)通过开关74电连接到电源72并且通过开关75电连接到时钟发生电路12(VDD2，CLK)；(3)通过开关74电连接到电源72并且通过开关75电连接到电源73(VDD2，GND)；(4)通过开关74电连接到电源73并且通过开关75电连接到时钟发生电路12(GND，CLK)；或者(5)通过开关74电连接到电源73并且通过开关75电连接到电源73(GND，GND)。
单元X通过开关74电连接到电源73的情况，也就是情况(4)或(5)仅当单元X的状态不需要保存在单元X自身中时可以采用。因此，当操作不期望返回到初始状态时，采用情况(1)～(3)中的一个以提供VDD1或VDD2到单元X。在提供VDD2的情况(2)或(3)中，存储单元X设置的寄存器的值可以保存在单元X中。因此，当备用模式变成正常模式时，操作不能返回到初始状态而是切换到备用模式之前的状态。
输入到控制电路65的电源信号包括关于来自天线18的电源的数据，更具体地说，它包括关于来自天线18的电源稳定还是不稳定的数据。
负荷信号依赖于计数事件信号的结果在控制电路65中产生。事件信号从每个单元提供，并且包括例如在ALU 56和57中操作的事件信号，在FPU 58和59中操作的事件信号，指令高速缓冲存储器未命中或数据高速缓冲存储器未命中的事件信号等。控制电路65周期性地计数事件信号，并且依赖于其结果，它在内部产生ALU 56和57的负荷信号，FPU 58和59的负荷信号，以及包括关于高速缓冲存储器效率的数据的负荷信号等。然后，控制电路65根据负荷信号改变单元X的模式。更具体地说，当包括指示低负荷或效率的数据的负荷信号产生时，控制电路65输出将单元X设置为备用模式的控制信号。同时，当包括指示正常负荷或效率的数据的负荷信号产生时，控制电路65输出将单元X设置为正常模式的控制信号。
例如，如果包括指示ALU 56和57低负荷的数据的负荷信号作为某个时期内计数事件信号的结果而产生时，仅ALU 56设置为操作模式而ALU 57设置为备用模式。CPU 14被设置使得当ALU 57处于备用模式时，使用ALU 57的操作不执行。更具体地说，不使用ALU 57的设置可以在执行指令调度的预留缓存54中执行。同时，如果包括指示ALU 56高负荷的数据的负荷信号作为另一个时期内计数事件信号的结果而产生时，ALU 57返回到正常模式。
作为选择，如果包括指示分支单元60低负荷的数据的负荷信号作为某个时期内计数事件信号的结果而产生时，分支单元60设置为备用模式。但是，当在分支单元60处于备用模式期间分支指令执行时，异常处理执行以将分支单元60返回到正常模式。
如上所述，设置为备用模式的单元是其使用局限于某些指令的单元X(例如仅在分支指令执行时使用的分支单元)，或CPU正常操作所不需要的单元X(例如CPU 14不使用高速缓冲存储器的情况下的高速缓冲存储器)。其使用局限于某些指令的单元是例如流水线单元、外围存储控制单元或总线接口单元的一个或多个。如果未使用的单元依赖于指令在备用模式中被访问时，异常处理可以执行以将该单元返回到正常模式，此后指令执行。
具有未使用操作模式的单元X包括高速缓冲存储器、超标量中的并行流水线单元等。当备用模式被设置时，高速缓冲存储器或流水线单元中的一个或多个可以预先设置为不使用。当高速缓冲存储器设置为备用模式时，可以采用高速缓冲存储器未命中在每个高速缓冲存储器访问期间发生的构造。当流水线单元的一个或多个设置为使用的操作模式时，可以利用预留缓存54，仅以使用所选流水线单元的指令执行指令调度。
前述内容概述如下。设置单元X为正常模式的电源信号或负荷信号输入到的控制电路65基于这种信号输出设置单元X为(VDD1，GND)的控制信号。另一方面，设置单元X为备用模式的电源信号或负荷信号输入到的控制电路65基于这种信号输出设置单元X为(VDD1，GND)，(VDD2，CLK)，(VDD2，GND)，(GND，CLK)和(GND，GND)中一个的控制信号。在该说明书中，停止到一个或多个单元的电源的控制信号称作第一控制信号，改变提供到一个或多个单元的电源电势的控制信号称作第二控制信号，以及停止提供时钟信号到一个或多个单元的控制信号称作第三控制信号。
也就是，具有上述构造的CPU 14的操作可以显示为图1B的图。首先，电源信号或负荷信号输入到控制电路65(步骤1)。这里假设，包括指示稳定电源的数据的电源信号或包括指示正常负荷的数据的负荷信号被输入。然后，控制电路65输出设置单元X为正常模式的控制信号(步骤2)。
随后，另一个电源信号或另一个负荷信号输入到控制电路65(步骤3)。这里假设，包括指示不稳定电源的数据的电源信号或包括指示单元X高负荷的数据的负荷信号被输入。然后，控制电路65输出设置单元X为备用模式的信号(步骤4)。然后，操作返回到步骤1并且步骤1～4重复。
在该实施方式中，最佳电源电势通过控制置于单元X和电源71～73之间的开关74而从多个电源电势中选择，从而改变模式(正常模式或备用模式)。但是，本发明并不局限于此。
例如，最佳电源电势可以通过控制电源电路11而从多个电源电势中选择。根据该方法，多个电源电势在电源电路11中由电阻划分而产生，并且电源电势由模拟缓冲器放大并由电容器元件稳定，从而多个电源电势输出。但是，该方法需要控制开关和电容器元件，导致因这种元件而引起的增加的电路面积。因此，为了抑制电路面积的增加，另一种方法可以采用，其中多个电源电势在电源电路11中由电阻划分而产生，最佳电源电势从电源电势中选择，并且最佳电源电势被放大和稳定，从而多个电源电势输出。
虽然在该实施方式中，模式(正常模式或备用模式)通过控制在单元X和时钟发生电路12之间提供的开关75来改变，本发明并不局限于此。模式可以通过控制时钟发生电路12来改变。
虽然在该实施方式中，控制电路65基于电源信号或负荷信号改变模式(正常模式或备用模式)，本发明并不局限于此。
模式如上所述由电源信号或负荷信号改变，但是模式不一定根据这种信号由控制电路65改变。代替地，这种信号(电源信号、负荷信号或事件信号)可以由控制电路65收集长达一定时期以基于其结果改变模式。这种操作参考图9来描述。
首先，电源信号、负荷信号或事件信号由控制电路65收集(步骤1)。在某个时间段(例如1000～10000周期)之后，模式根据该时期内收集的信号而确定(步骤2)。当模式确定时，改变模式的单元被选择以改变单元的模式。然后，操作返回到步骤1并且上述步骤重复。
例如，下面描述模式基于事件信号改变的情况，假设事件信号是整数运算使用特定ALU执行的事件。
首先，特定ALU执行整数运算的事件信号被计数(步骤1)。在某个时间段之后，计数值与预先确定的设置值相比较以确定模式(步骤2)。更具体地说，当计数值等于或小于预先确定的设置值时，备用模式被选择，而当计数值等于或大于预先确定的设置值时，正常模式被选择。然后，特定ALU变成所选模式。
作为另一个实例，描述模式基于具有四种电平的电源信号改变的情况。首先，具有四种电平的电源信号被收集(步骤1)。在某个时间段之后，计算电平的平均值并且模式根据结果而确定(步骤2)。
例如，如果平均值是四，所有单元设置为正常模式。如果平均值是三，一个或多个单元设置为备用模式。此时，例如，ALU的一个或FPU的一个设置为备用模式。如果平均值是二，除了当平均值为三时设置为备用模式的单元之外，例如指令高速缓冲存储器和数据高速缓冲存储器设置为备用模式。如果平均值是一，必要的数据存储在非易失性存储器中以关闭电源。
本发明其特征在于基于电源信号或负荷信号改变模式。接下来，参考图10描述产生电源信号的电源信号产生电路的构造和操作。
电源信号产生电路包括电源产生电路601和602、电阻器元件603、参考电势产生电路604和比较器电路605。电源产生电路601和602连接到天线18。电源产生电路601和602的每个包括二极管和电容器，并且具有产生多个电源电势的功能。电源产生电路602具有足够的电源容量以实现恒定操作，甚至当天线18具有低电源电平时。参考电势产生电路604包括电阻器和缓冲器，并且具有通过电阻划分产生参考电势(在下文也称作Vref)，由模拟缓冲器放大它并输出的功能。比较器电路605包括差动放大器并且具有比较两个模拟电势的功能。
从电源产生电路602产生的电源电势和地电势(GND)由电阻器元件603降压以产生电势V1～Vn。比较器电路605比较电势V1～Vn和参考电势Vref，从而产生包括关于电源电平的数据的电源信号(数字信号)。
电势V1～Vn是由电源产生电路602的电源容量和电阻器元件603的电流消耗确定的模拟电势。假设n＝3满足，例如，并且每个电路的参数任意选择以便满足V1＞V2＞V3，那么电源电平由从高到低顺序的四电平电源信号(1，1，1)，(1，1，0)，(1，0，0)和(0，0，0)表示。
换句话说，当来自天线18的电源电平高时，电阻器元件603引起的电压降低并且电势V1～V3都高于Vref，从而信号(1，1，1)输出。另一方面，当来自天线18的电源电平低时，电阻器元件603引起的电压降高并且电势V1～V3都低于Vref，从而信号(0，0，0)输出。
电源信号产生电路的构造并不局限于图10中所示的构造，并且电源产生电路、电势产生电路和比较器电路的已知构造同样可以采用。另外，虽然在上述构造中一个参考电势与多个电势V1～Vn相比较，本发明并不局限于此。例如，可以产生多个参考电势并且与电压降后的电势V相比较以确定电源电平。
根据具有上述构造的本发明，模式基于电源信号而改变，从而功耗可以根据来自天线的电源而优化。此外，根据本发明，模式基于由事件信号确定的负荷信号而改变，从而功耗可以根据CPU的操作而优化。因此，本发明可以提供相对于电源具有改进操作余量的半导体器件。
接下来描述由存储器16的构造为特征的半导体器件的构造。因此，存储器16的构造在下文描述。存储器16包括多个(这里四个)存储块33～36、列译码器21、选择器22、用于输入和输出(写入和读出)数据的读写电路23，以及根据操作信号操作的控制电路24(参看图12)。
存储块33包括存储单元阵列29和行译码器25，存储块34包括存储单元阵列30和行译码器26，存储块35包括存储单元阵列31和行译码器27，以及存储块36包括存储单元阵列32和行译码器28。存储单元阵列29包括位线Ba1～Bam(m是自然数)和字线Wa1～Wai(i是自然数)，存储单元阵列30包括位线Ba1～Bam和字线Wb1～Wbj(j是自然数)，存储单元阵列31包括位线Bb1～Bbn(n是自然数)和字线Wc1～Wci，以及存储单元阵列32包括位线Bb1～Bbn和字线Wd1～Wdj。
存储单元阵列29～32的每个包括多个存储单元37，其每个在位线Bax(1＝x＝m)和字线Way或Wby(1＝y＝i)，或者位线Bbx(1＝x＝n)和字线Wcy或Wdy(1＝y＝j)彼此交叉且绝缘体置于其间的区域中具有存储元件。
存储元件对应于晶体管、电容器元件和电阻器元件的一个或多个。在SRAM的情况下，存储元件可以由六个晶体管、五个晶体管、四个晶体管和两个电阻器元件，或者四个晶体管和一个电阻器元件构造。如果存储元件由六个晶体管、或者四个晶体管和两个电阻器元件构造，两个位线(一个位线和一个位条线)置于每列中。同时，在闪速存储器的情况下，存储元件对应于包括电荷积聚层的晶体管。存储器16因此可以是DRAM、FeRAM、OUM、MRAM、掩模ROM、PRAM、EPROM、EEPROM等以及SRAM和闪速存储器。注意，考虑到成品率和操作控制，优选地，包括在存储单元阵列29～32的每个中的所有存储单元37具有相同的构造。但是，存储单元37可以在每个存储单元阵列中具有不同的构造。
具有上述构造的存储单元16其特征在于，包括在提供在同一列中的存储块33～36的每个中的存储单元37连接到相同的位线Bax或Bbx。
根据上述结构，包括在存储块33～36中的存储单元37连接到相同的列译码器21。但是，列译码器21的数目并不特别限制，并且如果存储块的数目增加或需要更高速的操作，可以提供多个列译码器。例如，一个列译码器可以为存储块33和35提供而另一个列译码器可以为存储块34和36提供。作为选择，列译码器可以为存储块33～36的每个而提供。在这种情况下，位线可以为存储块33～36的每个而独立提供。
具有上述构造的存储器16其特征也在于，字线Way、Wby、Wcy和Wdy(1＝y＝i，j)为存储块33～36的每个而独立提供。因此，存储块33～36分别具有独立于彼此而操作的行译码器25～28。也就是，存储块33～36的每个的水平扫描独立于彼此而执行。
包括在存储块X(X＝33～36，这里X＝33)中的存储单元阵列Y(Y＝29～32，这里Y＝29)通过开关43连接到电源39和40(参看图11A)。电源39的电势(在下文也称作第一电源电势或VDD1)和电源40的电势(在下文也称作第二电源电势或VDD2)设置以满足VDD1＞VDD2。开关43由从控制电路24提供的第一控制信号控制。
行译码器Z(Z＝25～28，这里Z＝25)通过开关44连接到电源41和42。电源41的电势(在下文也称作VDD)和电源42的电势(在下文也称作GND)设置以满足VDD＞GND。开关44由从控制电路24提供的第二控制信号控制。
注意，电源39和电源41在某些情况下具有相同的电源电势，因此，它们可以共享电源。电源39～42的电势可以是在电源电路11中产生的电源电势或者在存储器16中提供的电源电路中产生的电源电势。
控制电路24包括基于从CPU 14提供的操作信号、通过读写器19从外部提供的专用电路提供的操作信号或者在存储器中产生的操作信号，将控制信号提供到存储块X的装置(功能)。操作信号指示存储块X的模式改变(正常模式或备用模式)。控制电路24根据操作信号将控制信号提供给包括在存储块X中的开关43和44。因此，存储块X依赖于到开关43或44的连接而设置为正常模式或备用模式。
操作信号的数据基于，例如计数某个时期内到每个存储块的访问次数的结果。更具体地说，当某个时期内到存储块的访问次数等于或小于预先确定的设置值时，将存储块变成备用模式的操作信号输出。到每个存储块的访问次数的这种计数可以由CPU 14、外部提供的专用电路或存储器16自身执行。
在正常模式中，存储块X通过开关43电连接到电源39并且通过开关44电连接到电源41。也就是，VDD1提供到存储单元阵列Y而VDD提供到行译码器Z。这种状态称作(VDD1，VDD)。
另一方面，在备用模式中，存储块X(1)通过开关43电连接到电源39并且通过开关44电连接到电源42(VDD1，GND)；(2)通过开关43电连接到电源40并且通过开关44电连接到电源41(VDD2，GND)；或者(3)通过开关43电连接到电源40并且通过开关44电连接到电源42(VDD2，VDD)。
如果存储单元37是易失性存储器，当提供到存储单元阵列Y的电源电势改变时数据可能擦除。因此，在存储单元37是易失性存储器的情况下，VDD2设置为数据不会擦除的电源电势。同时，如果存储单元37是非易失性存储器，VDD2设置为地电势(也称作GND)。
具有上述构造的存储器16的操作可以显示为图11B的图。首先，操作信号输入到控制电路24。这里假设，操作信号指示使用存储块X(步骤1)。然后，控制电路24输出设置存储块X为正常模式的控制信号(步骤2)。
随后，另一个操作信号输入到控制电路24(步骤3)。这里假设，操作信号指示不使用存储块X。然后，控制电路24输出设置存储块X为备用模式的控制信号(步骤4)。然后，操作返回到步骤1并且步骤1～4重复。
在该实施方式中，最佳电源电势通过控制置于存储块X和电源39～42之间的开关43和44而从多个电源电势中选择，从而改变模式(正常模式或备用模式)。但是，本发明并不局限于此。
例如，最佳电源电势可以通过控制电源电路11而从多个电源电势中选择。根据该方法，多个电源电势在电源电路11中由电阻划分而产生，并且电源电势由模拟缓冲器放大并由电容器元件稳定，从而多个电源电势输出。但是，该方法需要控制开关和电容器元件，导致因这种元件而引起的增加的电路面积。因此，为了抑制电路面积的增加，另一种方法可以采用，其中多个电源电势在电源电路11中由电阻划分而产生，最佳电源电势从电源电势中选择，并且最佳电源电势被放大和稳定，从而多个电源电势输出。
当CPU 14使用特定程序执行正常操作时，在许多情况下仅一些数据文件被访问。在这种情况下，被访问的实际存储经常集中在相对狭窄的空间中。因此，如果访问的实际存储在同一存储块中存储，不使用的存储块的数目可能增加。另外，当不使用的所有存储块设置为备用模式时，功耗可以进一步减小。因此，在包括在本发明存储器16中的存储块的每个中，地址优选地解码以顺序分配。
如果设置为备用模式的存储块被访问，下面两种措施可以采取。
根据第一种方法，包括指示存储块X处于备用模式且数据不能读出/写入的数据的信号发送到访问电路(典型地，CPU)。更具体地说，专用控制信号线提供在存储块X和可能访问的电路之间。如果处于备用模式的存储块X被访问，专用控制信号声明以中断存储访问。同时，被访问的存储块X返回到正常模式，并且当存储块X就绪时中断释放。
根据第二种方法，保证存储块X就绪。更具体地说，CPU 14具有关于存储块X容量的数据。CPU 14具有当访问每个存储块或者访问不同于之前即刻访问的存储块的存储块时检查存储块是否处于备用模式的装置(程序或硬件)。如果存储块X处于备用模式，存储访问指令中断并且存储块X首先返回到正常模式。
如上所述，根据本发明，存储器16划分成多个单元，也就是存储块，并且到不使用的存储块的电源减小，导致低功耗。
本发明的半导体器件其特征在于通过无线读出和写入数据。数据传输系统粗略地划分成三种类型数据由面向彼此而布置的一对线圈的相互感应而通信的电磁耦合系统；数据由感应场通信的电磁感应系统；以及数据由无线电波通信的无线电波系统。本发明可以应用于任何一种系统。用于发送数据的天线18可以提供在多个元件形成于其上的衬底81上(参看图4A和4C)，或者可以提供以连接到在多个元件形成于其上的衬底81上形成的端子部分(参看图4B和4D)。在该实施方案中，在衬底81上形成的多个元件称作元件组80。
在前者情况(图4A和4C)中，元件组80和用作天线18的导电薄膜形成在衬底81上。在所示结构中，用作天线18的导电薄膜与源极/漏极导线提供在同一层上。但是，本发明并不局限于这种结构，并且天线18可以与栅电极提供在同一层上，或者提供在形成以覆盖元件组80的绝缘薄膜上。
在后者情况(图4B和4D)中，元件组80和端子部分85形成在衬底81上。在所示结构中，选自元件组80的半导体元件的源极/漏极导线用作端子部分85。然后，天线18形成于其上的衬底82附着到衬底81以便连接到端子部分85。各向异性导电膏83和树脂84提供在衬底81和衬底82之间。
当元件组80通过在大的衬底上形成多个元件组80然后划分它们而获得时，便宜的元件组可以提供。石英衬底、玻璃衬底等此时可以用作衬底，虽然优选地使用面积上没有限制的玻璃衬底。
包括在元件组80中的多个晶体管可以在不同层上形成。当元件组80在不同层上形成时，使用层间绝缘薄膜。层间绝缘薄膜可以由树脂材料例如环氧树脂、丙烯酸树脂、具有透光性的聚酰亚胺树脂、通过聚合而获得的复合材料例如硅氧烷聚合物、包含水溶性均聚物和水溶性共聚物的材料或者无机材料形成。
硅氧烷复合材料是例如具有通过将硅结合到氧而获得的主链结构并且具有至少氢取代基，或者除氢以外还具有选自氟、烷基和芳香族烃的一种或多种取代基的材料。作为层间绝缘薄膜的另一种材料，可以使用低介电常数(低k)材料以便减小层间的寄生电容。寄生电容的减小导致高速操作和低功耗。
包括在元件组80中的多个晶体管可能具有使用非晶半导体、微晶半导体、多晶半导体和有机半导体中任何一种的活动层。特别地，为了获得具有极好性质的晶体管，通过使用金属元素作为催化剂而结晶的活动层优选地使用，与由激光照射结晶的活动层一样。作为选择，使用SiH4和F2气体，或SiH4和H2气体(+Ar气体)由等离子CVD形成的半导体层，或者通过使用激光照射半导体层而获得的层可以用作活动层。
包括在元件组80中的多个晶体管可以具有在200～600℃(优选地，350～500℃)温度结晶的结晶半导体层(低温多晶硅层)或在600℃或更高温度结晶的结晶半导体层(高温多晶硅层)。如果高温多晶硅层在衬底上形成，石英衬底可以使用，像玻璃衬底一样。
期望地，氢或卤素以1×1019～1×1022原子/立方厘米，更优地1×1019～5×1020原子/立方厘米的浓度添加到包括在元件组80中的晶体管的活动层(特别地，通道形成区域)。根据这一点，可以获得具有很少缺陷的活动层，其中裂缝不容易产生。
另外，防止污染物例如碱金属的阻挡薄膜可以提供以覆盖包括在元件组80中的晶体管或元件组80自身。根据这一点，可以获得没有污染并且具有提高可靠性的元件组80。注意，阻挡薄膜是氮化硅薄膜、氮氧化硅薄膜、氧氮化硅薄膜等。
包括在元件组80中的晶体管的活动层厚度是20～200nm，优选地40～170nm，更优地45～55nm或145～155nm，再优地50nm或150nm。根据这一点，可以获得甚至当它弯曲时裂缝不容易产生的元件组80。
构成包括在元件组80中的晶体管活动层的晶体可以形成使得其晶粒间界平行于载流子的流动方向(通道长度方向)而延伸。这种活动层可以使用以10MHz或更大，优选地60～100MHz频率工作的连续波激光(CWLC)或脉冲激光形成。
包括在元件组80中的晶体管可以具有0.35V/decade或更小(优选地，0.09～0.25V/decade)的S值(亚阈值)和10cm2/Vs或更大的迁移率。这种性质可以通过使用以10MHz或更大频率工作的连续波激光或脉冲激光形成活动层来实现。
此外，元件组80具有环形振荡器的每个栅极的延迟时间是1μsec或更小，优选地100nsec或更小(3～5V的电压)的性质。
天线18可以使用包含金、银或铜的纳粒子的导电膏由小滴释放法形成。小滴释放法是指释放小滴以形成图案的方法的通用术语，并且包括喷墨法和分配器法。小滴释放法具有提高材料使用率的优点。
元件组80在衬底81例如玻璃衬底或石英衬底上形成。衬底81上的元件组80可以按照原状使用，或者可以从衬底81剥离(参看图5A)然后附着到柔性衬底86(参看图5B)以便产生增加值。作为具有柔性的柔性衬底86，塑料衬底例如聚碳酸酯、聚芳酯和聚醚砜，聚四氟乙烯衬底、陶瓷衬底等可以使用。
元件组80可以通过在衬底81和元件组80之间形成剥离层然后使用腐蚀剂去除剥离层的方法；或者在部分地使用腐蚀剂去除剥离层之后将元件组80物理地从衬底81剥离的方法从衬底81剥离。注意，物理剥离是由外部施加的应力而剥离，例如因从喷嘴喷射的气压或超声波而引起的应力。
元件组80可以通过(1)金属氧化物薄膜在高耐热衬底81和元件组80之间形成，并且金属氧化物薄膜由结晶而变弱，从而元件组80被剥离的方法；(2)包含氢的非晶硅薄膜在高耐热衬底81和元件组80之间形成，并且非晶硅薄膜由激光照射或刻蚀而去除，从而元件组80被剥离的方法；(3)元件组80形成于其上的高耐热衬底81机械地或通过使用溶液或气体例如ClF3刻蚀而去除，从而元件组80被剥离的方法等从衬底81剥离。剥离的元件组80可以使用商用粘合剂例如环氧树脂粘合剂、使用树脂添加剂的粘合剂等附着到柔性衬底86。
如上所述，通过将元件组80附着到柔性衬底86，薄、轻且高度耐冲击半导体器件可以提供(参看图5C)。另外，当便宜的衬底用作柔性衬底86时，可以获得便宜的半导体器件。此外，因为柔性衬底86具有柔性，它可以附着到弯曲表面或不规则形状表面，引起各种应用。例如，作为本发明半导体器件一种方式的无线标签20可以紧密附着到弯曲表面例如药瓶(参看图5D)。如果衬底81重复使用，实现半导体器件的更低成本。该实施方案可以结合前述实施方式和实施方案而实现。
在该实施方案中，描述由剥离处理形成的柔性无线标签(参看图8A)。无线标签包括柔性保护层2301，具有天线2304的柔性保护层2303以及由剥离处理形成的元件组2302。在保护层2303上形成的天线2304电连接到元件组2302。虽然在附图中天线2304仅在保护层2303上形成，本发明并不局限于此，并且天线2304可以另外在保护层2301上形成。注意，阻挡薄膜优选地通过使用氮化硅薄膜等在元件组2302与保护层2301和2303之间形成。根据这一点，元件组2303没有污染，从而可以提供具有提高可靠性的无线标签。
天线2304期望由银、铜或涂敷有它们的金属形成。天线2304使用各向异性导电薄膜由UV处理或超声波处理连接到元件组2302，虽然本发明并不局限于该种连接方法并且各种方法可以采用。
夹在保护层2301和2303之间的元件组2302具有5μm或更小，优选地0.1～3μm的厚度(参看显示横截面结构的图8B)。假设其总厚度为d，柔性保护层2301和2303各自的厚度期望设置为(d/2)±30μm，更优地(d/2)±10μm。同样期望地，保护层2301和2303每个具有10～200μm的厚度。元件组2302的面积是5毫米平方(25mm2)或更小，优选地0.3～4毫米平方(0.09～16mm2)。
由有机树脂材料形成的保护层2301和2303具有耐弯曲的结构。由剥离处理形成的元件组2302自身与单晶半导体相比较也耐弯曲。因此，元件组2302可以紧密附着到保护层2301和2303而其间没有任何间隔。因此，完成的无线标签自身可以具有耐弯曲的结构。夹在保护层2301和2303之间的这种元件组2302可以置于物体表面上或物体内部，或者安装在纸张内部。
现在描述将由剥离处理形成的元件组附着到具有弯曲表面的衬底的情况(参看图8C)。图8C显示从由剥离处理形成的元件组中选择的一个晶体管。该晶体管被排列使得由衬底划出的弧形方向垂直于电流流动的方向。根据这种结构，甚至当衬底弯曲以划出弧形时，减小应力的效应并且抑制包括在元件组中的晶体管特性的变化是可能的。
另外，为了防止活动元件例如晶体管因应力而损坏，期望活动元件的活动区域(硅绝缘区部分)占据衬底整个面积的5～50％(优选地5～30％)。没有提供活动元件例如TFT的区域主要包括基本绝缘薄膜材料、层间绝缘薄膜材料和导线材料。期望地，除晶体管等的活动区域之外的区域占据衬底整个面积的60％或更多。根据这种结构，可以提供容易弯曲的高度集成半导体器件。
本发明的半导体器件可以应用于各种领域。例如，作为本发明半导体器件一种方式的无线标签可以安装在账单、硬币、有价证券、证书、不记名债券、包装箱、书籍、记录介质、私人物品、车辆、食品、衣服、保健物品、生活用品、药品、电子装置等上。账单和硬币指市场中的货币并且包括在特殊领域(现金凭单)中作为货币的票据，纪念币等。有价证券指支票、股份证书、期票等(参看图6A)。证书指驾驶执照、居留卡等(参看图6B)。不记名债券指邮票、各种赠券等(参看图6C)。包装箱指饭盒等的包装纸、塑料瓶等(参看图6D)。书籍指书、卷等(参看图6E)。记录介质指DVD软件、录像带等(参看图6F)。私人物品指包、眼镜等(参看图6H)。车辆指有轮车辆例如自行车、船舶等(参看图6G)。食品指食物、饮料等。衣服指服装、鞋袜等。保健物品指医疗设备、健康器械等。生活用品指家具、照明设备等。药品指药、农药等。电子装置指液晶显示设备、EL显示设备、TV接收器(电视机、平面屏幕TV接收器和平面屏幕电视机)、移动电话等。当无线标签安装在账单、硬币、有价证券、证书、不记名债券等上时，其伪造可以防止。当无线标签安装在包装箱、书籍、记录介质、私人物品、食品、生活用品、电子装置等上时，检查系统、租赁系统等的效率可以提高。当无线标签安装在车辆、保健物品、药品等上时，其伪造和偷窃可以防止并且可以防止药品以错误的方式取用。无线标签可以附着到产品表面或安装在产品内部。例如，无线标签可以安装在书页内，或者包装的有机树脂内。
当本发明这样应用于产品管理或分配系统时，高性能系统可以实现。例如，读写器95可以提供在包括显示部分94的便携式终端一侧，而作为本发明半导体器件一种方式的无线标签96可以提供在产品97一侧(参看图7A)。在这种情况下，当无线标签96接近读写器95时，显示部分94显示关于产品97的数据例如成分、原产地和分配过程的记录。常规地，关于产品97的数据局限于标签上显示的数据。同时，大量数据可以通过提供无线标签96而获得。作为另一个实例，读写器95可以提供在传送带旁边(参看图7B)。在这种情况下，产品97可以容易地检查。该实施方案可以结合前述实施方式和实施方案来实现。
权利要求
1.一种半导体器件，包括中央处理单元，包括多个单元和控制电路；天线；电源电路；以及时钟发生电路，其中控制电路基于包括关于来自天线的电源的数据的电源信号，将用于停止到至少一个单元的电源的第一控制信号、用于改变提供到至少一个单元的电源电势的第二控制信号、以及用于停止提供时钟信号到至少一个单元的第三控制信号中的至少一个，输出到电源电路和时钟发生电路的至少一个。
2.一种半导体器件，包括中央处理单元，包括多个单元和控制电路；天线；电源电路；时钟发生电路；提供在多个单元和电源电路之间的多个第一开关，其中多个第一开关的每个对应于多个单元的一个；以及提供在多个单元和时钟发生电路之间的多个第二开关，其中多个第二开关的每个对应于多个单元的一个，其中控制电路基于包括关于来自天线的电源的数据的电源信号，将用于停止到至少一个单元的电源的第一控制信号、用于改变提供到至少一个单元的电源电势的第二控制信号、以及用于停止提供时钟信号到至少一个单元的第三控制信号中的至少一个，输出到第一开关和第二开关的至少之一。
3.一种半导体器件，包括中央处理单元，包括多个单元和控制电路；天线；电源电路；以及时钟发生电路，其中控制电路基于由从每个单元提供的事件信号而获得的负荷信号，将用于停止到至少一个单元的电源的第一控制信号、用于改变提供到至少一个单元的电源电势的第二控制信号、以及用于停止提供时钟信号到至少一个单元的第三控制信号中的至少一个，输出到电源电路和时钟发生电路的至少一个。
4.一种半导体器件，包括中央处理单元，包括多个单元和控制电路；天线；电源电路；时钟发生电路；提供在多个单元和电源电路之间的多个第一开关，其中多个第一开关的每个对应于多个单元的一个；以及提供在多个单元和时钟发生电路之间的多个第二开关，其中多个第二开关的每个对应于多个单元的一个，其中控制电路基于由从每个单元提供的事件信号而获得的负荷信号，将用于停止到至少一个单元的电源的第一控制信号、用于改变提供到至少一个单元的电源电势的第二控制信号、以及用于停止提供时钟信号到至少一个单元的第三控制信号中的至少一个，输出到第一开关和第二开关的至少之一。
5.根据权利要求1～4的任何一个的半导体器件，还包括玻璃衬底，其中多个单元和控制电路提供在玻璃衬底上。
6.根据权利要求1～4的任何一个的半导体器件，还包括柔性衬底，其中多个单元和控制电路提供在柔性衬底上。
7.根据权利要求1～4的任何一个的半导体器件，其中多个单元选自总线接口、数据高速缓冲存储器、指令译码器、预留缓存、指令高速缓冲存储器、运算逻辑单元、浮点单元、分支单元、加载/存储单元和通用寄存器。
8.根据权利要求1～4的任何一个的半导体器件，其中多个单元选自流水线单元、外围存储控制器和外围总线控制器。
9.一种半导体器件，包括多个存储块；控制电路；以及电源电路，其中存储块的每个包括存储单元阵列和连接到字线的行译码器，存储单元阵列包括多个存储单元，每个存储单元在位线和字线彼此相交且绝缘体置于其间的区域中具有存储元件；以及控制电路基于包括存储块操作数据的操作信号，将用于改变提供到存储单元阵列的电源电势的第一控制信号和用于停止提供到行译码器的电源电势的第二控制信号的至少一个输出到电源电路。
10.一种半导体器件，包括多个存储块；控制电路；电源电路；以及提供在存储块和电源电路之间的多个开关，其中多个开关的每个对应于多个存储块的一个，其中存储块的每个包括存储单元阵列和连接到字线的行译码器，存储单元阵列包括多个存储单元，每个存储单元在位线和字线彼此相交且绝缘体置于其间的区域中具有存储元件；以及控制电路基于包括存储块操作数据的操作信号，将用于改变提供到存储单元阵列的电源电势的第一控制信号和用于停止提供到行译码器的电源电势的第二控制信号的至少一个输出到开关。
11.根据权利要求9和10的任何一个的半导体器件，还包括用于输出操作信号的中央处理单元。
12.根据权利要求9和10的任何一个的半导体器件，还包括用于输出操作信号的专用电路。
13.根据权利要求9和10的任何一个的半导体器件，还包括玻璃衬底，其中多个存储块和控制电路提供在玻璃衬底上。
14.根据权利要求9和10的任何一个的半导体器件，还包括柔性衬底，其中多个存储块和控制电路提供在柔性衬底上。
15.根据权利要求9和10的任何一个的半导体器件，其中包括在存储块中并且提供在同一列中的存储单元连接到相同的位线。
16.根据权利要求9和10的任何一个的半导体器件，其中包括在存储块中的存储单元连接到相同的列译码器。
17.根据权利要求9和10的任何一个的半导体器件，其中存储块的每个包括独立于彼此而操作的列译码器。
18.根据权利要求9和10的任何一个的半导体器件，其中位线为每个存储块而被独立提供。
19.根据权利要求9和10的任何一个的半导体器件，其中字线为每个存储块而被独立提供。
20.根据权利要求9和10的任何一个的半导体器件，其中存储块的每个选自包括DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FRAM(铁电随机存取存储器)、掩模ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)和闪速存储器的组。
全文摘要
一种能够通过尽可能地抑制功耗来稳定电源的半导体器件。本发明的半导体器件包括具有多个单元和控制电路的中央处理单元，以及天线。控制电路包括基于包括关于来自天线(通过天线)的电源的数据的电源信号或者由从每个单元提供的事件信号而获得的负荷信号，输出用于停止到一个或多个单元的电源的第一控制信号，用于改变提供到一个或多个单元的电源电势的第二控制信号，以及用于停止提供时钟信号到一个或多个单元的第三控制信号中一个或多个的装置。
文档编号H01L27/13GK1914626SQ200580003478
公开日2007年2月14日 申请日期2005年1月24日 优先权日2004年1月30日
发明者加藤清 申请人:株式会社半导体能源研究所