专利名称：从其底座分离薄半导体电路的方法
技术领域：
本发明涉及一种将薄半导体电路从其底座上分离的方法，其中，所述半导体电路配置有用于电接触的端子，具体地具有金接触部。
背景技术：
将由电阻器、电容器、晶体管等组成并且以光刻方法形成在硅晶片上的半导体电路称作芯片，并且用作控制现代电力和电子设备中的各种功能的电子部件。术语“芯片”这里还应该理解为意味着单独的部件或分立的半导体。
特别地对于芯片在所谓的芯片卡或“智能卡”中的使用，需要芯片与其底座分离，以便能够将它们集成到芯片卡中，所述底座通常由在其上产生芯片的硅晶片本身形成。其中通常在彼此层叠的多层中形成电子部件的芯片具有直到20μm的厚度，并且因此仅具有较低的本征稳定性。因此，当将它们从晶片取到安装位置时，它们可能会在其自身重量下破裂。
为了将芯片或半导体电路从其底座上分离，已知可以将芯片无损地分离的复杂方法。作为示例，将粘附膜设置在芯片上，并且将芯片从底座上分离。在热或UV的作用下，所述膜失去其粘附效果以便将芯片在所需位置处从膜上释放。然而，此种膜难以处理并且非常昂贵。
DE 198 42 419 A1公开了一种形成半导体元件的方法，包括将膜结构从衬底上分离的步骤。在所述文献中，如其权利要求1所述，在支持衬底上形成分离层和膜结构，然后去除分离层。然而，这要求工艺技术方面较高的费用，并且分离层的去除期间没有消除对于半导体电路或对于芯片的损坏，使得生产期间可能出现废品的增加。
发明内容
本发明的一个目的在于提供一种将薄半导体电路从其底座分离的方法，所述方法可以使具有直到20μm厚度的半导体电路或芯片无损地直接转移到芯片卡上。
该目的通过如权利要求1所述的特征来实现。
本发明的核心概念在于将本身以公知方式制造的半导体电路或在硅晶片上形成并且配置有用于电接触的端子的芯片，借助于焊接操作附加到额外的支撑衬底上，以便能够去除底座(例如，硅晶片)。在本发明的背景之内，底座的去除以任何所需的方式发生，或优选地如下所述。为了将半导体电路附加到支撑衬底上(针对该部分的所述附加衬底配置有焊锡层)，使用在任意情况下都必须配置以便在随后操作期间向半导体电路供电的半导体电路的电学端子。优选地，焊接操作在250℃的温度时发生，在所述温度芯片和支撑衬底将不会熔化，但是足够超过焊锡的218℃的通常熔化温度。通过本领域普通技术人员所公知的加热板来进行加热，所述加热板靠在芯片的支撑衬底和/或底座的整个表面上。优选地设计为金接触部或“金隆起焊盘”的电学端子的焊接确保了不会损坏由敏感的硅化合物构成的实际半导体电路，因为这些电学端子要坚固的多。
本发明的优势在于，依靠经由电学端子与半导体电路相连的支撑衬底，在底座的去除期间给出半导体电路或芯片足够的机械可靠性，使得在此和随后的操作步骤期间不会损坏半导体电路。所述方法在具有20μm最大厚度的半导体电路的情况下尤其有利，尽管本方法原理上可以用更厚的半导体电路来实现。
本发明的有利实施例的特征在于从属权利要求。
优选地，使用的支撑衬底是玻璃，给定玻璃类型和材料厚度的适当类型，其具有足够的机械可靠性。此外，由玻璃构成的支撑衬底是足够地耐热而不会被电学端子焊接期间的焊接熔化。
为了改善涂敷到支撑衬底的焊锡层的粘附性，使用直接涂敷到支撑衬底并且由焊锡层覆盖的铜层。可以将半导体技术中公知的全部方法用于将单独的层涂敷到支撑衬底上。
为了在电学端子与支撑衬底的焊接期间保护半导体电路或芯片不受机械影响和热作用，将聚合物层涂敷到半导体电路的电学端子之间，所述聚合物层有助于对随后的芯片进行稳定和钝化。优选地具有4至5μm厚度的该聚合物层包括本领域普通技术人员所公知的材料，例如光BCB、聚酰亚胺等。电学端子保持未被覆盖。
在另外的实施例中，提出了在支撑衬底与电学端子的焊接期间，用微小的压力将半导体电路的支撑衬底和底座压向彼此，以便确保将电学端子浸入焊锡层。必须选择支撑衬底和底座相对于彼此的压力和移动如此微小，使得电学端子(例如，金接触部)不会与位于焊锡下面的铜层相接触，以便防止电学短路。
在所述方法的一个优选实施例中，为了去除半导体电路的底座，对特别地以硅晶片的形式设计的所述底座研磨，然后在氢氧化钾(KOH)中进行刻蚀。这些方法步骤对于半导体技术领域的普通技术人员是公知的。为此，他可以选择合适的研磨剂，用于研磨底座，以便防止由于研磨操作而造成半导体电路本身的任何损坏。然后通过在氢氧化钾中进行刻蚀去除底座的残留物。
因此，提出了同样的将如上所述的聚合物涂到已经去除了底座的半导体电路后侧，以便同样使该后侧稳定并且对其进行钝化。
为了进一步地处理半导体电路或芯片，可以将具有焊接到其上的半导体电路的支撑衬底取到所需位置(例如，由塑料形成的芯片卡的区域中)，以便将芯片固定在芯片卡中或芯片卡上。为此，对支撑衬底和半导体电路之间的焊接连接再次加热，使得可以使用任何公知的固定方法将半导体电路又固定在芯片卡上或芯片卡中。作为示例，可以将半导体电路压到芯片卡的塑料材料的已加热区域，然后可以释放焊接连接。
将参考图中所示实施例的示例进一步地描述本发明，然而，不会限制本发明。
图1示出了半导体电路底座上的半导体电路。
图2示出了配置有抗蚀剂的半导体电路。
图3示出了具有电学端子的半导体电路。
图4示出了支撑衬底。
图5示出了焊接到半导体电路的支撑衬底。
图6示出了分离了底座的半导体电路。
具体实施例方式
图1至图6以剖面图示出了半导体电路1(例如，芯片)，包括电阻器、晶体管、电容器等。使用本领域技术人员公知的光刻方法在底座2上，优选地在硅晶片上，具体地以多层的方式形成半导体电路1。多层结构可以参见图1中的底座2上的半导体电路1的元件，所述元件彼此层叠排列。半导体电路1具有直到20μm的厚度。
例如，将硅化钛或其他硅化物用于接触硅接触部。在其上形成薄金属底座，例如，在其上溅射具有约0.2μm厚度的TiPtAu层。随后，该层用于供电。必须提供优选地为所谓的金隆起焊盘形式的电接触3部用于接触半导体电路1。为此，如图2所示，首先向半导体电路1配置约8μm厚的光致抗蚀剂层9，其中裁减出随后的电接触部3。在电镀槽中，用具有8至10μm厚度的金层填充这些间隙，并且再次以半导体技术领域通常使用的方法去除光致抗蚀剂9。
电接触部3也可以与相邻芯片以这样一种方式交错，使得不会不利地影响已经自由地刻蚀了的分离路径的设计。然而，也可以将它们安排在电路设计中。通过刻蚀剂或后侧溅射同质地去除残留的TiPtAu层。提供具有金隆起焊盘的半导体电路1是本领域普通技术人员所常见的工艺。
此外，如从图3可以看出的，涂上4至5μm厚的聚合物层7(例如，光-BCB或聚酰亚胺)，以便使随后的薄芯片稳定且对其进行钝化，其中电学接触部3保持未被覆盖。
图4示出了支撑衬底4，优选地为具有足够强度、耐热性和弯曲强度的玻璃板。为了改善粘附性，使用半导体技术领域公知的方法将铜层5以及然后将焊锡6涂到支撑衬底4上。
支撑衬底4和半导体电路1之间的连接可以从图5的图中看出。为此，将支撑衬底4和/或底座2加热到约250℃，优选地，通过加热板，其中焊锡6的熔点通常是218℃。然后，将微小的压力施加到支撑衬底4和底座2上，使得电接触部3浸入焊锡6，而并不导致电接触部3和铜层5之间的电学短路。
然后使用合适的装置对底座2研磨，并且例如在氢氧化钾(KOH)中对其进行刻蚀，以便暴露实际的半导体电路1，所述半导体电路1经由电接触部3与支撑衬底4相连。
为了使半导体电路1稳定并且对半导体电路1进行钝化，同样地将上述聚合物的聚合物层8涂到暴露的后侧，其中与前图相比半导体电路1在这种情况下是颠倒的。
为了进一步的处理半导体电路1，可以再次加热支撑衬底4以便释放焊锡6和电接触部3之间的焊接连接，并且例如，将半导体电路1放置在芯片卡中。
参考数字列表1半导体电路2底座3电接触部4支撑衬底5铜层6焊锡7聚合物层8聚合物层9光致抗蚀剂
权利要求
1.一种将薄半导体电路(1)从其底座(2)上分离的方法，其中半导体电路(1)配置有用于电学接触的端子(3)，特别地具有金接触部，其特征在于将焊锡(6)层涂到支撑衬底(4)上，将支撑衬底(4)焊接到电学端子(3)并且去除半导体电路(1)的底座(2)。
2.如权利要求1所述的方法，其特征在于将玻璃用作支撑衬底(4)。
3.如权利要求1或2所述的方法，其特征在于将铜层(5)插到支撑衬底(4)和焊锡(6)之间。
4.如权利要求1至3任一项所述的方法，其特征在于将聚合物层(7)涂到电学端子(3)之间。
5.如权利要求1至4任一项所述的方法，其特征在于在压力下对支撑衬底(4)和半导体电路(1)进行焊接。
6.如权利要求1至5任一项所述的方法，其特征在于对底座，(2)，特别地是硅晶片，进行研磨，并且在氢氧化钾(KOH)中进行刻蚀。
7.如权利要求1至6任一项所述的方法，其特征在于将聚合物层(8)涂到半导体电路(1)的后侧。
8.如权利要求1至7任一项所述的方法，其特征在于在热作用下再次将支撑衬底(4)从半导体电路(1)中去除。
全文摘要
为了提供一种将薄半导体电路(1)从其底座(2)上分离的方法，其中半导体电路(1)配置有用于电学接触的端子(3)，特别地具有金接触部，借助于所述方法还可以无损地，例如直接地，将薄半导体电路(1)安装到芯片卡上，提出了将焊锡(6)层涂到支撑衬底(4)上，将支撑衬底(4)焊接到电学端子(3)，并且去除半导体电路(1)的底座(2)。
文档编号H01L21/68GK101044610SQ200580035698
公开日2007年9月26日 申请日期2005年8月9日 优先权日2004年8月20日
发明者安德烈亚斯·加基斯, 沃尔夫冈·施尼特 申请人:皇家飞利浦电子股份有限公司