专利名称：外延半导体衬底的制造方法和半导体器件的制造方法
技术领域：
本发明涉及一种外延半导体衬底的制造方法和半导体器件的制造方法。
背景技术：
吸杂(gettering)是从半导体晶片的有源电路区去除器件退化杂质的工艺。如此，吸杂有助于提高VLSI制造的产率。
一般，存在三种通过其从半导体衬底的器件区去除杂质的吸杂机制。一种机制涉及析出杂质。另一种机制涉及将杂质扩散通过硅，且再一种机制涉及将杂质(例如金属原子)俘获在远离器件区的区域中的比如位错或析出物的缺陷中。
吸杂机制可以被分为两种一般类型外因(extrinsic)和内因(intrinsic)。外因吸杂指的是使用外部技术以在硅晶格中产生损伤或应力，使得晶格中所产生的缺陷俘获杂质。外因吸杂的一个示例是机械地损伤半导体晶片的背侧。例如，摩擦、切槽或喷砂可以在晶片的背侧上产生应力。随后的退火产生趋于减轻施加在晶片上的应力的位错。这些位错用作俘获杂质的吸杂位置。
将磷扩散入晶片背侧是另一种外因吸杂技术。该扩散导致用作杂质原子(例如金)的俘获位置的磷空穴或位错。该扩散还可以形成Si-P析出物，其可以通过Si自间隙原子和Ni原子之间的相互作用来去除Ni杂质，在该过程中成核NiSi2颗粒。
还可以通过将激光束扫过晶片的背侧来引入损伤。这非常相似于机械外因吸杂机制，但是晶片上的应力来自于激光束引起的热冲击。又一外因吸杂技术是对晶片背侧的离子轰击。这里，高能离子在晶片背侧的晶格中引起应力。
一种另外的外因吸杂技术涉及在晶片的背侧沉积多晶硅层。该多晶硅引入可作为迁移杂质的陷阱的晶界和晶格无序。
如上所述，除了外因吸杂之外，还存在内因吸杂。内因吸杂指的是通过例如从硅晶片中析出过饱和的氧从而产生杂质俘获位置。这里，将晶片制备得具有一定水平的氧(例如，15-19ppma)。在形成半导体器件期间，过饱和氧的析出导致簇的生长且在晶片中引入应力。最终，这些应力导致用作杂质的俘获位置的位错环或层错。
发明内容
在外延半导体衬底的制造方法的示范性实施例中，在半导体衬底的上方生长吸杂层。然后在吸杂层的上方形成外延层。
作为示例，吸杂层可以包括碳、Ge、Sn和Pb之一。当碳被用作吸杂材料时，生长步骤可以在500到750摄氏度的温度下生长吸杂层。
当生长时，吸杂层具有大于50nm的厚度，且生长步骤将吸杂层生长为100nm～1μm。
而且，在一个实施例中，生长步骤将吸杂层生长到具有1E18到1E21原子/cc的峰值碳掺杂浓度。
在另一实施例中，生长步骤生长吸杂层，使得通过占据硅位置的吸杂材料原子来导致硅晶格变形。
另外，在一实施例中，生长步骤生长吸杂层，使得吸杂层在吸杂层的厚度上具有非高斯型浓度分布的吸杂材料浓度。
在进一步的实施例中，在比形成吸杂层的温度更高的温度来生长外延层。
为了驱动吸杂层提供的吸杂，在一个实施例中，在包括吸杂层的衬底上进行热处理。
另外的实施例还包括将吸杂层与任何公知的吸杂技术(内因或外因技术)组合。
在半导体器件的制造方法的实施例中，在半导体衬底上生长吸杂层，且在吸杂层上形成外延层。然后，在外延层上形成半导体元件。例如，半导体元件可以是图像传感器。
在根据本发明的半导体器件的实施例中，半导体器件包括形成于衬底上的吸杂层。吸杂层沿吸杂层的厚度具有非高斯型浓度分布的吸杂材料浓度。外延层设置于吸杂层上。而且，然后如图像传感器的半导体器件可以设置于外延层上。
在根据本发明的半导体器件的另一实施例中，半导体元件形成于外延层上。
在半导体器件的又一实施例中，半导体器件包括衬底和形成于衬底上的第一外延层。吸杂层在第一外延层上形成为100nm到1μm的厚度，且吸杂层具有沿吸杂层的厚度的非高斯型浓度分布的吸杂材料浓度。第二外延层形成于吸杂层上。
从以下给出的详细描述和附图，本发明将变得更加被全面理解，其中相似的元件由相似的参考标号代表，其仅通过举例给出且因此不限制本发明，且其中图1示出了根据本发明的外延层和半导体器件的制造方法的实施例的流程图；图2-6示出在图1所示的每个工艺步骤之后的半导体衬底的横截面图；图7示出根据图1的实施例形成的吸杂层的浓度分布；图8示出根据本发明的另一实施例形成的半导体衬底的横截面；图9示出根据本发明的外延层和半导体器件的制造方法的另一实施例的流程图；图10示出了根据图9的实施例形成的外延半导体衬底的横截面。
具体实施例方式
图1示出了根据本发明的外延层和半导体器件的制造方法的实施例的流程图，且图2-6示出在图1所示的每个工艺步骤之后的半导体衬底的横截面图。如图所示，在图1的步骤S10中，形成半导体衬底。参考图2，通过公知的Czochoralski(CZ)方法来生长单晶锭。然后将所述锭切割为晶片，例如具有约10Ωcm电阻的晶片。将晶片10(其后称为“衬底”)的上表面10a镜面精加工。然后衬底10经历N型掺杂和净化。
接下来，进行外延前净化步骤来去除上表面10a上的残留氧化物。例如，可以进行公知的氢退火方法。在一个实施例中，在没有任何其它气流的情形，在约1～100Torr的压强下流动氢气，且同时进行退火1～5分钟。然后，在图1的步骤S20中，如图3所示，在衬底10上生长籽层或第一外延层20。在一个实施例中，可以在同一设备中(原位)进行步骤S15和S20。例如，第一外延层20可以生长为10～100nm的厚度。根据一个实施例，通过在500-800摄氏度的温度和10～40Torr的压强下的化学气相沉积(CVD)来生长第一外延层20。硅烷可以被用作硅源。根据另一实施例，通过在1050～1100摄氏度之间的温度和30-60Torr之间的压强下的CVD来生长第一外延层20。在任一实施例中，在CVD工艺期间，二氯硅烷(dichlorine silane，DCS)、四氯硅烷(tetra-chlorine silane，TCS)、六氯硅烷(hexa-chlorine silane)、硅烷、乙硅烷等之一可以被用作硅源。而且，在任一实施例中，磷烷(phosphane，PH3)、硼烷(B2H6)等之一可以在CVD工艺期间被用作掺杂剂源。例如，在一个实施例中，将Si源以约200sccm的流速供给，且将掺杂剂源(例如，稀释的PH3)以约5～10sccm的流速供给。所得到的第一外延层20具有20-150Ωcm的电阻。如可以理解的，该第一外延层20的形成不限于这些条件，或不限于使用CVD作为形成工艺。例如，可以使用公知的分子束外延(MBE)方法。
接下来，在图1的步骤S30中且如图4所示，通过在衬底10上方在第一外延层20上通过例如CVD生长吸杂层30。吸杂层30生长为大于50nm的厚度。例如，吸杂层30可以被生长为100nm～1μm的厚度，但是本发明不限于该厚度范围。
在生长吸杂层30中，使用硅源和吸杂材料源。硅源可以与生长第一外延层20中所使用的相同。吸杂材料包括来自周期表的第IV族的元素，比如碳、锗、锡和铅。例如，当选择碳为吸杂材料时，SiH3CH3、CH4、C2H4等可以作为吸杂材料源。可选地，可以附加使用掺杂剂源(例如，磷烷(PH3)、硼烷(B2H6)等)。
当碳是吸杂材料时，根据一个示范性实施例，通过在500-750摄氏度的温度和10-40Torr的压强下的CVD来生长吸杂层30。如此生长吸杂层30使得吸杂层30中的吸杂材料的峰值浓度为1E18～1E21原子/cc。例如，可以通过以100sccm提供SiH4、以10sccm提供SiH3CH3和以20sccm提供PH3来生长吸杂层30。
生长吸杂层30的温度影响吸杂层30的晶格结构。例如，可以如此生长吸杂层使得吸杂材料在硅晶格结构中是替换原子。这里，吸杂材料原子取代晶格结构中的硅原子。当在更高的温度生长时，可以如此生长吸杂层使得吸杂材料在硅晶格结构中是间隙原子。这里，吸杂材料原子填充硅晶格结构中的间隙空间。根据吸杂材料和工艺条件，在一定温度以上，吸杂材料相比于替换原子更趋于为间隙原子，而在该温度以下，吸杂材料相比于间隙原子更趋于为替换原子。例如，当工艺温度小于或等于750摄氏度时，碳更趋于为替换原子，当温度大于750摄氏度时则更趋于为间隙原子。因此，在上述的实施例中，通过将工艺温度设定为500-750摄氏度，碳相比于间隙原子更趋于为替换原子。
另外，可以理解生长吸杂层不限于CVD，而是可以使用任何用于生长半导体层的公知的工艺。
随后，在图1的步骤S40中且如图5所示，在衬底10上方在吸杂层30上形成第二外延层40。例如，可以将第二外延层40生长为5～10μm的厚度。根据一个实施例，通过在大于1000摄氏度(例如，在1000-1100摄氏度)的温度和10～760Torr的压强下的化学气相沉积(CVD)来生长第二外延层40。在CVD工艺期间，二氯硅烷(DCS)、四氯硅烷(TCS)、六氯硅烷、硅烷、乙硅烷等之一可以被用作硅源。而且，磷烷(PH3)、硼烷(B2H6)等之一可以在CVD工艺期间被用作掺杂剂源。例如，通过以约300sccm的流速供给DCS，且以10sccm的流速供给磷烷，从而可以生长第二外延层40。所得的第二外延层40具有20-150Ωcm的电阻。如可以理解的，该第二外延层40的形成不限于这些条件，或不限于使用CVD作为形成工艺。
在步骤S40之后，如图1的步骤S50所示来执行热处理。热处理驱动吸杂工艺。即，热处理是将杂质析出到吸杂层30的驱动机制，杂质然后俘获在吸杂层30中。在一个实施例中，热处理涉及在450-750摄氏度下加热衬底10持续30分钟。在另一实施例中，热处理涉及将衬底10从室温以3摄氏度每分钟的升温速率加热到800-1000摄氏度，且然后进行退火持续超过10分钟，且随后将衬底10以3摄氏度每分钟的冷却速率冷却回室温。可以重复该加热和冷却。可以理解虽然冷却速率和加热速率在该示例中相同，本发明不限于此。而且，本发明不限于用于驱动吸杂工艺的这两个实施例。
接下来，在图1的步骤S60中，在根据步骤S10-S50制造的外延半导体衬底上形成半导体器件。例如，半导体器件可以是比如图6所示的图像传感器。但是，可以理解的是本发明不限于将图像传感器作为形成于外延半导体衬底上的半导体器件。
如图6所示，通过用p型掺杂剂(例如，硼)掺杂第二外延层，从而在第二外延层40中形成p阱42。然后在p阱42中形成隔离区46以界定有源区。在有源区上方形成栅极结构80，且在栅极结构80的任一侧上在p阱42中形成N+阱62。在N+阱62之一中形成P+钉扎(pinning)层以形成光二极管60。另一N+阱62作为图像传感器的输出。当将电压施加到栅极结构80时，将在光二极管60集聚的电荷传输到输出。
图7示出沿根据图1的步骤S10-S50制造的外延半导体衬底的厚度的碳的浓度分布。如所示，该分布明显是非高斯型的，而是在相应于吸杂层30的厚度处具有台阶的形状。
接下来，将描述本发明的另一实施例。该实施例与图1的实施例相同，除了其中在步骤S10中制造晶片的方式之外。在该实施例中，如图8所示，以任何公知的方式来形成晶片，使得衬底10包括过饱和的氧。结果，在步骤S50的热处理工艺期间，过饱和的氧在衬底10中析出。即，氧在衬底10中聚集，导致随后俘获杂质的位错。
根据本发明的第三实施例，进行如图1所述的相同方法，但是结合采用吸杂层30所获得的吸杂，还进行了任何公知的外因吸杂工艺，比如本公开的背景技术部分中所述的工艺。例如，如图9所示，在图1的步骤S50的热处理工艺之前，在步骤S45中喷砂衬底10的背侧来形成被损伤层14，如图10所示。热处理步骤S50然后驱动吸杂层30的吸杂机制和喷砂的外因吸杂。
如本发明描述的，明显的是其可以以许多的方法变化。如此的变化不被认为从本发明的精神和范围的脱离，且对于本领域的技术人员明显的所有的如此修改旨在包括于本发明的范围内。
权利要求
1.一种外延半导体衬底的制造方法，包括在半导体衬底上方生长吸杂层；和在所述吸杂层上方形成外延层。
2.根据权利要求1所述的方法，其中，通过离子原位掺杂来执行所述生长步骤。
3.根据权利要求2所述的方法，其中，所述吸杂层包括碳、Ge、Sn和Pb或其组合中的至少一种。
4.根据权利要求3所述的方法，其中，所述吸杂层包括碳。
5.根据权利要求4所述的方法，其中，所述生长步骤利用SiH3CH3、CH4和C2H4之一作为碳源来生长所述吸杂层。
6.根据权利要求4所述的方法，其中，所述生长步骤通过化学气相沉积和分子束外延方法之一来生长所述吸杂层。
7.根据权利要求6所述的方法，其中，所述生长步骤通过使用硅源的化学气相沉积来生长所述吸杂层。
8.根据权利要求6所述的方法，其中，所述生长步骤通过使用硅源、磷源和硼源之一的化学气相沉积来生长所述吸杂层。
9.根据权利要求4所述的方法，其中，所述生长步骤在500到750摄氏度的温度下生长所述吸杂层。
10.根据权利要求9所述的方法，其中，所述生长步骤将所述吸杂层生长为大于50nm的厚度。
11.根据权利要求10所述的方法，其中，所述生长步骤将所述吸杂层生长为100nm～1μm的厚度。
12.根据权利要求11所述的方法，其中，所述生长步骤生长所述吸杂层以具有1E18到1E21原子/cc的峰值碳掺杂浓度。
13.根据权利要求9所述的方法，其中，所述生长步骤生长所述吸杂层以具有1E18到1E21原子/cc的峰值碳掺杂浓度。
14.根据权利要求4所述的方法，其中，所述生长步骤将所述吸杂层生长为大于50nm的厚度。
15.根据权利要求14所述的方法，其中，所述生长步骤将所述吸杂层生长为100nm～1μm的厚度。
16.根据权利要求4所述的方法，其中，所述生长步骤生长所述吸杂层以具有1E18到1E21原子/cc的峰值碳掺杂浓度。
17.根据权利要求4所述的方法，其中，所述生长步骤生长所述吸杂层，使得由碳占据硅位置而导致硅晶格变形。
18.根据权利要求1所述的方法，其中，所述生长步骤通过原位离子掺杂来生长所述吸杂层，使得由碳占据硅位置而导致硅晶格变形。
19.根据权利要求1所述的方法，其中，所述生长步骤将所述吸杂层生长为大于50nm的厚度。
20.根据权利要求19所述的方法，其中，所述生长步骤将所述吸杂层生长为100nm～1μm的厚度。
21.根据权利要求1所述的方法，其中，所述生长步骤生长所述吸杂层的温度低于所述形成步骤形成所述外延层的温度。
22.根据权利要求1所述的方法，其中，所述形成步骤在大于或等于1000摄氏度的温度下形成所述外延层。
23.根据权利要求1所述的方法，还包括在形成所述外延层之后，在所述半导体衬底上进行热处理以驱动吸杂工艺。
24.根据权利要求23所述的方法，其中，所述热处理包括将半导体衬底加热到450至750摄氏度持续一段时间。
25.根据权利要求23所述的方法，其中，所述热处理包括将所述半导体衬底从第一温度以升温速率加热到第二温度，且然后以冷却速率来冷却所述半导体衬底。
26.根据权利要求1所述的方法，还包括在所述生长步骤之前，提供具有过饱和氧的半导体衬底。
27.根据权利要求26所述的方法，还包括在形成所述外延层之后，在所述半导体衬底上进行热处理以驱动通过所述吸杂层的吸杂，且在所述半导体衬底中析出所述过饱和氧。
28.根据权利要求1所述的方法，还包括结合所述生长和形成步骤进行外因吸杂工艺。
29.根据权利要求1所述的方法，其中，所述生长步骤生长所述吸杂层，使得所述吸杂层沿所述吸杂层的厚度具有非高斯型浓度分布的吸杂材料浓度。
30.根据权利要求1所述的方法，还包括进行外延前净化步骤；和在所述半导体衬底上形成第一外延层；和其中，所述生长步骤在所述第一外延层上生长所述吸杂层。
31.一种半导体器件的制造方法，包括在半导体衬底上方形成吸杂层；在所述吸杂层上方形成外延层；和在所述外延层上形成半导体元件。
32.根据权利要求31所述的方法，其中，所述半导体元件是图像传感器。
33.一种半导体器件，包括形成于衬底上方的吸杂层，所述吸杂层沿所述吸杂层的厚度具有非高斯型浓度分布的吸杂材料浓度；和形成于所述吸杂层上方的外延层。
34.根据权利要求33所述的半导体器件，其中，所述吸杂层具有至少50nm的厚度。
35.根据权利要求34所述的半导体器件，其中，所述吸杂层具有100nm～1μm的厚度。
36.根据权利要求35所述的半导体器件，其中，所述吸杂层的吸杂掺杂剂的掺杂浓度是1E18到1E21原子/cc。
37.根据权利要求33所述的半导体器件，其中，所述吸杂层的吸杂掺杂剂的掺杂浓度是1E18到1E21原子/cc。
38.根据权利要求33所述的半导体器件，其中，所述吸杂层包括具有由吸杂材料占据硅晶格中的硅位置所导致的变形的硅晶格。
39.根据权利要求33所述的半导体器件，其中，所述衬底包括过饱和的氧。
40.根据权利要求33所述的半导体器件，其中，所述衬底具有外因吸杂层。
41.一种半导体器件，包括形成于衬底上方的吸杂层，所述吸杂层沿所述吸杂层的厚度具有非高斯型浓度分布的吸杂材料浓度；形成于所述吸杂层上方的外延层；和形成于所述外延层上的半导体元件。
42.根据权利要求41所述的半导体器件，其中，所述半导体元件是图像传感器。
43.根据权利要求41所述的半导体器件，其中，所述吸杂层具有至少50nm的厚度。
44.根据权利要求43所述的半导体器件，其中，所述吸杂层具有100nm～1μm的厚度。
45.根据权利要求44所述的半导体器件，其中，所述吸杂层的吸杂掺杂剂的掺杂浓度是1E18到1E21原子/cc。
46.根据权利要求41所述的半导体器件，其中，所述吸杂层的吸杂掺杂剂的掺杂浓度是1E18到1E21原子/cc。
47.根据权利要求41所述的半导体器件，其中，所述吸杂层包括具有由吸杂材料占据硅晶格中的硅位置所导致的变形的硅晶格。
48.根据权利要求41所述的半导体器件，其中，所述衬底包括过饱和的氧。
49.根据权利要求41所述的半导体器件，其中，所述衬底具有外因吸杂层。
50.一种半导体器件，包括衬底；形成于所述衬底上方的第一外延层；形成于所述第一外延层上方厚度为100nm到1μm的吸杂层，所述吸杂层沿所述吸杂层的厚度具有非高斯型浓度分布的吸杂材料浓度；形成于所述吸杂层上方的第二外延层。
51.根据权利要求50所述的半导体器件，还包括形成于所述第二外延层上的半导体元件。
52.根据权利要求51所述的半导体器件，其中，所述半导体元件是图像传感器。
全文摘要
在本发明的外延半导体衬底的制造方法的示范性实施例中，在半导体衬底上方生长吸杂层。在所述吸杂层上方形成外延层，且在所述外延层上可以形成半导体器件。
文档编号H01L29/02GK1828836SQ200610006728
公开日2006年9月6日 申请日期2006年2月7日 优先权日2005年2月7日
发明者李 浩, 申东石, 李化成, 上野哲嗣, 李承焕 申请人:三星电子株式会社