专利名称：防止高压器件电荷的方法及sti结构的制作方法
技术领域：
本发明涉及一种半导体集成电路的制造工艺方法，特别是涉及一种防 止高压器件电荷的方法。本发明还涉及用该方法制成的STI结构。
技术背景在现在的高压器件中都会有一个浓度很淡的阱，这样在沟道表面的浓 度也会很淡。如果在工艺制程中产生大量电荷的话，会导致高压器件表面 产生很多可移动的电子，从而导致器件漏电过大，严重的会使器件失效。现有的STI (浅沟槽隔离)工艺中通常用氧化硅作为衬垫层，这种标 准的STI工艺难以防止电荷对高压器件的影响。其原因在于STI结构运用在高压器件工艺时，高压器件的电荷、漏电和击穿电压 都对此提出了更高的要求。由于多种制程设备(如刻蚀)会产生大量的可 移动的电子空穴对，当电路中运用到高压器件(30V以上)的时候，器件 中一些因各种工艺引入的电荷所起到的作用就会被成倍的放大，最终导致 器件失效。最常见的例子就是由于电荷的存在，会导致器件表面沟道反型， 开启电压过低，甚至形成耗尽管。另外使得隔离结构的漏电很大(10—6A)， 从而不能得起到有效的隔离作用。发明内容本发明要解决的技术问题是提供一种防止高压器件电荷的方法，它可 以提高器件在高压条件下的稳定性，减小电荷对高压器件的影响。为此，本发明还涉及一种用该方法制成的STI结构。为解决上述技术问题，本发明防止高压器件电荷的方法是采用如下技 术方案实现的在STI刻蚀之后，首先，生长一层厚度为100 180埃的热氧化硅， 温度为900 1000°C;然后生长一层42 90埃的氮化硅(SiN)，温度为 700 750°C;接着生长一层100埃的氧化硅(Oxide)衬垫；再用HDP (高 密度等离子体)CVD (化学汽相淀积)淀积一层7000埃的氧化硅填充层; 最后采用CMP (化学机械抛光)对STI平坦化。采用上述方法制成的STI结构，具有一浅沟槽隔离结构，及形成在浅 沟槽隔离结构内的热氧化硅层，还包括依次生长在该热氧化硅层上的氮化 硅衬垫层和氧化硅衬垫层，和填充浅沟槽的介电材料；所述氧化硅衬垫层 的厚度大于氮化硅衬垫层。采用上述方法以后，由于SiN膜的存在可以有效的起到中和氧化硅中 自由电子的作用，其厚度对于中和电子的能力有着决定性的作用。本发明可以有效克服由于电荷的存在，会导致器件表面沟道反型，开 启电压过低，甚至形成耗尽管现象的问题。与原有传统工艺相比，器件 特性正常，提高了器件在高压条件下的稳定性。
下面结合附图与具体实施方式
对本发明作进一步详细的说明 图1是现有的工艺方法流程图； 图2是本发明的工艺方法流程图；图3是采用现有的工艺方法形成的STI截面结构示意图4是采用本发明的工艺方法形成的STI截面结构示意图。
具体实施方式
图1是现有的工艺方法流程图，首先通过刻蚀形成STI沟槽；然后用 氧化硅作为衬垫；再用HDP CVD淀积一层氧化硅，作为隔离填充介质层； 最后采用CMP对STI平坦化。图3是采用现有的工艺方法形成的STI截面 结构示意图。图2是本发明的工艺方法流程图，比较图1与图2所示的两种工艺方 法可以看出，本发明除了用氧化硅作为衬垫外，还增加了一层氮化硅作为 屏蔽层。这样可以有效的解决高压器件的电荷和漏电大的问题。具体的实施工艺方法是在STI刻蚀之后，首先，生长一层厚度为100 180埃的热氧化硅， 温度为900 1000°C;然后生长一层42 90埃的氮化硅，温度为700 75CTC;接着生长一层IOO埃的氧化硅衬垫；再用HDP CVD淀积一层7000 埃的氧化硅填充层；最后采用CMP对STI平坦化。图4是采用本发明的工艺方法形成的STI截面结构示意图。它具有一 浅沟槽隔离结构，及形成在浅沟槽隔离结构内的热氧化硅层，还包括依次 生长在该热氧化硅层上的氮化硅衬垫层和氧化硅衬垫层，和填充浅沟槽的 介电材料；所述氧化硅衬垫层的厚度大于氮化硅衬垫层。下面是本发明的一个优选实施例。首先，通过千法单晶硅刻蚀形成STI沟槽。在92(TC的温度下生长一层IIO埃的热氧化硅，用以增加后一层SiN 的附着性，并且减小其应力的影响。
然后，在70CTC的温度下生长一层70埃的SiN。注意关键在于SiN 的厚度和温度，这对于能否消除电荷、减少漏电起着至关紧要的作用。之后，生长一层IOO埃的氧化硅衬垫，温度为750。C。用以防止后续 的工艺(如HDP CVD)对SiN层造成的损伤。用HDP CVD淀积一层7000埃的氧化硅填充层；最后采用CMP对STI 平坦化。VUV (真空极紫外线)效应通常会存在在一些HDP，DRY (高密度等离 子化学汽相沉积和干法刻蚀设备)...的设备中。按照E寸c/人可以得到 不同波长的光子的能量。这种VUV的光子能量在30ev左右，而一般的Si02 的禁带宽度在8-9ev;所以一般在金属刻蚀中的VUV会很容易的穿过阻挡 物(包括多晶硅)，它的能量足以使栅氧化硅(Gate Oxide)中的电子获 得足够跳跃禁带宽度所需的能量。这样就使得栅氧化硅中多了很多的自由 电子，同时也带来了与之相同数量的空穴。这些空穴所带的正电荷会在器 件的沟道表面感应出可移动的自由电子。这些大量的自由电子就充当了沟 道反型时自由载流子的作用，形成表面的沟道电流。带来的后果就是开启 电压过低，甚至形成耗尽管。另外使得隔离结构的漏电很大(10 6A)，从 而不能得起到有效的隔离作用。釆用本发明的方法后，由于SiN膜的存在可以有效的起到中和氧化硅中自由电子的作用，其厚度对于中和电子的能力有着决定性的作用，所以 必须合理选择。通过改善STI衬垫结构(包括淀积SiN、 Oxide的温度， 厚度等)来达到消除电荷的作用。通过控制电荷达到减少器件和隔离漏电 的目的。
权利要求
1、一种防止高压器件电荷的方法，包括如下步骤在STI刻蚀之后，首先，生长一层厚度为100～180埃的热氧化硅，温度为900～1000℃；其特征在于然后生长一层42～90埃的氮化硅，温度为700～750℃；接着生长一层100埃的氧化硅衬垫；再用HDP CVD淀积一层氧化硅填充层；最后采用CMP对STI平坦化。
2、 根据权利要求l所述的防止高压器件电荷的方法，其特征在于 所述热氧化硅层的厚度为110埃，生长温度为92(TC。
3、 根据权利要求1所述的防止高压器件电荷的方法，其特征在于 所述氮化硅层的厚度为70埃，生长温度为70(TC。
4、 根据权利要求1所述的防止高压器件电荷的方法，其特征在于 所述氧化硅衬垫层的生长温度为750°C。
5、 根据权利要求1所述的防止高压器件电荷的方法，其特征在于 所述氧化硅填充层的厚度为7000埃。
6、 一种采用如权利要求1至5中任何一项所述的方法制成的STI结 构，具有一浅沟槽隔离结构，及形成在浅沟槽隔离结构内的热氧化硅层， 其特征在于:还包括依次生长在该热氧化硅层上的氮化硅层和氧化硅衬垫 层，和填充浅沟槽的介电材料；所述氧化硅衬垫层的厚度大于氮化硅衬垫 层。
7、 根据权利要求6所述的STI结构，其特征在于所述热氧化硅层 的厚度为110埃。
8、 根据权利要求6所述的STI结构，其特征在于所述氮化硅层的 厚度为70埃。
9、 根据权利要求6所述的STI结构，其特征在于所述氧化硅衬垫 层的厚度为100埃。
10、 根据权利要求6所述的STI结构，其特征在于所述介电材料为 氧化硅填充层，厚度为7000埃。
全文摘要
本发明公开了一种防止高压器件电荷的方法，在STI刻蚀之后，首先，生长一层厚度为100～180埃的热氧化硅，温度为900～1000℃；然后生长一层42～90埃的氮化硅，温度为700～750℃；接着生长一层100埃的氧化硅衬垫；再用HDP CVD淀积一层氧化硅填充层；最后采用CMP对STI平坦化。本发明还公开了采用上述方法制成的STI结构。本发明可以提高器件在高压条件下的稳定性，减小电荷对高压器件的影响。
文档编号H01L21/31GK101118867SQ200610029700
公开日2008年2月6日 申请日期2006年8月3日 优先权日2006年8月3日
发明者刘春玲, 健 李, 李建文, 陆涵蔚 申请人:上海华虹Nec电子有限公司