专利名称：半导体装置的制作方法
技术领域：
本发明是有关于半导体装置，特别是关于可避免在熔丝熔断制程中受损的半导体装置。
背景技术：
过去的二十年间，互补式金属氧化物半导体(complementarymetal oxide semiconductor；CMOS)元件尺寸的持续缩减激发了微电子工业与计算机工业的成长。随着IC尺寸的缩小，是增加其元件密度。随着数个时代的尺寸缩减，目前CMOS晶体管的尺寸已逼近纳米尺度。其结果，在IC设计、发展、与制造的过程中，随着元件密度的增加，集成电路的复杂度也因此而显著增加，而使设计上与制造方面的失误亦随之增加。因此，在不额外造成成本负担的情形下，需要改善IC某些方面的功能。
在IC设计上，例行性地会使用到熔丝，特别是用在存储器元件或使某些电路结构具有存储器的功能时。存储器通常内建有可程序化的功能，其中会选择性地以例如激光光束熔断某些熔丝。上述熔丝元件通常包含铝、铜、复晶硅、硅化物或其他导电性的金属或合金等。
已知随机存取存储器通常会有冗余(redundancy)设计，包含备用的行或列的电气元件。当有任何的元件失效时，会以对应的备用元件取代该失效的行或列。将熔丝遍布于整个IC的用意在于可使上述备用元件发挥功能、或移除上述备用元件的功能。
以激光光束熔断熔丝来改变IC的电路架构时，会引发特定的失效模式。熔丝通常是置于IC的顶层金属中，以方便激光的施用，将激光光束导向预定的熔丝，以熔化该处的金属，直到发生开路(open)而达到预定的电路结构的改变。然而，仅有一小部分(约30％)的激光能量实际作用于熔丝上；大部分(约70％)的激光能量会穿透熔丝的下层结构(通常包含多个介电层)，而到达半导体基底，因此会在熔丝以外的地方造成重大伤害。
由熔断熔丝制程所引发的失效模式之一是熔丝以下的基底因逸出的激光能量而受到伤害，因此传统上熔丝底下的部分不会放置任何的电子元件或电路，上述基底上未被使用的区域的存在，造成元件密度的降低。传统上减低上述失效模式的方法是在熔丝的下层结构放置具反射性的表面保护结构。上述具反射性的结构可保护其下各层结构与基底不受到激光的伤害。然而，此一反射性的结构，在防护集成电路的激光引发裂缝、低介电常数材料的热收缩、或激光引发熔断(burn out)的伤害方面的成效不显著。
由熔断熔丝制程所引发的另一失效模式是邻近熔丝的元件的栅介电层会因为激光的能量而受到无法回复的损害，传统上减低上述损害的方法是增厚该栅介电层。然而上述方法由于元件性能与尺寸上的限制，无法应用于次微米尺度的IC。另一种缓和上述栅介电层损害的方法是加入一个与熔丝并联或串联的保护二极管。上述保护二极管会在多余的激光能量作用在上述栅介电层之前，使该能量消散。
图1A为一俯视图，是显示一传统的熔丝100。熔丝100具有二个导体垫104连接于一熔丝链(fuse link)106，而激光光点108是显示激光指向的位置，并显示激光能量的发散情形。熔丝链106仅吸收一部分的激光能量，而使激光所传递的总能量必须大于熔断熔丝100所需的能量。此多余的激光能量会造成IC结构的损坏例如基板与介电层等的损坏。
图1B、图1C为一系列的俯视图，是显示传统的熔丝库结构102与110。熔丝库结构102与110具有多个平行配置的熔丝100，以便于激光机台的使用。在熔丝库结构110中，一虚置的(dummy)熔丝112可插入相邻的熔丝100之间，可达成较好的平坦度。虚置的熔丝112通常置于相邻两熔丝100之间开放区域的中央处。虚置的熔丝112为熔丝库结构110中的内连线的一部分，而在熔丝库结构110中是与其他的熔丝100电性隔离。
通常传统的熔丝100与激光光点108重合的面积仅小于激光光点108三分之一的面积。约百分之七十的激光能量会传递至此IC其他未被熔丝100占据的区域。因此，位于上述未被熔丝100占据区域的基底与IC元件会因对激光能量的高吸收率而受损。传统的保护层结构可减低但无法完全避免上述潜在的基底损害机制。
图1D为一剖面图，是显示一传统的保护层结构114，其用于一传统的IC结构116。保护层结构114为一反射式的结构，位于熔丝100的下方。保护层结构114通常包含导体材料例如铝或其他具反射性的材料。一反射表面118是用于使被反射的激光能量120聚焦，该激光能量被导向既定的熔丝100上的激光光点108。在正常的情况下会传递至基底122的多余的激光能量，在此时会反射回熔丝100的底部，而使该多余的能量更有效率地利用于熔丝的熔断方面。
保护层结构114可保护熔丝100下方的结构与基底122，而不受到激光能量的损坏。然而，保护层结构114在防护集成电路的激光引发裂缝、低介电常数材料的热收缩、或激光引发熔断(burn out)的伤害方面的成效不显著。
图2A为一剖面图，是显示一传统的IC多层金属内连线结构200。IC多层金属内连线结构200包含一硅基底202及其上的保护二极管204与其他的IC电路(未绘示)。
一介电层206使基底202与第一层金属M1电性隔离。在本例中有九个金属层M1～M9，且分别有一介电层210于相邻的两金属层之间。金属层M1～M9通过导电性介层窗212而相连。多层绝缘层214则用于使IC多层金属内连线结构200与外界绝缘。多个熔丝216一同置于熔丝组218处的顶金属层M9中。熔丝组218置于顶金属层M9中的用意在于方便使激光机台以激光能量220熔断既定的熔丝216，以改变IC电路的结构。
连接于金属层M1～M9之间的导电性介层窗212形成围绕熔丝组218的密封环222，以保护熔丝组218以外的IC电路不受激光损害。围绕熔丝组218、且为多层金属层与导电性介层窗212所建构的密封环222，可抑制激光引发的介电层裂隙与多余热能的扩散。请注意在IC多层金属内连线结构200中，任何的元件、电路、保护二极管、或其他电路均不得形成于熔丝组218的下方，以避免在熔丝熔断的制程中受到伤害。因此，保护二极管204是位于熔丝组218下方以外的区域，而会占用额外的面积，而熔丝组218下方未使用到的区域则无法有效利用。同样地，IC多层金属内连线结构200中，位于熔丝组218下方的基底202也容易受到激光的伤害。
图2B、图2C为一系列的示意图，是显示传统的熔丝保护电路224与226，其包含熔丝216与保护二极管204。保护二极管204连接于熔丝216，其可为具有高电容值与高介电层厚度的NP/PW或PP/NW二极管。在图2A所示的IC多层金属内连线结构200中，当保护二极管204为NP/PW二极管时，其面积大于0.5μm2；当保护二极管204为PP/NW二极管时，其面积大于1μm2。在熔丝保护电路224中，熔丝216是与保护二极管(NP/PW二极管)204并联，而使穿过熔丝216的激光能量消散；在另一在熔丝保护电路226中，熔丝216是与保护二极管(PP/NW二极管)204串联，而在熔丝熔断的制程中，使穿过熔丝216的激光能量消散。
发明内容
有鉴于此，本发明的主要目的是提供一种半导体装置，可以增加半导体基底的可用面积，并使设计于此的元件不会受到熔断熔丝制程的影响而失效。
为达成本发明的上述目的，本发明是提供一种半导体装置，包含一熔丝位于一半导体基底上的一元件之上；一密封环围绕上述熔丝，上述密封环位于上述元件与上述熔丝之间的至少一金属层中，用以局限熔断上述熔丝时所使用的能量，避免上述能量对上述半导体装置造成损害；以及至少一保护层位于上述密封环内，并位于上述元件与上述熔丝之间，以避免上述元件曝露于上述能量下。
本发明所述的半导体装置，该能量为激光光束，其截面直径大于该熔丝的宽度。
本发明所述的半导体装置，该元件为一熔丝保护二极管。
本发明是又提供一种半导体装置，包含一熔丝位于一半导体基底上的一元件之上；一密封环围绕上述熔丝，上述密封环位于上述元件与上述熔丝之间的至少一金属层中，用以局限熔断上述熔丝时所使用的激光光束所传递的能量，避免上述能量对上述半导体装置造成损害；以及至少一保护层位于上述密封环内，上述保护层实质上与上述半导体基底并联、并位于上述元件与上述熔丝之间，以避免上述元件曝露于上述能量下。
本发明所述的半导体装置，该保护层是连续性或非连续性地置于一金属层上。
本发明所述的半导体装置，该元件为一熔丝保护二极管。
本发明是又提供一种半导体装置，包含一熔丝位于一半导体基底上的一元件之上；一密封环围绕上述熔丝，上述密封环位于上述元件与上述熔丝之间的至少一金属层中，用以局限熔断上述熔丝时所使用的激光光束所传递的能量，避免上述能量对上述半导体装置造成损害；一保护环结构垂直置于上述密封环内，并位于上述元件与上述熔丝之间的一或多个金属层中，以强化上述一或多个金属层的结构强度；以及至少一保护层位于上述密封环内，上述保护层实质上与上述半导体基底并联、并位于上述元件与上述熔丝之间，以避免上述元件曝露于上述能量下。
本发明所述的半导体装置，该保护层是连续性或非连续性地置于一金属层上。
本发明所述的半导体装置，该保护环结构包含一或多个环状结构，与连接该一或多个金属层中的一或多个介层窗。
本发明所述的半导体装置，该元件为一熔丝保护二极管。
本发明所述半导体装置，可以增加半导体基底的可用面积，并使设计于此的元件不会受到熔断熔丝制程的影响而失效。
图1A为一俯视图，是显示一传统的熔丝；图1B、图1C为一系列的俯视图，是显示传统的熔丝库结构；图1D为一剖面图，是显示一传统的保护层结构；图2A为一剖面图，是显示一传统的IC多层金属内连线结构；图2B、图2C为一系列的示意图，是显示传统的熔丝保护电路；图3A为一剖面图，是显示本发明较佳实施例的保护层结构；图3B为一俯视图，是显示本发明较佳实施例的保护层结构；图4A为一剖面图，是显示本发明另一实施例的水平式保护层结构；图4B为一俯视图，是显示本发明另一实施例的水平式保护层结构；图5A为一剖面图，是显示本发明另一实施例的垂直式保护层结构；图5B为一俯视图，是显示本发明另一实施例的垂直式保护层结构；图6A为一剖面图，是显示本发明另一实施例的非连续式保护层结构；图6B为一俯视图，是显示本发明另一实施例的非连续式保护层结构。
具体实施例方式
为了让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合所附图示，作详细说明如下图3A为一剖面图，是显示本发明较佳实施例的M1保护层结构300。M1保护层结构300具有一M1保护层302与具有较大热容量的保护二极管204’。在本实施例中，M1保护层302实质上为铜，而亦可以是例如铝或铝合金。M1保护层302是为连续性、且为金属层M1的一部分，可作为熔丝组218’下方的介电层206’与基底202’上的保护屏蔽，而不受激光能量220’的影响。M1保护层302在防护集成电路的激光引发裂缝、低介电常数材料的热收缩、或激光引发熔断(burn out)的伤害方面的成效卓著。除此之外，可将至少一保护二极管204’置于熔丝组218’的正下方，而其他的电路元件同样可置于此区域中，因此可提升IC布局的空间利用率。
在本实施例中，与传统的保护二极管相比，保护二极管204’具有较大的热容量，因为在设计上其可以拥有较大的表面积(每个二极管最小1～2μm2)。具有较大的热容量意味着在激光照射时具有较佳的散热能力，而可更加提升保护二极管204’与相关的电路元件的保护能力。
激光能量220’是指向熔丝组218’中既定的熔丝216’，以执行熔丝熔断。未受到熔丝阻碍的能量会传递到IC的下层结构中，直到接触M1保护层302为止，且因为加热与部分反射回熔丝216’的缘故，有部分被吸收与消散的情形。位于M1保护层302下方的部分基底202’并未受到伤害，因此可以安心地在此形成元件或电路。M1保护层结构300亦可以与已知的堆叠密封环222’结合，以保护熔丝组218’以外区域的IC电路不受到激光的伤害。在本实施例中是使用M1保护层302对基底202’提供坚实的保护，并以保护二极管204’来保护与熔丝216’连接的晶体管的栅介电层，亦使用密封环222’来保护熔丝组218’以外区域的IC电路。
图3B为本发明较佳实施例的保护层结构的俯视图304。M1保护层302是位于熔丝组218’中的各熔丝216’的下方，保护二极管204’则位于M1保护层302的下方。而如本实施例所述，堆叠密封环222’是保护熔丝组218’以外区域的IC电路不受到激光的伤害。
图4A为一剖面图，是显示本发明另一实施例的水平式Mx保护层结构400。水平式Mx保护层结构400具有一保护层402、一Mx保护环结构404、与热容量大于传统元件的保护二极管204’。Mx保护环结构404具有通过介层窗408而连接于各金属层之间的多重环406，可强化各金属层之间的结构强度。在本实施例中，保护层402可以是金属层M2～M8中的任一层的一部分，可作为熔丝组218’下方的介电层206’与基底202’上的保护屏蔽，而不会曝露于激光能量220’中。如图4A所示，保护层402是位于金属层M8中。保护层402可将大部分多余的激光能量反射回熔丝216’。水平式Mx保护层结构400亦可以选择性地包含M1保护层302与密封环222’以强化保护的效能；亦可以将其省略以节省成本。保护层402与Mx保护环结构404在防护集成电路的激光引发裂缝、低介电常数材料的热收缩、或激光引发熔断(burn out)的伤害方面的成效卓著。如同前述的M1保护层结构300，水平式Mx保护层结构400亦可提供节省空间的效能。
图4B为本发明较佳实施例的Mx保护层结构的俯视图410。如图所示，其保护机制是包含保护层402、Mx保护环结构404、选择性的M1保护层302、与选择性的密封环222’。保护二极管204’是位于熔丝组218’中的熔丝216’的下方。因为保护层402与Mx保护环结构404的保护，保护二极管204’不会受到激光的伤害。M1保护层302对保护二极管204’提供更进一步的保护，而密封环222’是选择性地保护位于熔丝组218’正下方以外区域的IC区不受激光的伤害。
图5A为一剖面图，是显示本发明另一实施例的垂直式My保护层结构500。垂直式My保护层结构500包含保护层402与一My保护结构502。My保护结构502具有通过介层窗508而连接于各金属层之间的多重环406，可强化各金属层之间的结构强度。在本实施例中，保护层402可以是金属层M2～M8中的任一层的一部分，可作为熔丝组218’下方的介电层206’与基底202’上的保护屏蔽，而不会曝露于激光能量220’中。保护层402可将大部分多余的激光能量反射回熔丝216’。垂直式My保护层结构500亦可以选择性地包含M1保护层302与密封环222’以强化保护的效能。保护层402与My保护结构502在防护集成电路的激光引发裂缝、低介电常数材料的热收缩、或激光引发熔断(burn out)的伤害方面的成效卓著。如同前述的M1保护层结构300，垂直式My保护层结构500亦可提供节省空间的效能。类似前述的实施例，本实施例亦可具有热容量大于传统元件的保护二极管204’，以增进对于与熔丝216’连接的晶体管的栅介电层的保护。
图5B为本发明较佳实施例的My保护层结构的俯视图504。如图所示，该保护结构是包含保护层402、My保护结构502、选择性的M1保护层302、与选择性的密封环222’。请注意My保护结构502与图4A所示的Mx保护环结构404的剖面图看起来虽然很类似，但是两者的俯视图却有所差别。
图6A为一剖面图，是显示本发明另一实施例的保护层结构600，其具有非连续式的保护层604。非连续式的保护层604是经由介层窗602，电性并机械性地连接于保护层402。保护层402与非连续式的保护层604的结合是可利用多层的金属层来建构出全面性的保护层。通过消除任何经由IC的层状结构而到达熔丝下方的基板的激光路径，密封环222’可额外提供对于激光伤害的防护。请注意在本实施例中可与M1保护层302作选择性的结合，以强化其保护效能。
图6B为本发明另一实施例的非连续式保护层结构的俯视图606。在本实施例中，保护层结构600具有保护层402、选择性的密封环222’、与选择性的M1保护层302。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下100熔丝102熔丝库结构104导体垫106熔丝链108激光光点110熔丝库结构112虚置的熔丝114保护层结构116传统的IC结构
118反射表面120被反射的激光能量122基底200IC多层金属内连线结构202、202’基底204、204’保护二极管206、206’介电层210介电层212导电性介层窗214多层绝缘层216、216’熔丝218、218’熔丝组220、220’激光能量222、222’密封环224熔丝保护电路226熔丝保护电路300M1保护层结构302M1保护层304俯视图400水平式Mx保护层结构402保护层404Mx保护环结构406多重环408介层窗410俯视图500垂直式My保护层结构502My保护结构
504俯视图600保护层结构602介层窗604非连续式的保护层606俯视图M1～M9金属层。
权利要求
1.一种半导体装置，所述半导体装置包含一熔丝位于一半导体基底上的一元件之上；一密封环围绕该熔丝，该密封环位于该元件与该熔丝之间的至少一金属层中，用以局限熔断该熔丝时所使用的能量，避免该能量对该半导体装置造成损害；以及至少一保护层位于该密封环内，并位于该元件与该熔丝之间，以避免该元件曝露于该能量下。
2.根据权利要求1所述的半导体装置，其特征在于，该能量为激光光束，其截面直径大于该熔丝的宽度。
3.根据权利要求1所述的半导体装置，其特征在于，该元件为一熔丝保护二极管。
4.一种半导体装置，所述半导体装置包含一熔丝位于一半导体基底上的一元件之上；一密封环围绕该熔丝，该密封环位于该元件与该熔丝之间的至少一金属层中，用以局限熔断该熔丝时所使用的激光光束所传递的能量，避免该能量对该半导体装置造成损害；以及至少一保护层位于该密封环内，该保护层实质上与该半导体基底并联、并位于该元件与该熔丝之间，以避免该元件曝露于该能量下。
5.根据权利要求4所述的半导体装置，其特征在于，该保护层是连续性或非连续性地置于一金属层上。
6.根据权利要求4所述的半导体装置，其特征在于，该元件为一熔丝保护二极管。
7.一种半导体装置，所述半导体装置包含一熔丝位于一半导体基底上的一元件之上；一密封环围绕该熔丝，该密封环位于该元件与该熔丝之间的至少一金属层中，用以局限熔断该熔丝时所使用的激光光束所传递的能量，避免该能量对该半导体装置造成损害；一保护环结构垂直置于该密封环内，并位于该元件与该熔丝之间的一或多个金属层中，以强化该一或多个金属层的结构强度；以及至少一保护层位于该密封环内，该保护层实质上与该半导体基底并联、并位于该元件与该熔丝之间，以避免该元件曝露于该能量下。
8.根据权利要求7所述的半导体装置，其特征在于，该保护层是连续性或非连续性地置于一金属层上。
9.根据权利要求7所述的半导体装置，其特征在于，该保护环结构包含一或多个环状结构，与连接该一或多个金属层中的一或多个介层窗。
10.根据权利要求7所述的半导体装置，其特征在于，该元件为一熔丝保护二极管。
全文摘要
本发明提供一种半导体装置。上述半导体装置具有一熔丝位于一半导体基底上的一元件之上；一密封环围绕上述熔丝，上述密封环位于上述元件与上述熔丝之间的至少一金属层中，用以局限熔断上述熔丝时所使用的能量，避免上述能量对上述半导体装置造成损害；以及至少一保护层位于上述密封环内，并位于上述元件与上述熔丝之间，以避免上述元件曝露于上述能量下。本发明所述半导体装置，可以增加半导体基底的可用面积，并使设计于此的元件不会受到熔断熔丝制程的影响而失效。
文档编号H01L23/525GK1901170SQ20061005734
公开日2007年1月24日 申请日期2006年3月10日 优先权日2005年7月21日
发明者林建宏, 林纲正, 李慈莉 申请人:台湾积体电路制造股份有限公司