专利名称：预处理过程和电路性能变量的测量的晶片上方法和装置的制作方法
技术领域：
本发明一般地涉及集成电路测试电路，更具体地说，涉及晶片上专用测量数据预处理器电路。
背景技术：
半导体电路速度和其他性能因素是目前的处理系统中的关键限制并且随着技术的进步可预见地将变为更关键的限制。随着现有技术被推动到其极限，产出和性能分析以及测试对于半导体芯片电路设计来说变得更加必要。
历史上，使用预测基于环境和过程变化的电路性能的程序来模拟电路设计。近来，在芯片或切口(kerf)上结合了测试电路，其提供了与基于环境和过程变化的电路性能有关的有用信息。一种被实现为测试电路延迟的常用电路是环形计数器，其在取决于环的周围的总电路延迟的频率处振荡。可以实现其他电路来确定过渡时间和其他依赖于过程/环境的性能变量。
通常，使用测试器来测量上述电路的输出，所述测试器从所述电路提取所需的测量数据并对提取的测量数据执行分析计算。通常，执行预测给定电路和过程的产出/性能行为的统计分析。所述统计计算既是输入数据密集的又是计算密集的。
典型的测试器-晶片连接的带宽被限制在大约100Mhz，而现有电路工作在接近5Ghz和更高的频率。如果可以执行测量数据的某些预处理减少，则测试和分析速度的结果改进将减少测量和分析过程的周转时间和/或使在相同时段内执行更深入的分析成为可能。但是，任何数据减少都会限制统计分析的可能值，因为所采取的每次测量通常都与每个性能变量的统计相关。
因此，需要提供一种减少用于过程和环境相关的性能变量晶片测试的测量/分析时间的方法和装置。还需要提供一种兼容当前使用的统计技术的方法和装置，以便不会由于测量/分析时间的减少而产生分析输入的显著损失。
发明内容
在一种晶片上装置和方法中实现了减少用于过程和环境相关的性能变量测试的测量/分析时间的目标。所述装置是可以结合在晶片或切口上的一个或多个芯片内的电路。
所述电路是累加由晶片上的一个或多个测试电路提供的测量值序列的直和以及高阶幂的和的专用统计预处理器。最高到N阶的统计矩(moment)可以由外部系统从所述累加的和容易地算出。所述电路因此在将电路输出传输到测试器之前执行兼容的和准确的数据减少，导致不会丢失统计分析信息。
所述电路接收与范围在0与1之间的测量对应的整数以便迫使每个测量对幂的贡献也位于0与1之间。一组查找表提供每个累加值的适合的幂阶的输出，并且所述幂由加法器/累加器来累加。
作为所述查找表的替代，所述电路的另一个实施例使用乘法器来确定每个测量对幂的贡献，并且可以被级联以简化电路设计。
还可以将一组整数比较器结合在所述电路中以便通过捕获测试数据累加期间遇到的最大和最小值来确定测量值的范围。
还可以结合直方图存储器来存储用于范围内的值的数据点的累加。所述直方图的地址范围可以基于范围确定电路的输出通过计算来设置。
如附图所示，从以下更具体的对本发明的优选实施例的描述，本发明的上述和其他目标、特征和优点将是显而易见的。
在所附权利要求中说明了被认为是本发明特性的新颖特征。但是，当结合附图阅读时，通过参考以下对示例性实施例的详细说明，可以最佳地理解发明本身及其优选使用方式、进一步的目的和优点，其中相同的标号指相同的部件，这些附图是图1是其中实现根据本发明的实施例的方法的系统的示意图；图2A和2B是根据本发明的实施例的向电路提供输入数据的示例性测量电路的方块图；图3是示出了本发明的实施例中使用的标度的图；图4是根据本发明的一个实施例的电路的方块图；图5是根据本发明的另一个实施例的电路的方块图。
具体实施例方式
参考附图，具体地说，参考图1，图1示出了其中执行根据本发明的实施例的方法的VLSI晶片测试系统。晶片测试器10包括边界扫描单元10A，边界扫描单元10A用于通过探头13(具有到芯片12A的电测试连接13A)将激励提供给测试中的晶片12上的芯片12A以及从测试中的晶片12上的芯片12A接收数据。工作站计算机18被连接到晶片测试器10，工作站计算机18具有连接到存储器17的处理器16并用于执行来自存储器17的程序指令，其中所述程序指令包括用于根据本发明的实施例接收由晶片12内的电路产生的数据的程序指令。由本发明的实施例产生的数据是从芯片12A内的测量电路或从嵌入晶片12的切口的测量电路12B(即，集成在切割芯片12A后被丢弃的晶片12的部分上的电路)收集的缩减形式的测量数据。测量数据的另一个可能源是来自只是在芯片12A上被临时构造并在制造过程中的最后步骤之后被去除的电路(例如，使用在测试测量之后被去除并被“功能”金属层替代的牺牲金属层实现的电路)。
由根据本发明的实施例的电路产生的数据通过晶片测试器10被传输到工作站计算机18并被存储在存储器17和/或其他存储介质(如硬盘)中。工作站计算机18还与用于显示程序输出(如下文描述的统计分析结果)的图形显示装置19相连。工作站计算机18还与输入设备(如鼠标15和键盘14)相连以便接收用户输入。工作站计算机可以与公用网络(如互联网)相连，或者可以是专用网络(如各种“内联网”)，并且包含用于分析由根据本发明的实施例的方法和电路产生的数据的程序指令的软件可以位于远程计算机上或本地地位于工作站计算机18内。进而，工作站计算机18可以通过此类网络连接与晶片测试器相连。
虽然图1的系统示出了适合于顺序测试晶片上的多个芯片的配置，但是示出的系统是示例性的并且不限于本发明。探头13可以是多芯片全晶片探测系统，或者可以包括多个用于在单个或多个芯片基础上同时测试多个晶片的探头。此外，虽然示出了边界数据检索和激励，但是本发明的技术也可应用到其他可用于探测晶片12的接口，或应用到在全功能芯片中实现的电路，其中通过串行或并行总线或其他接口来执行数据提取。
现在参考图2A和2B，其中示出了可以由根据本发明的实施例的电路和方法预处理的测量电路和测量的实例。图2A示出了用于确定延迟时间的普通测量电路实例。环形计数器20包括很多级，它们可以被用来确定绝对缓冲器/反相器延迟(其设置了使用类似缓冲器/反相器建立的电路的工作频率的极限)。环形计数器20的输出脉冲序列的频率将指示级延迟的和，并且频率变化将指示延迟的变化并因此指示级的性能。频率计数器21被用来提供与环形计数器20的工作频率对应的计数值，并且在测试间隔时间的结尾处，频率计数器的计数被加载到扫描锁存器22(扫描锁存器22可以被实现为频率计数器自身内的可扫描级)中。基于环境和基于多个晶片和/或芯片来研究诸如环形计数器20的频率之类的测量以便研究过程变化对延迟和稳定性的影响。通常，对大量测量执行高斯分析并且结果分布将产生与设备产出、最佳运行点以及其中设计可以被改进的方式有关的线索。
图2B是用于研究电源特性的模拟测量电路的实例。电压调压器25(其通常是功能芯片的一部分)具有两个由模拟-数字(A/D)转换器23读出的输出，以便可以确定电源节点处的电流消耗和电压并且可以将结果数字值加载到扫描锁存器24中。A/D转换器可以存在于功能芯片中，临时在芯片上实现，或位于切口中。可以通过扫描锁存器24中的值来研究诸如将芯片上的电路的激励状态与电流消耗关联以便定位缺陷的静态电源层电流测量(IDDQ测量)之类的测量。任何其他希望基于大量测量来研究的模拟测量都可以被同样地输入A/D转换器23并由本发明的电路和方法来预处理。
本发明主要关注用于减少在工作站计算机与晶片12上(或在单独芯片中)的电路之间的接口上执行在晶片12内(或在单独芯片中)进行的测量(例如由图2A和2B中示出的电路进行的测量)的统计评估所需的带宽的技术。具体地说，就高斯分析而言，可以根据测量值的幂的总和来表示高斯分布的矩。如果xi表示测量值的序列，N是分布中的测量次数，并且S1、S2和S3分别表示xi的和、平方和以及立方和(从1到N)，则可以应用以下展开 表1根据上表，可以观察到对于递增阶的每个矩，只需计算测量值的幂的附加和(或只是平均值的和)，因为已经为低阶矩确定了所有其他项。高阶矩(例如，峰态)也可以被类似地展开并且将取决于测量值的高阶幂的总和(并且低阶值已被计算出)。
现在参考图3，其中示出了使上述计算在专用预处理器电路中可实现的正规化。由于每个高阶矩都要求高阶幂，所以对于任意测量输入值，通常都将需要浮点运算。但是，在本发明中，通过设计来预先定标或预先安排输入测量值，以便所有测量值都是对应于0和1之间的值的正整数。因此，所述高阶幂也位于0和1之间，并且可以由具有有限位数的整数运算来近似。图3的曲线图示出了X的开始的三个幂，并且示出了当映射在从0到2M的测量值(x轴)间时在0与1之间的正规化表达，其中M是用来表示到测量数据和幂的累加的测量和幂输入的数字中的位数。曲线图的左侧(y轴)也示为从0到2M被正规化，但是测量值入到幂值出可以由不同的位数来表示，这取决于幂值的表达中的容许误差。
现在参考图4，其中示出了根据本发明的实施例的预处理电路。所述电路通常将在晶片的切口上实现并在晶片的测试期间使用以便评估整体性能及其可变性。
在扫描寄存器30A中接收输入测试值(如由图2A和2B的电路产生的那些值)。示出的电路的操作由有限状态机31来控制，有限状态机31控制所述电路预处理在扫描寄存器30A中接收到的测量值序列的顺序。提供了启动信号以导致在测量值序列开始时有限状态机31开始预处理。测量值被提供给累加测量总数(以便计算平均值)的加法器-累加器39A，以及被提供给两个通过将测量值用作索引来产生每个测量值的平方和立方的查找表38A和38B。加法器-累加器39B和39C分别累加平方和(以便计算方差)以及立方和(以便计算偏斜)。在测量循环结束时，加法器-累加器39A-39C中的值被提供给扫描寄存器30B，然后扫描寄存器30B可以被图1的系统扫描以检索预处理测量累加值。结果，可以以在芯片处可用的时钟频率来执行大量的测量，并且只需通过晶片探测系统扫描很小的结果数据集。
上述电路能够产生三阶分布的布局和形状，并且添加了其他高阶查找表和加法器-累加器后，可以被扩展以便通过高阶矩计算从结果累加值为所述分布提供更多的形状数据。一旦已检索累加的幂与测量和，就可以在来自晶片的所需输入数据最少的情况下，由外部系统来执行表1中示出的计算。
通过结合范围计算器或最小/最大测量捕获电路40从所述电路向外部系统提供了其他信息。纹波比较器32将每个测量值与存储在锁存器33A中的存储的最大测量值和存储在锁存器33B中的最小测量值进行比较。如果找到了新的最大值或最小值，则该新的值被存储在锁存器33A或33B中的相应锁存器中。通过扫描寄存器30B(其通常只出于示例目的示出，因为锁存器33A和33B可以作为扫描链的一部分)来输出锁存器值。锁存器33A和33B在测量循环开始时被有限状态机31设置为等于第一个测量值，以便在测量循环结束时准确地捕获范围。可以在所述电路中(例如在Q估计器38内)采用计算实际范围(最大-最小)的电路，并且范围值可以被扫描出来，但是最大值和最小值的扫描通常足以在外部处理系统确定测量的范围，并且表示无足轻重的额外数据传输负担。
另一个可以被包括在图4的电路中的部件是直方图存储器34。直方图是另一种紧密数据对象，其提供了仅分布曲线所未揭示的与数据测量值的相对频率有关的有用信息。直方图存储器34包括递增器35，其将由地址选择器36从当前测量值的域(field)选择的数字所寻址的位置加一。Q估计器38根据先前测量循环期间范围计算的结果来确定测量值中的非常数位的域。(为了结合直方图测量，有限状态机31被设计为以两次转变来工作，第一次转变计算范围、测量和以及幂和，第二次转变获得直方图。)一旦知道了值的范围，Q估计器38就从测量选择要应用的位(基本上，从范围值中的最高阶“1”位向下到直方图存储器34的地址输入的宽度的所有位。可替代地，这是从锁存器33A和33B中的值之间的第一个不同位向下到直方图存储器34的地址输入的宽度的所有位。)因此，对于每个测量值，直方图存储器34中的唯一或准唯一位置被递增以便为每个测量值提供频率计数。(如果直方图存储器34中没有足够的分辨率来使用单独的位置容纳总范围中的每个测量值，则相邻的测量值将在位置上重叠。)在测量循环的第二次转变之后，直方图存储器34中的值可以通过扫描寄存器30B被扫描出来。在直方图表的末尾处保存溢出值，以便维护不匹配由地址选择器36选择的范围的值的计数。
现在参考图5，其中示出了根据本发明的另一个实施例的电路。图5的电路与上述图4的电路非常相似，所以下面将只描述工作和结构上的不同。替代图4的电路中使用的查找表，图5的电路使用乘法器来获得同样的结果。第一乘法器树42A将每个测量值与自身相乘以计算平方，其然后由加法器-累加器39B所累加。第二乘法器树42B将从乘法器树42A接收的平方与所述测量值相乘以计算立方，其由加法器-累加器39C所累加。可以增加更多的乘法器来计算更高阶的幂以便在计算更高阶的矩中使用并且可以如所示出的被串行地连接，或者可替代地利用组合，或对选定的低阶测量幂和/或测量值执行平方功能以获得期望的幂(例如，第三乘法器可以将乘法器42A的输出进行平方或将乘法器42B的输出乘以所述测量值以获得同样的结果)。
概括地说，图4和5的电路能够提供计算和(其是计算描述分布的特征矩所需的)所必需的所有输入值，它们还生成范围(最小和最大)以及频率直方图，这是通常用来评估晶片测量值的三种统计数据类型。虽然可以结合进一步的计算能力来产生最后的统计矩，但这通常并不是必需的或所期望的，因为数据集已被本发明的操作充分地减少，并且晶片测试系统可以容易地从所提供的数据计算出所述矩。
虽然参考本发明的优选实施例具体示出并描述了本发明，但是本领域的技术人员将理解，在不偏离本发明的精神和范围的情况下，可以对其做出形式和细节上的上述以及其他更改。
权利要求
1.一种用于预处理晶片的性能变量测量以便在后续的统计分析中使用的方法，所述方法包括从所述晶片内的测量电路接收测量值序列；在所述晶片内的分析电路中第一次累加所述测量值序列的和；在所述分析电路中第二次累加每个所述测量值序列的平方的第二个和；在所述分析电路中第三次累加每个所述测量值序列的立方的第三个和；以及读取所述分析电路的输出以将所述累加的结果传输到外部处理系统以便计算所述测量值序列的统计矩。
2.根据权利要求1的方法，还包括对于所述测量值中的每个测量值，在所述分析电路中判定每个测量值是否大于存储的最大测量值或小于存储的最小测量值；响应于判定给定的测量值大于所述存储的最大测量值，使用所述给定的测量值来替换所述存储的最大测量值；响应于判定给定的测量值小于所述存储的最小测量值，使用所述给定的测量值来替换所述存储的最小测量值，并且其中所述读取还读取所述存储的最小测量值和所述存储的最大测量值以便确定所述外部处理系统中的所述测量值的范围。
3.根据权利要求2的方法，还包括对于所述测量值中的每个测量值，递增从与每个测量值一致的直方图表选择的直方图表值，以便为所述测量值序列中遇到的每个值累加所述分析电路中的多个直方图计数，并且其中所述读取还读取所述直方图计数以便将直方图数据提供给所述外部处理系统。
4.根据权利要求3的方法，还包括选择与所述存储的最大测量值和所述存储的最小测量值一致的所述测量值中的每个测量值的部分域以便将所述测量值的范围定标到所述直方图表的地址范围。
5.根据权利要求1的方法，还包括对于所述测量值中的每个测量值，递增与每个测量值一致的选择的直方图表值，以便为所述测量值序列中遇到的每个值累加所述分析电路中的多个直方图计数，并且其中所述读取还读取所述直方图计数以便将直方图数据提供给所述外部处理系统。
6.根据权利要求1的方法，还包括从由所述测量值序列索引的所述分析电路内的查找表中提取整数值以便确定每个测量值的平方和立方，并且其中所述第二和第三次累加累加所述提取的整数值中的相应值。
7.根据权利要求1的方法，还包括在所述分析电路内将每个测量值与自身相乘以获得所述测量值的平方；以及在所述分析电路内将所述平方与所述每个测量值相乘以获得所述测量值的立方，并且其中所述第二次累加累加每个平方并且所述第三次累加累加每个立方。
8.一种布置在晶片上以预处理来自所述晶片上的另一个电路的性能变量测量以便由外部处理系统进行后续统计分析的电路，所述电路包括用于从测量电路接收测量值序列的寄存器；用于累加所述测量值序列的和的第一累加器；用于累加所述测量值序列的平方的第二个和的第二累加器；用于累加所述测量值序列的立方的第三个和的第三累加器；以及用于将所述累加器的值传输给所述外部处理系统以便计算所述测量值序列的统计矩的接口。
9.根据权利要求8的电路，还包括用于确定并存储所述测量值序列的最大值和最小值的范围计算器，并且其中所述范围计算器与所述接口相连以便将与所述测量值序列的范围对应的信息传输给所述外部处理系统。
10.根据权利要求9的电路，还包括用于为所述测量值序列中遇到的每个值存储多个直方图计数的直方图表，并且其中所述直方图表与所述接口相连以便将直方图数据提供给所述外部处理系统。
11.根据权利要求10的电路，还包括用于选择与所述存储的最大测量值和所述存储的最小测量值一致的所述测量值中的每个测量值的部分域以便将所述测量值的范围定标到所述直方图表的地址范围的选择器。
12.根据权利要求8的电路，还包括用于为所述测量值序列中遇到的每个值存储多个直方图计数的直方图表，并且其中所述直方图表与所述接口相连以便将直方图数据提供给所述外部处理系统。
13.根据权利要求8的电路，还包括多个查找表，所述查找表具有由所述测量值序列提供的地址输入和与所述第二和第三累加器中的关联累加器相连的数据输出，其中所述查找表存储与所述地址输入的平方以及立方对应并且为表示0与1之间的正分数的地址范围正规化的数字。
14.根据权利要求8的电路，还包括用于将每个测量值与自身相乘以获得所述测量值的平方的第一乘法器；以及用于将所述平方与所述每个测量值相乘以获得所述测量值的立方的第二乘法器，并且其中所述第二累加器与所述第一乘法器的输出相连以便累加每个平方，并且所述第三累加器与所述第二乘法器的输出相连以便累加每个立方。
15.一种用于计算定标在0与1之间的多个输入数据值的统计矩预乘积的电路，所述电路包括用于计算每个数据值对所述统计矩预乘积中的每个统计矩预乘积的贡献的装置；以及多个用于累加对所述矩预乘积中的相应矩预乘积的所述贡献的加法器/累加器。
16.根据权利要求15的电路，其中所述用于计算的装置包括多个查找表，每个查找表都包含对应于与所述统计矩预乘积之一对应的唯一正整数阶幂的值，其中所述查找表中的每个查找表都被所述数据值所索引。
17.根据权利要求15的电路，其中所述用于计算的装置包括多个乘法器，每个乘法器都与所述统计矩预乘积中的一个统计矩预乘积对应，其中所述乘法器中的每个乘法器都接收作为第一输入的所述每个数据值，并且接收所述每个输入中的一个输入或与次低阶统计矩预乘积对应的乘法器的输出。
18.根据权利要求15的电路，还包括用于确定并存储所述测量值序列的最大和最小值的范围计算器。
19.根据权利要求15的电路，还包括用于为所述测量值序列中遇到的每个值存储多个直方图计数的直方图表。
20.根据权利要求19的电路，还包括用于确定并存储所述测量值序列的最大和最小值的范围计算器；以及用于选择与所述存储的最大测量值和所述存储的最小测量值一致的所述测量值中的每个测量值的部分域以便将所述测量值的范围定标到所述直方图表的地址范围的选择器。
全文摘要
一种用于预处理过程和基于环境的电路性能变量的测量的晶片上方法和装置，所述方法和装置提高了产出/性能测试和分析的容许能力。晶片上电路计算一个或多个测量电路的输出的多个幂的和，从而在不丢失对所述分析有价值的信息的情况下减少了必须从所述晶片传输的数据量。输入数据的整数标度被布置在0与1之间以便所述幂全部相似地位于0与1之间。所述电路可以使用查找表和加法器/累加器来累加每个测量对每个幂的贡献，或使用乘法器布置来确定所述贡献。通过由从测量数据和低阶幂确定的相应计数来计时所述加法器/累加器，可以在所述加法器/累加器中实现所述乘法器。通过在所述测量被输入时使用比较器来捕获最大和最小值，可以确定测量值的范围。
文档编号H01L21/66GK1854745SQ20061006650
公开日2006年11月1日 申请日期2006年3月28日 优先权日2005年4月19日
发明者S·R·纳西夫 申请人:国际商业机器公司