专利名称：半导体装置的制作方法
技术领域：
本发明涉及保护电路元件不受过电压破坏的半导体装置。
背景技术：
在现有的半导体装置中，在N型半导体衬底上形成有N型外延层。在形成于外延层上的N型扩散层上重叠形成有P型扩散层。并且，在P型扩散层上形成阳极电极，并在衬底背面形成阴极电极，利用两个扩散层的PN结而构成齐纳二极管。在P型扩散层的周边形成有P型保护区域，另外，在其外侧形成有另一保护区域。与被两个保护区域包围的外延层接触地形成有肖特基势垒用金属层。由肖特基势垒用金属层的硅化物和外延层构成肖特基势垒二极管。在现有的半导体装置中，将齐纳二极管和肖特基势垒二极管并列连接，降低元件自身的顺向电压(Vf)(例如，参照专利文献1)。
在现有的半导体装置中，在N型半导体区域的表面形成有杂质浓度高的P型扩散层，并在该扩散层之间形成有杂质浓度低的P型扩散层。形成于N型半导体区域表面的电极与杂质浓度高的P型扩散层欧姆接触，并在与杂质浓度低的P型扩散层之间形成肖特基势垒。在杂质浓度高的P型扩散层的形成区域形成有使用PN结的齐纳二极管。另一方面，在杂质浓度低的P型扩散层的形成区域形成有由齐纳二极管和肖特基势垒构成的二极管。通过该结构，减少从P型扩散层向N型半导体区域注入的自由载流子(空穴)，减少蓄积于PN结区域附近的自由载流子(空穴)。并且，减小反向回复电流密度(例如，参照专利文献2)。
在现有的平面型半导体装置中，在形成于N型半导体区域的P型半导体区域上面形成有阳极电极。在N型半导体区域上面形成有与阳极电极连接的导电性场板(フィ一ルドプレ一ト)。另外，形成在N型半导体区域上面的等电位环电极和导电性场板由电阻性场板连接。并且，将位于导电性场板和电阻性场板的边界下部的绝缘膜的厚度加厚，将位于等电位环电极侧的电阻性场板下部的绝缘膜的厚度减薄。通过该结构，增强电阻性场板的效果，减小导电性场板和电阻性场板的边界下部的耗尽层的曲率。并且，实现了电场容易集中的区域的耐压的提高(例如，参照专利文献3)。
专利文献1特开平8-107222号公报(第2-4页，图1)专利文献2特开平9-121062号公报(第5-6页，图2)专利文献3特开平8-130317号公报(第3-6页，图2、4)如上所述，在现有的半导体装置中，在一个元件内并列连接有齐纳二极管和肖特基势垒二极管。通过该结构，顺向电压(Vf)可利用肖特基势垒二极管的特性，实现低电压驱动。但是，在肖特基势垒二极管中，主电流以外延层为流路。因此，存在有外延层上的寄生电阻大，不能降低ON电阻值的问题。
另外，现有的半导体装置，在齐纳二极管中，在形成于外延层上面的阳极电极的端部下方形成有P型保护区域。同样，在肖特基势垒二极管中，在肖特基势垒用金属层的端部下方形成有P型保护区域。通过该结构，由P型保护区域保护电场容易集中的区域。但是，在将P型保护区域配置于最外周的结构中，当施加反向偏压时，在阳极电极的端部或肖特基势垒用金属层的端部附近，耗尽层的曲率容易发生变化。特别是，在所述端部配置于耗尽层的终端区域附近时，耗尽层的曲率变化加大。结果，存在有在耗尽层的曲率变化了的区域容易发生电场集中，难以实现所希望的耐压特性的问题。
另外，在现有的半导体装置中，在齐纳二极管动作时，在N型外延层区域，作为少数载流子的自由载流子(空穴)过度地蓄积。并且，将齐纳二极管断开时，有必要将该蓄积的自由载流子(空穴)从P型扩散层排除。此时，P型扩散层附近的自由载流子(空穴)浓度变高，反向回复电流的时间变化率(di/dt)的绝对值变大。并且，存在有由于反向回复电流的时间变化率(di/dt)而引起保护二极管破坏的问题。
另外，在现有的半导体装置中，将齐纳二极管和肖特基势垒二极管并列连接，实现低电压驱动。但是，当所述二极管作为构成高频电路的电路元件的保护二极管使用时，齐纳二极管中的寄生电容大，存在有高频特性恶化的问题。
发明内容
本发明是鉴于所述问题而构成的，本发明的半导体装置，其特征在于，包括反向导电类型的第一及第二阳极扩散层，其在一导电类型的半导体层上分隔而形成；一导电类型的阴极扩散层，其形成在所述半导体层上；绝缘层，其形成在所述半导体层上面；阳极电极，其经由形成于所述绝缘层上的接触孔与所述第一及第二阳极扩散层连接，且与所述第一阳极扩散层和第二阳极扩散层之间的所述半导体层肖特基接合；反向导电类型的第三阳极扩散层，其在所述第二阳极扩散层和所述阴极扩散层之间的所述半导体层上经由所述绝缘层与所述阳极电极或连接所述阳极电极的金属层电容耦合。因此，在本发明中，由于保护二极管以低于电路元件的顺向电压(Vf)ON动作(导通动作)，故可以保护电路元件不受过电压破坏。另外，在阳极区域中将第3阳极扩散层配置在最外层。根据该结构，可防止阳极电极端部的耐压恶化，保护二极管可维持所希望的耐压特性。
本发明的半导体装置，其特征在于，在所述半导体层的所述第二阳极扩散层上方配置有通过开设所述接触孔而形成的所述阳极电极的端部。因此，在本发明中，可将阳极电极端部下方的耗尽层的曲率变化减小，防止电场集中，并可防止保护二极管的耐压恶化。
本发明的半导体装置，其特征在于，所述第三阳极扩散层由杂质浓度不同的至少两种反向导电类型的扩散层构成。因此，在本发明中，可防止第三阳极扩散层完全被耗尽层充满，第三阳极扩散层与阳极电极或连接阳极电极的金属层电容耦合。根据该结构，第三阳极扩散层成为施加了低电位的状态，保护二极管可维持所希望的耐压特性。
本发明的半导体装置，其特征在于，杂质浓度低的所述反向导电类型的扩散层比杂质浓度高的所述反向导电类型的扩散层更向所述阴极扩散层侧延伸。因此，在本发明中，在第三阳极扩散层，杂质浓度低的反向导电类型的扩散层比杂质浓度高的反向导电类型的扩散层更向阴极扩散层侧延伸。根据该结构，可减小耗尽层的终端区域上的曲率变化，防止电场集中。并且，可提高保护二极管的耐压特性。
本发明的半导体装置，其特征在于，在所述阴极扩散层上重叠形成反向导电类型的排出用扩散层，在所述反向导电类型的排出用扩散层上连接阴极电极。因此，在本发明中，在保护二极管动作时，经由阴极扩散层，通过再结合而将半导体层内的自由载流子(空穴)消除。另外，可经由施加了阴极电位的反向导电类型的排出用扩散层将半导体层内的自由载流子(空穴)排出。根据该结构，可降低反向回复电流的时间变化率(di/dt)的绝对值，防止保护二极管的破坏。
本发明的半导体装置，其特征在于，所述第二阳极扩散层包围所述第一阳极扩散层周围而进行配置，并且所述第一阳极扩散层比所述第二阳极扩散层扩散至更深部。因此，在本发明中，第一阳极扩散层扩散到深部。根据该结构，加大第一阳极扩散层和第二阳极扩散层的离开距离，并较宽地形成肖特基结区域。并且，可防止保护二极管的高频特性的恶化，可提高肖特基二极管上的电流能力。
本发明的半导体装置，其特征在于，在所述阳极电极上方配置有向所述阳极电极施加阳极电位的布线层用的接触孔。因此，在本发明中，可抑制布线向阳极电极的引绕，缩小布线图案的面积。
在本发明的半导体装置中，在施加了所述阳极电位的布线层下方的所述半导体层上配置有与所述阴极扩散层同电位的电场阻断膜，所述电场阻断膜配置在施加了所述阳极电位的布线层与所述阴极扩散层交叉的区域。因此，在本发明中，电场阻断膜相对施加有阳极电位的布线层具有屏蔽效果，可防止阴极区域反转，阳极区域和隔离区域发生短路的情况。
在本发明中，在半导体层上形成有将齐纳二极管和肖特基势垒二极管并列配置的保护二极管。保护二极管利用肖特基势垒二极管的低顺向电压(Vf)特性。并且，保护二极管与所希望的电路元件并列连接。通过该结构，在向电路元件施加过电压时，保护二极管比电路元件先动作，可防止电路元件被破坏。
另外，在本发明中，在肖特基势垒用金属层的端部下方形成有P型扩散层。并且，在比该P型扩散层更接近阴极区域侧形成有浮置状态的P型扩散层。通过该结构，在保护二极管上施加了反向偏压时，减小肖特基势垒用金属层的端部下方的耗尽层的曲率变化，提高耐压特性。
在本发明中，浮置状态的P型扩散层由杂质浓度低的扩散层和杂质浓度高的扩散层形成。通过该结构，浮置状态的P型扩散层与阳极电极等电容耦合，并在P型扩散层上施加与阳极电位不同的电位。
在本发明中，构成浮置状态的P型扩散层的杂质浓度低的扩散层比杂质浓度高的扩散层更向阴极电极侧延伸。通过该结构，向保护二极管施加反向偏压时，耗尽层的终端区域上的曲率变化减小，可提高耐压特性。
在本发明中，在阴极区域形成有施加了阴极电位的P型扩散层。通过该结构，在保护二极管动作时，可降低半导体层内的自由载流子(空穴)的浓度。并且，可减小反向回复电流的时间变化率(di/dt)的绝对值，防止保护二极管的破坏。
另外，在本发明中，浅度扩散的P型扩散层包围深度扩散的P型扩散层周围而形成。在两个扩散层上施加阳极电位，在两扩散层之间的半导体层表面上形成有肖特基结。通过该结构，可以较宽地形成肖特基结区域，可提高肖特基二极管的电流能力。
图1(A)、(B)是说明本发明实施方式的保护二极管的剖面图；图2(A)、(B)是说明本发明实施方式的PN二极管的剖面图；图3是说明本发明实施方式的保护二极管和PN二极管的顺向电压(Vf)的图；图4是说明组装有本发明实施方式的保护二极管的电路的图；图5是说明本发明实施方式的保护二极管和PN二极管的寄生电容值的图；图6(A)是说明本发明实施方式的保护二极管的反向偏压状态的电位分布的图，(B)是说明本发明实施方式的保护二极管上的碰撞电离发生区域的图；图7是说明本发明实施方式的保护二极管和PN二极管的自由载流子(空穴)的浓度分布的图；图8是说明本发明实施方式的保护二极管的平面图。
符号说明1 保护二极管2 P型单晶硅衬底3 N型外延层5 P型扩散层7 N型扩散层9 P型扩散层
10 P型扩散层11 P型扩散层12 P型扩散层14 肖特基势垒用金属层18 金属层20 端部21 硅化物层具体实施方式
下面，参照附图1～7详细说明本发明的半导体装置的一实施方式。图1(A)及(B)是说明本实施方式的保护二极管的剖面图。图2(A)及(B)是说明本实施方式的PN二极管的剖面图。图3是说明本实施方式的保护二极管和PN二极管的顺向电压(Vf)的图。图4是说明组装有本实施方式的保护二极管的电路的图。图5是说明本实施方式的保护二极管和PN二极管的寄生电容值的图。图6(A)是关于本实施方式的保护二极管，说明反向偏压状态的电位分布的图。图6(B)是说明本实施方式的保护二极管上的碰撞电离发生区域的图。图7是说明本实施方式的保护二极管和PN二极管的自由载流子(空穴)的浓度分布的图。图8是说明本实施方式的保护二极管的剖面图。
如图1(A)所示，并列配置有PN二极管和肖特基势垒二极管的保护二极管1的结构主要包括P型单晶硅衬底2；N型外延层3；N型埋入扩散层4；作为阳极区域使用的P型扩散层5、6；作为阴极区域使用的N型扩散层7、8；P型扩散层9、10、11、12、13；作为阳极电极使用的肖特基势垒用金属层14；作为阴极电极使用的金属层15；绝缘层16、17；与阳极电极连接的金属层18。
N型外延层3堆积在P型单晶硅衬底2上面。另外，本实施方式中的外延层3对应于本发明的“半导体层”。并且，本实施方式中表示了在衬底2上形成有一层外延层3的情况，而本发明不限于此。例如，作为本发明的“半导体层”，也可以是在衬底上面层积有多个外延层的情况。并且，作为本发明的“半导体层”，也可以仅仅是衬底，而作为衬底，也可以是N型单晶硅衬底、化合物半导体衬底。
N型埋入扩散层4形成在衬底2及外延层3这两个区域。如图所示，N型埋入扩散层4在被隔离区域19划分的保护二极管1的形成区域上形成。
P型扩散层5、6形成在外延层3上。P型扩散层5通过例如其表面杂质浓度为1.0E16～17(/cm2)左右、扩散深度为5～6(μm)左右的扩散条件形成。P型扩散层6通过例如其表面杂质浓度为1.0E19～20(/cm2)左右、扩散深度为1～3(μm)左右的扩散条件形成。并且，P型扩散层5形成N型外延层3和PN结区域，P型扩散层5、6被用作为PN二极管的阳极区域。另外，本实施方式的P型扩散层5、6对应本发明的“反向导电类型的第一阳极扩散层”。但是，作为本发明的“反向导电类型的第一阳极扩散层”，也可以仅是P型扩散层5或P型扩散层6。并且，也可以在P型扩散层5、6上形成例如其表面杂质浓度为1.0E17～18(/cm2)左右、扩散深度为2～4(μm)左右的P型扩散层，形成3重扩散结构。
N型扩散层7、8在外延层3上包围P型扩散层5的周围而形成一环状。N型扩散层7、8和N型外延层3被用作为PN二极管及肖特基势垒二极管的阴极区域。并且，通过将N型扩散层7形成为宽扩散区域，降低寄生电阻值。另一方面，N型扩散层8是窄扩散区域，而通过形成为杂质浓度高的区域，谋求低电阻化。另外，本实施方式的N型扩散层7、8对应本发明的“一导电类型的阴极扩散层”。但是，作为本发明的“一导电类型的阴极扩散区域”，可以仅是N型扩散层5，也可以是三重扩散结构等多层扩散结构。
P型扩散层9在外延层3上包围P型扩散层5的周围而形成一环状。P型扩散层9通过例如其表面杂质浓度为1.0E15～16(/cm2)左右、扩散深度为1～3(μm)左右的扩散条件形成。P型扩散层9形成在成为阳极电极的肖特基势垒用金属层14的端部20的下方。将肖特基势垒用金属层14的端部20上的电场集中缓和，并提高保护二极管1的耐压特性。另外，本实施方式的P型扩散层9对应本发明的“反向导电类型的第二阳极扩散层”。但是，作为本发明的“反向导电类型的第二阳极扩散层”，也可以形成三重扩散结构等多重扩散结构。
P型扩散层10、11使其形成区域重叠并形成在比P型扩散层9更靠近N型扩散层7侧。P型扩散层10、11包围P型扩散层5的周围而形成一环状。P型扩散层10通过例如其表面杂质浓度为1.0E15～16(/cm2)左右、扩散深度为1～3(μm)左右的扩散条件形成。并且，P型扩散层11通过例如其表面杂质浓度为1.0E17～18(/cm2)左右、扩散深度为2～4(μm)左右的扩散条件形成。并且，P型扩散层10、11作为浮置扩散层形成。另外，后文中详细叙述，在P型扩散层10上重叠形成有杂质浓度比P型扩散层10高的P型扩散层11。通过该结构，可防止向保护二极管1施加反向偏压时P型扩散层10、11重叠的区域被耗尽层充满的情况。其结果，P型扩散层10、11重叠的区域可维持与金属层18或肖特基势垒用金属层14电容耦合的状态。另外，本实施方式的P型扩散层10、11对应本发明的“反向导电类型的第三阳极扩散层”。但是，作为本发明的“反向导电类型的第三阳极扩散层”，只要是至少P型扩散层的一部分区域未被耗尽层充满的扩散结构即可，在该条件下可进行任意的设计变更。
P型扩散层12、13重叠其形成区域而形成在N型扩散层7上。P型扩散层12、13包围P型扩散层5的周围而形成一环状。P型扩散层12通过例如其表面杂质浓度为1.0E16～17(/cm2)左右、扩散深度为5～6(μm)左右的扩散条件形成。P型扩散层13通过例如其表面杂质浓度为1.0E19～20(/cm2)左右、扩散深度为1～3(μm)左右的扩散条件形成。并且，N型扩散层8和P型扩散层13与作为阴极电极使用的金属层15接触。通过该结构，P型扩散层12、13与N型扩散层7、8成为同电位。另外，本实施方式的P型扩散层12、13对应本发明的“反向导电类型的排出用扩散层”。但是，作为本发明的“反向导电类型的排出用扩散层”，也可以仅是P型扩散层5，另外，还可以是三重扩散结构等多重扩散结构。
肖特基势垒用金属层14形成在外延层3上面。肖特基势垒用金属层14例如在钛(Ti)层上面堆积钛氮化物(TiN)层。如粗线所示，在位于P型扩散层5和P型扩散层9之间的外延层3的表面上形成有钛硅化物(TiSi2)层即硅化物层21。并且，由肖特基势垒用金属层14的硅化物层21和外延层3构成肖特基势垒二极管。另外，也可以代替钛(Ti)层而使用钨(W)、钼(Mo)、钽(Ta)、钴(Co)、镍(Ni)、白金(Pt)等金属。此时，作为硅化物层20，形成有钨硅化物(WSi2)层、钼硅化物(MoSi2)层、钴硅化物(CoSi2)层、镍硅化物(NiSi2)层、白金硅化物(PtSi2)层等。
金属层15形成在外延层3上面。金属层15是例如在势垒金属层之上层积有铝硅(AlSi)层、铝铜(AlCu)层或铝硅铜(AlSiCu)层的结构。并且，金属层15用作为阴极电极，在N型扩散层8及P型扩散层13上施加有阴极电位。
绝缘层16、17形成在外延层3上方。绝缘层16、17例如选择性地层积硅氧化膜、硅氮化膜、TEOS(Tetra-Ethyl-Orso-Silicate)膜、BPSG(BoronPhosPho Silicate Glass)膜、SOG(SPin On Glass)膜等而形成。在绝缘层16上形成有接触孔22。接触孔22由肖特基势垒用金属层14埋设，并且肖特基势垒用金属层14被用作为阳极电极。另外，本实施方式的绝缘层16、17对应本发明的“绝缘层”。但是，作为本发明的“绝缘层”，只要是选择性地层积了所述硅氧化膜等的膜即可。
金属层18覆盖P型扩散层10、11的形成区域上方而形成在绝缘层17上面。绝缘层18是例如在势垒金属层上层积了铝硅(AlSi)层、铝铜(AlCu)层或铝硅铜(AlSiCu)层的结构。绝缘层18对形成于绝缘层17上的接触孔23进行埋设，与肖特基势垒用金属层14连接。通过该结构，至少P型扩散层10、11重叠的区域的一部分经由绝缘层16、17、场氧化膜23等与金属层18电容耦合。并且，至少在P型扩散层10、11重叠的区域的一部分上施加比阳极电极多少高一些的希望的电位。至少P型扩散层10、11重叠的区域的一部分与N型外延层3构成反向偏压状态，提高保护二极管1的耐压特性。
另外，在本实施方式中，如图1(B)所示，肖特基势垒用金属层14也可以如图1(A)所示的金属层18那样，覆盖P型扩散层10、11的形成区域上方而形成。在这种情况下，至少P型扩散层10、11重叠的区域的一部分经由绝缘层16、场氧化膜24等与肖特基势垒用金属层14电容耦合。并且，至少在P型扩散层10、11重叠的区域的一部分上，例如可通过调整绝缘层16、17等的膜厚而施加与阳极电极不同的电位，可调整保护二极管1的耐压特性。
图2(A)中表示PN二极管31。另外，PN二极管31具有与图1中所示的保护二极管1大致相同的耐压特性的结构。下面，说明其结构。
N型外延层33堆积在P型单晶硅衬底32上面。N型埋入扩散层34形成在衬底32和外延层33这两个区域上。P型扩散层35、36、37形成在外延层33上。P型扩散层35、36与N型外延层33形成PN结区域，P型扩散层35、36、37作为PN二极管的阳极区域使用。
N型扩散层38、39形成在外延层33上。N型扩散层38、39和N型外延层33被作为PN二极管的阴极区域使用。并且，P型扩散层40、41形成在N型扩散层38上。
绝缘层42形成在外延层33上面，在绝缘层42上形成有接触孔43、44。金属层45经由接触孔43与P型扩散层37连接，并用作为阳极电极。金属层46经由接触孔44与N型扩散层39、P型扩散层41连接，并用作为阴极电极。
绝缘层47形成在绝缘层42上，在绝缘层47上形成有接触孔48。金属层49经由接触孔48与金属层45连接。并且，金属层49覆盖P型扩散层36的形成区域上方而形成，具有场板效果。
另外，在本实施方式中，如图2(B)所示，金属层45也可以如图2(A)所示的金属层49那样，覆盖P型扩散层36的形成区域上方而形成。
接着，在图3中，用实线表示保护二极管1的顺向电压(Vf)，用虚线表示PN二极管31的顺向电压(Vf)。
如参照图1所述的那样，在保护二极管1上并列配置有PN二极管和肖特基势垒二极管。根据该结构可知，例如在Vf小于或等于0.8(V)时，保护二极管1的顺向电流(If)大于PN二极管31，电流能力好。另一方面，例如If为1.0E-8(A)时，保护二极管1以低于PN二极管31的低电位驱动。即，根据该元件特性，通过将与输出端子连接的MOS晶体管等和保护二极管1并列连接，例如保护MOS晶体管等不受到例如在阴极射线管(ブラゥン)间放电时或电动机负荷等的L负荷断开时产生的过电压等的破坏。
具体地说，图4中表示如下的电路，即，在电源线(Vcc)和接地(GND)之间串联连接N沟道型MOS晶体管X、Y，并且MOS晶体管X的源极电极和MOS晶体管Y的漏极电极与输出端子连接。
在此，说明在电源线(Vcc)和输出端子之间未连接保护二极管1的电路的输出端子上施加过电压的情况。在未施加反向偏压的状态的MOS晶体管X的源极-漏极之间，通过过电压而施加顺向偏压。此时，在源极-漏极之间流过大于或等于容许值的电流，PN结区域被破坏，MOS晶体管X被破坏。
但是，在本实施方式中，在电源线(Vcc)和输出端子之间并列连接有保护二极管1和MOS晶体管X。此时，如参照图3所述那样，若在输出端子上施加过电压，则保护二极管1先动作，可使由过电压产生的大部分电流通过保护二极管1流向电源线(Vcc)。结果，将由于过电压而在MOS晶体管X的源极-漏极间流过的电流减少，可防止PN结区域的破坏。
接着，在图5中表示施加在阳极电极上的电压和寄生电容C(fF)的关系。并且，用实线表示保护二极管1，用虚线表示PN二极管31。
如参照图1所述的那样，在保护二极管1上并列配置PN二极管和肖特基势垒二极管。并且，在保护二极管1上，与PN二极管31相比，形成于外延层3上的PN结区域少。通过该结构，在施加了反向偏压时，保护二极管1的寄生电容变得比PN二极管31的寄生电容少。并且，保护二极管1通过寄生电容的减少，可降低高频信号的泄漏。例如，图4所示的电路组装入高频电路的输出部时，保护二极管1比PN二极管31更能降低高频特性的恶化。
接着，在图6(A)中，粗实线表示耗尽层的端部区域，虚线表示等电位线，点划线表示328(V)的等电位线。如图所示，在P型扩散层10、11上具有作为浮置扩散层形成的且施加有比阳极电位稍高的电位的区域。P型扩散层10、11重叠的区域为高杂质浓度区域，如实线所示，存在有被耗尽层未充满的区域。并且，如上所述，这是由于未被耗尽层充满的P型扩散层10、11与金属层18电容耦合。
另外，容易发生电场集中的肖特基势垒用金属层14的端部20由P型扩散层9保护。如上所述，P型扩散层为低杂质浓度，如图所示，P型扩散层9被耗尽层充满。但是，P型扩散层9位于未被耗尽层充满的P型扩散层5、6和P型扩散层10、11之间。通过该结构，在肖特基势垒用金属层14的端部20下方，等电位线的间隔不变窄，成为难以发生电场集中的状态。也就是说，P型扩散层9通过从P型扩散层5、6和外延层3的边界扩展的耗尽层和从P型扩散层10、11和外延层3的边界扩展的耗尽层而得到保护。
P型扩散层10、11中，使P型扩散层10向阴极电极侧延伸。如上所示，P型扩散层10为低杂质浓度，如图所示，未被耗尽层充满。并且，在形成有P型扩散层10的区域，等电位线的间隔缓慢地推移。即，被耗尽层充满的P型扩散层10配置在阳极电极侧的最外周。通过该结构，如图所示，减小耗尽层的终端区域中的曲率变化，提高保护二极管1的耐压特性。其结果，改善由形成肖特基势垒二极管而引起的耐压恶化的问题，实现基于肖特基势垒二极管的低顺向电压(Vf)的驱动。
如图6(B)的阴影线区域中所示，在位于阴极电极侧的P型扩散层10与P型扩散层11交叉的区域附近发生碰撞电离。从该图中也可得知，通过形成P型扩散层10、11，防止容易发生电场集中的肖特基势垒用金属层14的端部20上的耐压恶化。
接着，图7中，实线表示保护二极管1的A-A剖面(参照图1(A))中的自由载流子(空穴)的浓度分布，虚线表示PN二极管31的B-B剖面(参照图2(A))中的自由载流子(空穴)的浓度分布。另外，纵轴表示外延层内的自由载流子(空穴)的浓度，横轴表示从阳极区域离开的距离。并且，图中表示在保护二极管1及PN二极管31上分别施加Vf＝0.8(V)的状态下的浓度分布。
首先，如图1所示，保护二极管1动作时，在P型扩散层5和N型外延层3的PN结区域施加顺向电压(Vf)，并在外延层3上从P型扩散层5注入自由载流子(空穴)。另一方面，如图2所示，PN二极管31动作时，同样在P型扩散层34和N型外延层33的PN结区域施加顺向电压(Vf)，并在外延层33上从P型扩散层34注入自由载流子(空穴)。即，保护二极管1及PN二极管31二者在P型扩散层5、34的附近区域形成大致相同的自由载流子(空穴)的浓度。
然后，如图1所示，在保护二极管1中，通过形成肖特基势垒二极管，P型扩散层9及P型扩散层10、11分离而形成。通过该结构，施加顺向电压(Vf)的PN结区域减少，并且注入到N型外延层3上的自由载流子(空穴)减少。其结果，与PN二极管31相比，在保护二极管1中，从P型扩散层5离开的区域中，自由载流子(空穴)的浓度降低。另外，在外延层3中，通过分布自由载流子(空穴)而引起导电性特性测定调制(伝導度変調)，主电流以低ON电阻流通。并且，可解决ON电阻值大的肖特基势垒二极管的问题。
最后，如图1所示，保护二极管1的阴极区域形成为由N型扩散层7、8构成的双重扩散结构。通过该结构，在N型扩散层7附近区域，从P型扩散层5注入的自由载流子(空穴)与从N型扩散层7、8注入的自由载流子(电子)再结合。此时，可通过使N型扩散层7较大地扩散，促进再结合。
另外，在保护二极管1中，在N型扩散层7上形成有施加了阴极电位的P型扩散层12、13。并且，不进行上述再结合，到达P型扩散层12、13的自由载流子(空穴)从P型扩散层12、13向外延层3外排出。其结果，阴极区域附近的自由载流子(空穴)的浓度大幅度下降，还可降低外延层3内的自由载流子(空穴)的浓度。另一方面，如图2所示，PN二极管31的阴极区域也具有相同的结构，阴极区域附近的自由载流子(空穴)的浓度大幅度下降。
如上所述，在保护二极管1形成肖特基势垒二极管，且形成容易从外延层3排出自由载流子(空穴)的阴极区域。通过该结构，可降低蓄积于保护二极管1的PN结区域附近的自由载流子(空穴)的浓度。其结果，在保护二极管1断开时，减小反向回复电流的时间变化率(di/dt)的绝对值，可得到软恢复特性(ンフトリカバリ一特性)。并且，可防止由反向回复电流的时间变化率(di/dt)引起的保护二极管1的破坏。
如图8所示，保护二极管1例如形成为椭圆形。在椭圆形的直线区域L，在中心区域上配置有作为阳极区域使用的P型扩散层5(由实线包围的区域)。并且，在椭圆形的直线区域L及曲线区域R上，包围P型扩散层5的周围而将P型扩散层9(由点划线包围的区域)形成一环状。如上所述，P型扩散层9将肖特基势垒用金属层14(参照图1)的端部20(参照图1)上的电场集中缓和，提高保护二极管1的耐压特性。
在椭圆形的直线区域L及曲线区域R上，包围P型扩散层9的周围而将P型扩散层10(由点划线包围的区域)、11(由双点划线包围的区域)形成一环状。如上所述，P型扩散层10、11作为浮置扩散层使用。
在椭圆形的直线区域L及曲线区域R上，包围P型扩散层10的周围而将用作为阴极区域的N型扩散层7(由三点划线包围的区域)形成为一环状。并且，在形成有N型扩散层7的区域上，重叠其形成区域而一环状地形成有P型扩散层12(由四点划线包围的区域)。另外，虽未作图示，在P型扩散层5上，重叠其形成区域而形成有P型扩散层6(参照图1)。并且，在N型扩散层7上，重叠其形成区域地形成有N型扩散层8(参照图1)及P型扩散层13(参照图1)。
通过该结构，保护二极管1在椭圆形的直线区域L及曲线区域R中可通过电流，提高电流能力。另外，在椭圆形的曲线区域R中，根据其曲线形状及P型扩散层9，电场集中得到缓和，可提高保护二极管1的耐压特性。通过将保护二极管1形成为椭圆形，可缩小元件尺寸。
如图所示，从P型扩散层5开设至P型扩散层9的一部分而形成有接触孔22(参照图1)。经由接触孔22，肖特基势垒用金属层14与P型扩散层5、N型外延层3(参照图1)及P型扩散层9连接。如上所述，肖特基势垒用金属层14直接形成在外延层3(参照图1)上面。并且，肖特基势垒用金属层14在接触孔22内的宽区域以维持平坦性的状态形成。通过该结构，可在肖特基势垒用金属层14的正上面形成金属层18与肖特基势垒用金属层14连接的接触孔23。即，在肖特基势垒用金属层14用的接触孔22上形成有接触孔23。其结果，可抑制布线向肖特基势垒用金属层14引绕，可缩小布线图案面积。另外，在图8的说明中，对与图1所示的结构要素相同的结构要素，使用同样的符号。并且，在图8中的括号内表示该相同符号。
最后，在椭圆形的曲线区域R，在施加了阳极电位的布线层(未图示)的下方、至少施加了阳极电位的布线层与N型扩散层7交叉的区域，配置有电场阻断膜51。电场阻断膜51例如通过与形成MOS晶体管(未图示)的栅极电极的工序共同的工序形成，并由多晶硅膜形成。并且，经由形成于外延层3和电场阻断膜51之间的绝缘层上的接触孔52、53，电场阻断膜51与作为阴极区域的扩散层连接。即，在电场阻断膜51上施加有实质上与阴极电位相同的电位。通过该结构，电场阻断膜51对于施加了阳极电位的布线层具有屏蔽效果。并且，可防止由于阴极电位和阳极电位之间的电位差而使阴极区域反转，并且阳极区域和隔离区域19(参照图1)发生短路的情况。
在本实施方式中，对作为阳极区域使用的P型扩散层5和P型扩散层9之间形成硅化物层21的情况进行了说明。根据该结构，通过P型扩散层5比P型扩散层9扩散得更深，使P型扩散层5的底面从外延层3表面向垂直方向离开很多。并且，从P型扩散层5和外延层3的边界扩张的耗尽层向水平方向的宽区域扩张。其结果，可加大P型扩散层5与P型扩散层7的离开距离，扩大硅化物层21的形成区域。结果，可不增加与阳极电极连接的P型扩散层，提高肖特基势垒二极管上的电流能力。另外，通过抑制PN结区域的增加，可抑制寄生电容的增加，防止高频特性的恶化。但是本发明不限于此。为了提高保护二极管中的肖特基势垒二极管的顺向电压(Vf)特性，将P型扩散层5和P型扩散层9之间扩宽，将硅化物层21形成在宽区域上。并且，也可在P型扩散层5和P型扩散层9之间，以大致一定间隔配置重新施加阳极电位的P型扩散层。此时，通过多个P型扩散区域，减小硅化物层21形成区域上的耗尽层的曲率变化，可维持保护二极管的耐压特性。除此之外，在不脱离本发明目的的范围内，可进行各种变更。
权利要求
1.一种半导体装置，其特征在于，包括反向导电类型的第一及第二阳极扩散层，其在一导电类型的半导体层上分隔而形成；一导电类型的阴极扩散层，其形成在所述半导体层上；绝缘层，其形成在所述半导体层上面；阳极电极，其经由形成于所述绝缘层上的接触孔与所述第一及第二阳极扩散层连接，且与所述第一阳极扩散层和第二阳极扩散层之间的所述半导体层肖特基接合；反向导电类型的第三阳极扩散层，其在所述第二阳极扩散层和所述阴极扩散层之间的所述半导体层上经由所述绝缘层与所述阳极电极或连接所述阳极电极的金属层电容耦合。
2.如权利要求1所述的半导体装置，其特征在于，在所述半导体层的所述第二阳极扩散层上方配置有通过开设所述接触孔而形成的所述阳极电极的端部。
3.如权利要求1所述的半导体装置，其特征在于，所述第三阳极扩散层由杂质浓度不同的至少两种反向导电类型的扩散层形成。
4.如权利要求3所述的半导体装置，其特征在于，杂质浓度低的所述反向导电类型的扩散层比杂质浓度高的所述反向导电类型的扩散层更向所述阴极扩散层侧延伸。
5.如权利要求1所述的半导体装置，其特征在于，在所述阴极扩散层上重叠形成有反向导电类型的排出用扩散层，并且在所述反向导电类型的排出用扩散层上连接有阴极电极。
6.如权利要求1所述的半导体装置，其特征在于，所述第二阳极扩散层包围所述第一阳极扩散层周围而进行配置，且所述第一阳极扩散层比所述第二阳极扩散层扩散至更深部。
7.如权利要求1所述的半导体装置，其特征在于，在所述阳极电极上方配置有向所述阳极电极施加阳极电位的布线层用的接触孔。
8.如权利要求7所述的半导体装置，其特征在于，在施加了所述阳极电位的布线层下方的所述半导体层上配置有与所述阴极扩散层同电位的电场阻断膜，所述电场阻断膜配置在施加了所述阳极电位的布线层与所述阴极扩散层交叉的区域上。
全文摘要
本发明提供一种半导体装置。在现有的半导体装置中，存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且，在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11)，与施加了阳极电位的金属层(18)电容耦合。通过该结构，减小耗尽层的大的曲率变化，提高保护二极管(1)的耐压特性。
文档编号H01L29/861GK1855550SQ20061007380
公开日2006年11月1日 申请日期2006年3月30日 优先权日2005年3月30日
发明者菊地修一, 大川重明, 中谷清史, 高桥利幸 申请人:三洋电机株式会社