专利名称：低温多晶硅薄膜晶体管结构及其制造方法
技术领域：
本发明涉及半导体工艺，特别是涉及一种低温多晶硅薄膜晶体管的制造方法。
背景技术：
在平面显示器例如液晶显示器(LCD)、有机电致发光显示器或无机电致发光显示器中，薄膜晶体管一般是用做开关元件来控制像素的作业，或是用做驱动元件来驱动像素。薄膜晶体管依其硅薄膜性质通常可分成非晶硅(a-Si)与多晶硅(poly-Si)两种。与非晶硅薄膜晶体管相比较，多晶硅薄膜晶体管有更高的电子迁移率、更佳的液晶特性以及较少的漏电流。因此，利用多晶硅薄膜晶体管制造的显示器会有较高的分辨率以及较快的反应速度。然而，多晶硅薄膜晶体管的工艺却也有许多缺点，例如合格率较差、工艺复杂、成本较高。公知制造多晶硅薄膜的方法之一为利用准分子激光退火(excimer laser annealing)，其缺点在于激光的高成本与工艺不稳定。相反地，非晶硅薄膜晶体管却能以较低的成本与较简单且发展已成熟的工艺来制备。然而，随着显示器的尺寸越来越大、对电气及液晶特性的要求越来越高，使得传统非晶硅薄膜晶体管的工艺已无法满足大尺寸显示器的需求。低温多晶硅薄膜晶体管及其工艺乃应运而生。
图1A至1D所示为制造低温多晶硅薄膜晶体管的公知方法之一。请参阅图1A，首先提供一个基体11。于基体11上形成一个图案化第一导体层12。接着在图案化第一导体层12上形成一层第一绝缘层13。于第一绝缘层13上形成一层多晶硅薄膜层14。然后于多晶硅薄膜层14上形成一层掺杂的多晶硅薄膜层16。
请参阅图1B，接着定义出包含一层图案化多晶硅薄膜层141与一层图案化掺杂的多晶硅薄膜层161的主动区。其后，请参阅图1C，于主动区上形成一层图案化第二导体层17，通过开口18曝露出图案化掺杂的多晶硅薄膜层151的局部。接着，请参阅图1D，对曝露出图案化掺杂的多晶硅薄膜层161的局部予以刻蚀，通过该开口18曝露出图案化多晶硅薄膜层141的局部。虚线所示为此低温多晶硅薄膜晶体管作业时的电流I0路径。电流I0是由图案化第二导体层17、刻蚀后的图案化掺杂的多晶硅薄膜层162的一侧流入，通过图案化多晶硅薄膜层141，然后由图案化第二导体层17、刻蚀后的图案化掺杂的多晶硅薄膜层162的另一侧流出。此公知方法的缺点在于刻蚀图案化掺杂的多晶硅薄膜层151以曝露出图案化多晶硅薄膜层141的局部时，请参阅图1D，可能损及图案化多晶硅薄膜层141的表面140，因而增加表面140的粗糙度，从而使电流I0减小。另外，图案化掺杂的多晶硅薄膜层161具有一定厚度，其刻蚀需一段时间。因此希望能有一种制造低温多晶硅薄膜晶体管的方法来克服上述的缺点，也希望能减少刻蚀图案化掺杂的多晶硅薄膜层161所需的时间。
发明内容
根据本发明其一具体实施例，在此提供一种制造低温多晶硅薄膜晶体管的方法，其包含提供一个基体；于基体上形成一个图案化第一导体层；于图案化第一导体层上形成一层第一绝缘层；于第一绝缘层上形成一层多晶硅薄膜层；于多晶硅薄膜层上形成一层第二绝缘层；将多晶硅薄膜层与第二绝缘层予以图案化以形成一个图案化多晶硅薄膜层与一个位于图案化多晶硅薄膜层上的图案化第二绝缘层；于图案化第二绝缘层上形成一层掺杂的多晶硅薄膜层；于掺杂的多晶硅薄膜层上形成一个图案化第二导体层，该图案化第二导体层曝露出位于图案化第二绝缘层上方的掺杂的多晶硅薄膜层的局部；以及将曝露出的掺杂的多晶硅薄膜层的局部予以移除使曝露出图案化第二绝缘层的局部。
本发明亦提供一种制造低温多晶硅薄膜晶体管的方法，其包含提供一个基体；于基体上形成一个图案化第一导体层；于图案化第一导体层上形成一层第一绝缘层；于第一绝缘层上沉积一层多晶硅薄膜层；于多晶硅薄膜层上沉积一层第二绝缘层；以非等向性刻蚀将第二绝缘层予以图案化以形成一个图案化第二绝缘层；以非等向性刻蚀将多晶硅薄膜层予以图案化以形成一个位于图案化第二绝缘层下的图案化多晶硅薄膜层；于图案化第二绝缘层上形成一层掺杂的多晶硅薄膜层；于掺杂的多晶硅薄膜层上形成一个图案化第二导体层，该图案化第二导体层曝露出位于图案化第二绝缘层上方的掺杂的多晶硅薄膜层的局部；以及将曝露出的掺杂的多晶硅薄膜层的局部予以移除使曝露出图案化第二绝缘层的局部。
进一步根据本发明，在此提供一种低温多晶硅薄膜晶体管结构，其包含一个基体；一个位于基体上的图案化第一导体层；一个位于图案化第一导体层上的第一绝缘层；一个位于第一绝缘层上的图案化多晶硅薄膜层；一个于图案化多晶硅薄膜层上的图案化第二绝缘层；一个位于图案化第二绝缘层上的图案化掺杂的多晶硅薄膜层，该图案化掺杂的多晶硅薄膜层具有开口使曝露出图案化第二绝缘层的局部；以及一个位于图案化掺杂的多晶硅薄膜层上的图案化第二导体层，该图案化第二导体层通过该开口使曝露出图案化第二绝缘层的局部。
当并同各随附附图而阅览时，即可更佳了解本发明各较佳具体实施例的前揭摘要以及上文详细说明。为达说明本发明的目的，各附图中里图绘有现属较佳的各具体实施例。然应了解本发明并不限于所绘的精确排置方式及设备装置。
图1A至1D所示为制造低温多晶硅薄膜晶体管的公知方法之一；图2A至2F为根据本发明其一具体实施例的制造低温多晶硅薄膜晶体管的方法；图3A至3F为根据本发明另一具体实施例的制造低温多晶硅薄膜晶体管的方法。
主要元件符号说明11基体12图案化第一导体层13第一绝缘层14多晶硅薄膜层16掺杂的多晶硅薄膜层17图案化第二导体层18开口21基体22图案化第一导体层23第一绝缘层24多晶硅薄膜层25第二绝缘层26掺杂的多晶硅薄膜层27图案化第二导体层28开口29接触孔31基体
32图案化第一导体层33第一绝缘层34多晶硅薄膜层35第二绝缘层36掺杂的多晶硅薄膜层37图案化第二导体层38开口39接触孔140 表面141 图案化多晶硅薄膜层161 图案化掺杂的多晶硅薄膜层刻蚀后的图案化掺杂的多晶162硅薄膜层221 图案化第一导体层的一段241 图案化多晶硅薄膜层251 图案化第二绝缘层261 图案化掺杂的多晶硅薄膜层321 图案化第一导体层的一段341 图案化多晶硅薄膜层351 图案化第二绝缘层361 图案化掺杂的多晶硅薄膜层具体实施方式
图2A至2F为根据本发明其一具体实施例的制造低温多晶硅薄膜晶体管的方法。请参阅图2A，首先提供一个基体21，例如玻璃基板，但不限定于玻璃基板。基体21的厚度约为0.3至07厘米(mm)，但也可稍薄或稍厚。于基体21上形成一个图案化第一导体层22，例如可利用公知的物理汽相沉积(PVD)或溅镀工艺于基体21先形成一层第一导体层，然后利用公知的图案化工艺，例如光刻与刻蚀，将此第一导体层予以图案化。图案化第一导体层22的厚度约为2000至3000埃()，但也可稍薄或稍厚。适合做为图案化第一导体层22的材料包含但不限定于铜(Cu)、铬(Cr)、钼(Mo)、钼钨(MoW)以及钛铝钛(TiAlTi)、钼铝钼(MoAlMo)、或铬铝铬(CrAlCr)的复层结构。图案化第一导体层22是做为此制造中的低温多晶硅薄膜晶体管的栅极。
接着在图案化第一导体层22上形成一层第一绝缘层23，例如可利用公知的化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺来制备。第一绝缘层23的厚度约为3000至4500埃()，但也可稍薄或稍厚。适合做为第一绝缘层23的材料包含但不限定于氮化硅(silicon nitride)、二氧化硅(silicon oxide)及氮氧化硅(silicon oxynitride)。第一绝缘层23是做为此制造中的低温多晶硅薄膜晶体管的栅极氧化物。
然后于第一绝缘层23上形成一层多晶硅薄膜层24，例如可利用公知的化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺来制备，尤其是高密度等离子体CVD(HDPCVD)例如是电子回旋加速器共振(ECR)CVD或感应耦合等离子体(ICP)CVD。
接着于多晶硅薄膜层24上形成一层第二绝缘层25，例如可利用公知的化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺来制备。适合做为第二绝缘层25的材料包含但不限定于二氧化硅(silicon oxide)。在本发明的一实施例中，第一绝缘层23、多晶硅薄膜层24与第二绝缘层25是于化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺的同一反应室(chamber)中原位(in-situ)依次制备，亦即在无须破真空状况下制备。
请参阅图2B，利用公知的图案化工艺，例如光刻与刻蚀，将多晶硅薄膜层24与第二绝缘层25予以图案化以形成图案化多晶硅薄膜层241与图案化第二绝缘层251。图案化多晶硅薄膜层241的厚度约为1000至1500埃()，但也可稍薄或稍厚。图案化多晶硅薄膜层241是做为此制造中的低温多晶硅薄膜晶体管的通道(channel)。图案化第二绝缘层251的厚度约为1000至1500埃()，但也可稍薄或稍厚。图案化第二绝缘层251是做为此制造中的低温多晶硅薄膜晶体管的通道防护层(CHP；channelprotection)。
请参阅图2C，于图案化第二绝缘层251上形成一层掺杂的多晶硅薄膜层26，例如可利用公知的化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺，尤其是高密度等离子体CVD(HDPCVD)例如是电子回旋加速器共振(ECR)CVD或感应耦合等离子体(ICP)CVD工艺，在图案化第二绝缘层251上形成一层多晶硅薄膜层的同时，导入掺杂气体例如磷化氢(PH3)来制备。在沉积该掺杂的多晶硅薄膜层26时，该掺杂的多晶硅薄膜层26在其与图案化多晶硅薄膜层241的界面处的沉积速率，约为每180秒2900～4200埃(2900～4200/180sec)，大于该掺杂的多晶硅薄膜层26在其与图案化第二绝缘层251的界面处的沉积速率，约为每180秒2100埃(2100/180sec)。亦即前者的沉积速率约为后者的沉积速率的1.4～2倍。如此使得图案化第二绝缘层251之上的掺杂的多晶硅薄膜层26厚度远小于图案化多晶硅薄膜层241的界面处的掺杂的多晶硅薄膜层26厚度。掺杂的多晶硅薄膜层26的厚度约为500～2000埃()。
接着，请参阅图2D，在形成该掺杂的多晶硅薄膜层26之后，形成多个贯穿至图案化第一导体层22的接触孔29(contact hole)。在本发明的一实施例中，则在形成图案化第二绝缘层251之后，即形成多个贯穿至图案化第一导体层22的接触孔29。又在本发明的另一实施例中，图案化多晶硅薄膜层241的面积不大于其投影至图案化第一导体层22处所相对应的该段图案化第一导体层221(如粗框线所标)的面积。而在本发明的再一实施例中，图案化第二绝缘层251的面积不大于其投影至图案化第一导体层22处所相对应的该段图案化第一导体层221的面积。
请参阅图2E，于掺杂的多晶硅薄膜层26上形成一个图案化第二导体层27，例如可利用公知的物理汽相沉积(PVD)或溅镀工艺于掺杂的多晶硅薄膜层26先形成一层第二导体层，然后利用公知的图案化工艺，例如光刻与刻蚀，将此第二导体层予以图案化。图案化第二导体层27的厚度约为2000～3000埃()，但也可稍薄或稍厚。适合做为图案化第二导体层27的材料包含但不限定于铜(Cu)、铬(Cr)、钼(Mo)、钼钨(MoW)以及钛铝钛(TiAlTi)、钼铝钼(MoAlMo)、或铬铝铬(CrAlCr)的复层结构。图案化第二导体层27是做为此制造中的低温多晶硅薄膜晶体管的源极与漏极。该图案化第二导体层27通过开口28曝露出位于图案化第二绝缘层251上方的掺杂的多晶硅薄膜层26的局部。
请参阅图2F，以图案化第二导体层27为掩膜，利用公知的图案化工艺，例如光刻与刻蚀，将曝露出的掺杂的多晶硅薄膜层26的局部予以移除，使通过开口28曝露出图案化第二绝缘层251的局部。虚线所示为此低温多晶硅薄膜晶体管作业时的电流I1路径。电流I1是由图案化第二导体层27、刻蚀后的图案化掺杂的多晶硅薄膜层261的一侧流入，通过图案化多晶硅薄膜层241，然后由图案化第二导体层27、刻蚀后的图案化掺杂的多晶硅薄膜层261的另一侧流出。电流I1亦可由前述该另一侧流入，然后由前述该侧流出。
与图1D所示的公知结构相比较，在图2F的结构中，图案化多晶硅薄膜层241受到图案化第二绝缘层251的保护而免于受后续对图案化掺杂的多晶硅薄膜层26的刻蚀工艺的影响。另外，图案化第二绝缘层251上的图案化掺杂的多晶硅薄膜层26的厚度较薄，因此刻蚀时间便得以缩短。又，电流I1是由图案化多晶硅薄膜层241的一侧边流入，然后由另一侧边流出。而在图1D所示的公知结构中，电流I0是由图案化多晶硅薄膜层141的一侧的上方流入，然后由另一侧的上方流出。电流I1的路径有利于降低总路径阻值，从而使开启电流I1大于I0。
图3A至3F为根据本发明另一具体实施例的制造低温多晶硅薄膜晶体管的方法。请参阅图3A，首先提供一个基体31。于基体31上形成一个图案化第一导体层32，做为此制造中的低温多晶硅薄膜晶体管的栅极。接着在图案化第一导体层32上形成一层第一绝缘层33，做为此制造中的低温多晶硅薄膜晶体管的栅极氧化物。然后于第一绝缘层33上形成一层多晶硅薄膜层34，例如可利用公知的化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺来制备，尤其是高密度等离子体CVD(HDPCVD)例如是电子回旋加速器共振(ECR)CVD或感应耦合等离子体(ICP)CVD。
接着于多晶硅薄膜层34上形成一层第二绝缘层35，例如可利用公知的化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺来制备。在本发明之一实施例中，第一绝缘层33、多晶硅薄膜层34与第二绝缘层35是于化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺的同一反应室(chamber)中原位(in-situ)依次制备。
请参阅图3B，利用公知的图案化工艺，例如光刻与刻蚀，将多晶硅薄膜层34与第二绝缘层35予以图案化以形成图案化多晶硅薄膜层341与图案化第二绝缘层351。图案化多晶硅薄膜层241是做为此制造中的低温多晶硅薄膜晶体管的通道(channel)，而图案化第二绝缘层351是做为此制造中的低温多晶硅薄膜晶体管的通道防护层(CHP；channel protection)。在本实施例中，是以非等向性刻蚀将多晶硅薄膜层34与第二绝缘层35予以图案化。因此，相对于基体31而言，该图案化多晶硅薄膜层341的底部宽度大于该图案化多晶硅薄膜层341的顶部宽度，而该图案化第二绝缘层351的底部宽度大于该图案化第二绝缘层351的顶部宽度。如此使得后续在形成图案化第二导体层27之时能避免断线的问题发生。
请参阅图3C，于图案化第二绝缘层351上形成一层掺杂的多晶硅薄膜层36，例如可利用公知的化学汽相沉积(CVD)或等离子体增强CVD(PECVD)工艺，尤其是高密度等离子体CVD(HDPCVD)例如是电子回旋加速器共振(ECR)CVD或感应耦合等离子体(ICP)CVD工艺，在图案化第二绝缘层351上形成一层多晶硅薄膜层的同时，导入掺杂气体例如磷化氢(PH3)来制备。在沉积该掺杂的多晶硅薄膜层36时，该掺杂的多晶硅薄膜层36在其与图案化多晶硅薄膜层341的界面处的沉积速率，约为每180秒2900～4200埃(2900～4200/180sec)，大于该掺杂的多晶硅薄膜层36在其与图案化第二绝缘层351的界面处的沉积速率，约为每180秒2100埃(2100/180sec)。亦即前者的沉积速率约为后者的沉积速率的1.4～2倍。如此使得图案化第二绝缘层351之上的掺杂的多晶硅薄膜层36厚度远小于图案化多晶硅薄膜层341的界面处的掺杂的多晶硅薄膜层36厚度，因而有利于缩短刻蚀时间。掺杂的多晶硅薄膜层36的厚度约为500～2000埃()。
接着，请参阅图3D，在形成该掺杂的多晶硅薄膜层36之后，形成多个贯穿至图案化第一导体层32的接触孔39(contact hole)。在本发明的一实施例中，则在形成图案化第二绝缘层351之后，即形成多个贯穿至图案化第一导体层32的接触孔39。又，在本发明的另一实施例中，图案化多晶硅薄膜层341的面积小于其投影至图案化第一导体层32处所相对应的该段图案化第一导体层321(如粗框线所标)的面积。而在本发明的再一实施例中，图案化第二绝缘层351的面积小于其投影至图案化第一导体层32处所相对应的该段图案化第一导体层321的面积。
请参阅图3E，于掺杂的多晶硅薄膜层36上形成一个图案化第二导体层37，做为此制造中的低温多晶硅薄膜晶体管的源极与漏极。该图案化第二导体层37通过开口38曝露出位于图案化第二绝缘层351上方的掺杂的多晶硅薄膜层36的局部。
请参阅图3F，以图案化第二导体层37为硬掩膜，利用公知的图案化工艺，例如光刻与刻蚀，将将曝露出的掺杂的多晶硅薄膜层36的局部予以移除，使通过开口38曝露出图案化第二绝缘层351的局部。虚线所示为此低温多晶硅薄膜晶体管作业时的电流I2路径。电流I2是由图案化第二导体层37、刻蚀后的图案化掺杂的多晶硅薄膜层361的一侧流入，通过图案化多晶硅薄膜层341，然后由图案化第二导体层37、刻蚀后的图案化掺杂的多晶硅薄膜层361的另一侧流出。电流I2亦可由前述该另一侧流入，然后由前述该侧流出。
在说明本发明的代表性具体实施例时，本说明书可将本发明的方法及/或工艺表示为特定的步骤次序；不过，由于该方法或工艺的范围并不是于本文所提出的特定的步骤次序，该方法或工艺不应受限于所述的特定步骤次序。身为所属技术领域的技术人员当会了解其它步骤次序也是可行的。所以，不应将本说明书所提出的特定步骤次序视为对于权利要求的限制。此外，亦不应将有关本发明的方法及/或工艺的权利要求仅限制在以书面所记载的步骤次序的实施，所属技术领域的技术人员易于了解，上述次序亦可加以改变，并且仍涵盖于本发明的精神与范畴之内。
所属技术领域的技术人员应即了解可对上述各项具体实施例进行变化，而不致悖离其广义的发明性概念。因此，应了解本发明并不限于本披露特定具体实施例，而是为涵盖归属如各项权利要求所定义的本发明精神及范围内的改进。
权利要求
1.一种制造低温多晶硅薄膜晶体管的方法，其特征是包含提供一个基体；于基体上形成图案化第一导体层；于图案化第一导体层上形成第一绝缘层；于第一绝缘层上形成多晶硅薄膜层；于多晶硅薄膜层上形成第二绝缘层；将多晶硅薄膜层与第二绝缘层予以图案化以形成图案化多晶硅薄膜层与位于图案化多晶硅薄膜层上的图案化第二绝缘层；于图案化第二绝缘层上形成掺杂的多晶硅薄膜层；于掺杂的多晶硅薄膜层上形成图案化第二导体层，该图案化第二导体层曝露出位于图案化第二绝缘层上方的掺杂的多晶硅薄膜层的局部；以及将曝露出的掺杂的多晶硅薄膜层的局部予以移除使曝露出图案化第二绝缘层的局部。
2.根据权利要求1所述的方法，其特征是图案化多晶硅薄膜层的面积不大于其投影至图案化第一导体层处所相对应的该段图案化第一导体层的面积。
3.根据权利要求1所述的方法，其特征是图案化第二绝缘层的面积不大于其投影至图案化第一导体层处所相对应的该段图案化第一导体层的面积。
4.根据权利要求1所述的方法，其特征是进一步包含在同一真空反应室中，原位依次形成该第一绝缘层、多晶硅薄膜层以及第二绝缘层。
5.根据权利要求1所述的方法，其特征是在形成图案化第二绝缘层之后，进一步包含形成多个贯穿至图案化第一导体层的接触孔。
6.根据权利要求1所述的方法，其特征是在形成该掺杂的多晶硅薄膜层之后，进一步包含形成多个贯穿至图案化第一导体层的接触孔。
7.根据权利要求1所述的方法，其特征是进一步包含以化学汽相沉积来形成该掺杂的多晶硅薄膜层。
8.根据权利要求7所述的方法，其特征是在沉积该掺杂的多晶硅薄膜层时，该掺杂的多晶硅薄膜层在其与图案化多晶硅薄膜层的界面处的沉积速率大于该掺杂的多晶硅薄膜层在其与图案化第二绝缘层的界面处的沉积速率。
9.根据权利要求7所述的方法，其特征是在沉积该掺杂的多晶硅薄膜层时，该掺杂的多晶硅薄膜层在其与图案化多晶硅薄膜层的界面处的沉积速率约为该掺杂的多晶硅薄膜层在其与图案化第二绝缘层的界面处的沉积速率的两倍以上。
10.根据权利要求1所述的方法，其特征是进一步包含以非等向性刻蚀将多晶硅薄膜层予以图案化。
11.根据权利要求1所述的方法，其特征是进一步包含以非等向性刻蚀将第二绝缘层予以图案化。
12.根据权利要求1所述的方法，其特征是进一步包含开启该低温多晶硅薄膜晶体管；以及使开启电流由该图案化多晶硅薄膜层与掺杂的多晶硅薄膜层的界面处的一侧边流入，而由该图案化多晶硅薄膜层与掺杂的多晶硅薄膜层的界面处的另一侧边流出。
13.一种制造低温多晶硅薄膜晶体管的方法，其特征是包含提供基体；于基体上形成图案化第一导体层；于图案化第一导体层上形成一层第一绝缘层；于第一绝缘层上沉积一层多晶硅薄膜层；于多晶硅薄膜层上沉积一层第二绝缘层；以非等向性刻蚀将第二绝缘层予以图案化以形成图案化第二绝缘层；以非等向性刻蚀将多晶硅薄膜层予以图案化以形成位于图案化第二绝缘层下的图案化多晶硅薄膜层；于图案化第二绝缘层上形成一层掺杂的多晶硅薄膜层；于掺杂的多晶硅薄膜层上形成图案化第二导体层，该图案化第二导体层曝露出位于图案化第二绝缘层上方的掺杂的多晶硅薄膜层的局部；以及将曝露出的掺杂的多晶硅薄膜层的局部予以移除使曝露出图案化第二绝缘层的局部。
14.根据权利要求13所述的方法，其特征是图案化多晶硅薄膜层的面积不大于其投影至图案化第一导体层处所相对应的该段图案化第一导体层的面积。
15.根据权利要求13所述的方法，其特征是图案化第二绝缘层的面积不大于其投影至图案化第一导体层处所相对应的该段图案化第一导体层的面积。
16.根据权利要求13所述的方法，其特征是进一步包含在同一反应室中，原位依次形成该第一绝缘层、多晶硅薄膜层以及第二绝缘层。
17.根据权利要求13所述的方法，其特征是在形成图案化第二绝缘层的后，进一步包含形成多个贯穿至图案化第一导体层的接触孔。
18.根据权利要求项13所述的方法，其特征是在形成该掺杂的多晶硅薄膜层之后，进一步包含形成多个贯穿至图案化第一导体层的接触孔。
19.根据权利要求13所述的方法，其特征是进一步包含以化学汽相沉积来形成该掺杂的多晶硅薄膜层。
20.根据权利要求19所述的方法，其特征是在沉积该掺杂的多晶硅薄膜层时，该掺杂的多晶硅薄膜层在其与图案化多晶硅薄膜层的界面处的沉积速率大于该掺杂的多晶硅薄膜层在其与图案化第二绝缘层的界面处的沉积速率。
21.根据权利要求19所述的方法，其特征是在沉积该掺杂的多晶硅薄膜层时，该掺杂的多晶硅薄膜层在其与图案化多晶硅薄膜层的界面处的沉积速率约为该掺杂的多晶硅薄膜层在其与图案化第二绝缘层的界面处的沉积速率的两倍以上。
22.根据权利要求13所述的方法，其特征是进一步包含开启该低温多晶硅薄膜晶体管；以及使开启电流由该图案化多晶硅薄膜层与掺杂的多晶硅薄膜层的界面处的一侧边流入，而由该图案化多晶硅薄膜层与掺杂的多晶硅薄膜层的界面处的另一侧边流出。
23.一种低温多晶硅薄膜晶体管结构，其特征是包含基体；位于基体上的图案化第一导体层；位于图案化第一导体层上的第一绝缘层；位于第一绝缘层上的图案化多晶硅薄膜层；于图案化多晶硅薄膜层上的图案化第二绝缘层；位于图案化第二绝缘层上的图案化掺杂的多晶硅薄膜层，该图案化掺杂的多晶硅薄膜层具有开口使曝露出图案化第二绝缘层的局部；以及位于图案化掺杂的多晶硅薄膜层上的图案化第二导体层，该图案化第二导体层通过该开口使曝露出图案化第二绝缘层的局部。
24.根据权利要求23所述的结构，其特征是图案化多晶硅薄膜层的面积小于其投影至图案化第一导体层处所相对应的该段图案化第一导体层的面积。
25.根据权利要求23所述的结构，其特征是图案化第二绝缘层的面积小于其投影至图案化第一导体层处所相对应的该段图案化第一导体层的面积。
26.根据权利要求23所述的结构，其特征是进一步包含多个贯穿至图案化第一导体层的接触孔。
27.根据权利要求23所述的结构，其特征是该图案化掺杂的多晶硅薄膜层在图案化第二绝缘层上方的厚度小于该图案化掺杂的多晶硅薄膜层在其与图案化多晶硅薄膜层的界面处的厚度。
28.根据权利要求23所述的结构，其特征是相对于基体而言，该图案化多晶硅薄膜层的底部宽度大于该图案化多晶硅薄膜层的顶部宽度。
29.根据权利要求23所述的结构，其特征是相对于基体而言，该图案化第二绝缘层的底部宽度大于该图案化第二绝缘层的顶部宽度。
30.根据权利要求23所述的结构，其特征是该低温多晶硅薄膜晶体管的开启电流由该图案化多晶硅薄膜层与掺杂的多晶硅薄膜层的界面处的一侧边流入，而由该图案化多晶硅薄膜层与掺杂的多晶硅薄膜层的界面处的另一侧边流出。
全文摘要
一种制造低温多晶硅薄膜晶体管的方法，其包含提供一个基体；于基体上形成一个图案化第一导体层；于图案化第一导体层上形成一层第一绝缘层；于第一绝缘层上形成一层多晶硅薄膜层；于多晶硅薄膜层上形成一层第二绝缘层；将多晶硅薄膜层与第二绝缘层予以图案化以形成一个图案化多晶硅薄膜层与一个位于图案化多晶硅薄膜层上的图案化第二绝缘层；于图案化第二绝缘层上形成一层掺杂的多晶硅薄膜层；于掺杂的多晶硅薄膜层上形成一个图案化第二导体层，该图案化第二导体层曝露出位于图案化第二绝缘层上方的掺杂的多晶硅薄膜层的局部；以及将曝露出的掺杂的多晶硅薄膜层的局部予以移除使曝露出图案化第二绝缘层的局部。
文档编号H01L29/66GK101071773SQ200610080408
公开日2007年11月14日 申请日期2006年5月9日 优先权日2006年5月9日
发明者陈麒麟, 黄志仁 申请人:财团法人工业技术研究院