专利名称：半导体集成电路器件的制造方法
技术领域：
本发明涉及一种半导体集成电路器件的制造技术，并且特别地涉及一种在应用于半导体集成电路器件的制造时，对于在半导体晶片上基本完成电路图形的形成之后，从对半导体晶片的背表面进行研磨的背面研磨到将半导体晶片划成各个芯片的划片(dicing)以及进一步的拾取芯片并且将该芯片安装在衬底上的管芯粘合(die bonding)有效的技术。
背景技术：
例如，在日本未审专利公开No.2004-142085中公开了一种适合齿轮打磨(gear honing)的研磨轮，该研磨轮的构成包括溶胶凝胶(solgel)氧化铝材料的研磨颗粒或具有溶胶凝胶氧化铝材料的研磨颗粒的其他研磨颗粒、玻璃化粘结剂(vitrified binder)和气孔，在所述气孔中包含有硬化树脂，并且该研磨轮的洛氏(Rockwell)硬度为50或更高(例如，参考专利文献1)。
在日本未审专利公开No.2000-135683中，公开了一种复合研磨轮及其制造方法，该研磨轮的研磨表面由玻璃化磨石部分以及形成为使得可以掩埋该玻璃化磨石部分的周围的树脂磨石部分形成，并且该研磨轮的树脂磨石部分是多孔性的，其具有以气泡方式的大量气孔(例如，参考专利文献2)。
〔专利文献1〕日本未审专利公开No.2004-142085(第0009段)〔专利文献2〕日本未审专利公开No.2000-135683(第0006、0008、0015段，图1)发明内容对半导体晶片进行背面研磨，通过划片将该半导体晶片各自地分成各个芯片，以及将各自分开的芯片安装在衬底上，这些直到管芯粘合的制造工艺进行如下。
首先，在将胶带粘贴到半导体晶片的电路形成表面上之后，使研磨设备装配有该半导体晶片，并且通过按压旋转的磨料，研磨半导体晶片的背表面，使得半导体晶片的厚度变薄到预定厚度(背面研磨步骤)。接着，使用晶片安装设备将半导体晶片的背表面粘贴到固定于环状框架的划片胶带上，并且从半导体晶片的电路形成表面剥离粘着胶带(晶片安装步骤)。
接下来，通过预定的划片线(scribe-line)对半导体晶片进行切割，并且将半导体晶片各自地分成各个芯片(划片步骤)。对于各自分开的芯片，通过推进栓(pushing-up pin)经由划片胶带推进且按压背表面，并且因此将芯片从划片胶带剥离。使一个吸具(collet)位于面对推进栓的上部，并且利用该吸具吸附剥离的芯片并保持(拾取步骤)。接着，将吸具所保持的芯片运送到衬底，并且将其接合到衬底上的预定位置(管芯粘合步骤)。
顺便提及，随着电子设备发展的小型化和薄型化，需要使安装在其中的芯片薄型化。近年来开发了将多个芯片叠置并且安装在一个封装中的叠置型半导体集成电路器件，并且对芯片的薄型化需求越来越高。为了这个原因，在背面研磨步骤中，执行研磨，使得半导体晶片的厚度例如为小于100μm。所研磨的半导体晶片的背表面包括非晶层/多晶层/微裂层/原子级应变层(应力渐变层)/纯晶层(pure crystal layer)，其中，非晶层/多晶层/微裂层是破碎层(crushing layer)(或晶体缺陷层)。例如，该破碎层的厚度约为1-2μm。
当上述破碎层位于半导体晶片的背表面中时，将发生从半导体晶片各自分开的芯片的管芯强度(当把单纯弯曲应力施加到芯片并且芯片断裂时芯片内部产生的内部应力值)下降的问题。在厚度小于100μm的芯片中，显著地出现该管芯强度的降低。于是，通过在背面研磨后执行应力释放，去除破碎层，使半导体晶片的背表面成为镜表面，避免了芯片管芯强度的降低。在应力释放中，为了去除通过具有固定研磨剂的磨料研磨必然产生的破碎层(与其相关地，原子级应变层出现在与纯晶层的界面中)，应用了固定研磨剂系统的研磨和抛光，即干抛光方法，非固定研磨剂系统的研磨和抛光，即CMP(化学机械抛光)方法，使用浮动研磨颗粒和抛光垫的抛光方法(在干抛光方法中不使用浮动研磨颗粒)，以及通过化学品的湿法蚀刻方法等。
然而，当去除半导体晶片背表面的破碎层时，粘附在半导体晶片背表面的污染杂质将容易渗入半导体晶片，该污染杂质例如重金属杂质，诸如铜(Cu)、铁(Fe)、镍(Ni)或铬(Cr)。污染杂质将混入所有的半导体制造设备，诸如气体管道和加热丝，并且工艺气体也会成为污染杂质的污染源。从半导体晶片背表面渗入的污染杂质在半导体晶片的内部进一步扩散，并且被引到靠近电路形成表面的晶体缺陷附近。例如扩散到电路形成表面附近的污染杂质形成使载流子进入禁带的俘获级，并且例如作为固体融入氧化硅/硅界面的污染杂质使得界面态增加。作为结果，发生由污染杂质引起的半导体元件的特性缺陷，并且使得半导体产品的制造产量降低。例如，在闪存(其是半导体非易失性存储器)中，由污染杂质引起的擦/写时的坏扇区增加，并且在缺少一定数量的释放扇区的情况下，发生特性缺陷。在一般的DRAM(动态随机访问存储器)和伪SRAM(静态随机访问存储器)中，会发生泄漏系统缺陷，诸如由污染杂质引起的刷新特性和自刷新特性的劣化。在闪存系统中会发生数据保持缺陷。
也就是说，尽管在背面研磨之后可以用应力释放来保护芯片的管芯强度，但是因为在该应力释放中失去了破碎层，所以降低了对从半导体晶片背表面入侵的污染杂质的吸除效果。当污染杂质扩散到靠近电路形成表面时，可能改变半导体元件的特性，并且其可能成为故障。当在半导体晶片背表面保留破碎层时，通过该破碎层可以阻止粘附在半导体晶片背表面的污染杂质的侵入，但是不能防止芯片管芯强度的降低。
由该实施例公开的一个发明的一个目的是提供一种技术，其中可以抑制由污染杂质引起的半导体产品制造产量的降低。
由该实施例公开的一个发明的一个目的是提供一种技术，其中可以防止芯片管芯强度的降低，并且可以实现半导体产品制造产量的提高。
接下来将简短地概述在本申请公开的发明中的典型发明。
也就是说，对于由本申请公开的一个发明，当减小半导体晶片的厚度时，利用研磨轮研磨半导体晶片的背表面，所述研磨轮利用包括具有无数气泡(微小气泡)的玻化物(vitrifide)的粘结剂保持粒度(finenessnumber)为例如#5000到#20000的金刚石研磨剂并且在气泡中注入合成树脂，使得可以在背表面形成相对较薄的具有吸除功能的破碎层，例如厚度小于0.5μm、小于0.3μm或者小于0.1μm，并且可以确保在分割或者基本分割半导体晶片以及制成芯片之后的管芯强度。
并且，对于由本申请公开的一种发明，当减少半导体晶片的厚度时，利用研磨轮研磨半导体晶片的背表面，所述研磨轮利用包括玻化物的粘结剂保持粒度为例如#5000到#20000的金刚石研磨剂，并且在该玻化物中形成的多个孔内部注入合成树脂，使得可以在背表面形成相对较薄的具有吸除功能的破碎层，例如厚度小于0.5μm、小于0.3μm或者小于0.1μm，并且可以确保在分割或者基本分割半导体晶片以及制成芯片之后的管芯强度。
下面，逐条列出并且解释包括在本申请中的其他发明的概要。
1.一种半导体集成电路器件的制造方法，包括以下步骤(a)在半导体晶片的第一主表面上方形成电路图形，该半导体晶片具有第一厚度；(b)使用具有固定研磨剂的第一磨料，研磨该半导体晶片的第二主表面，使该半导体晶片变成第二厚度；(c)使用具有固定研磨剂的第二磨料，研磨该半导体晶片的该第二主表面，使该半导体晶片变成第三厚度，其中该第二磨料的颗粒直径小于第一磨料的颗粒直径；以及
(d)将该半导体晶片各自地分成芯片；其中第二磨料是陶瓷系(或玻璃系)研磨轮，其具有气泡(固有气孔，诸如在烘烤时在研磨轮中形成的气孔，以及在高多孔性研磨轮的情况下，取决于发泡剂，即包括了非固有的气泡类型)，并且在气泡中填满(通过注入等)有树脂(当对用作研磨轮的整个部分都注入有机树脂等时，这尤其有效。也就是说，不仅表面的填充而且整个体积的填充都是有效的)。
2.根据项1的半导体集成电路器件的制造方法，其中具有气泡的陶瓷系研磨轮(多孔类型的研磨轮)是玻璃化系(烧结玻璃系)研磨轮，也就是说，混合了作为研磨剂的金刚石研磨剂、作为粘结剂的瓷石(具有较低硬度的陶瓷材料)等，并且进行了热烧结或者热熔融(包括通过除热之外的方法来形成)。
3.根据项1的半导体集成电路器件的制造方法，其中具有气泡的陶瓷系研磨轮是高多孔性的玻璃化系研磨轮(其是与只包含固有气孔的概念相对的一种概念)，其增加了通过发泡剂等气孔所占有的体积。
4.根据项1-3中任意一项的半导体集成电路器件的制造方法，还包括以下步骤(e)在步骤(d)之后，将芯片的第二主表面安装在衬底上。
5.根据项4的半导体集成电路器件的制造方法，其中在步骤(c)和(e)之间，除了所述步骤之外，没有任何对该第二主表面进行实质的研磨或抛光的步骤。
下面将简要描述由本申请中公开的发明的最典型方面中的某些方面所获得的好处。
也就是说，可以抑制由污染杂质引起的半导体产品制造产量的降低。可以实现防止芯片的管芯强度的降低，提高半导体产品的制造产量。
图1是根据本发明第一实施例的半导体集成电路器件制造方法的流程图；图2是根据本发明第一实施例的半导体集成电路器件制造工艺中主要部分的侧视图；图3A和图3B是根据本发明第一实施例的半导体晶片背表面侧部分的主要部分的放大截面视图；图4A和图4B是根据本发明第一实施例的利用研磨设备的主轴马达记录的主轴电流值的波形图；图5是根据本发明第一实施例的金刚石轮的主要部分的截面视图；图6是根据本发明第一实施例的金刚石轮的制造方法的流程图；图7是根据本发明第一实施例的半导体晶片背表面侧部分的主要部分的放大截面视图；图8A、图8B和图8C分别是示出芯片的管芯强度与半导体晶片背表面的最终粗糙度之间的关系的图形表示，示出半导体晶片背表面的最终粗糙度与磨料的颗粒直径之间的关系的图形表示，以及示出破碎层厚度与磨料的颗粒直径之间的关系的图形表示；图9A和图9B是接着图2的半导体集成电路器件的制造工艺中主要部分的侧视图；图10是接着图9的半导体集成电路器件的制造工艺中主要部分的侧视图；图11是接着图10的半导体集成电路器件的制造工艺中主要部分的侧视图；图12是接着图11的半导体集成电路器件的制造工艺中主要部分的侧视图；图13是接着图12的半导体集成电路器件的制造工艺中主要部分的侧视图；图14是接着图13的半导体集成电路器件的制造工艺中主要部分的侧视图；图15是接着图14的半导体集成电路器件的制造工艺中主要部分的侧视图；
图16是接着图15的半导体集成电路器件的制造工艺中主要部分的侧视图；图17是接着图16的半导体集成电路器件的制造工艺中主要部分的侧视图；图18是接着图17的半导体集成电路器件的制造工艺中主要部分的侧视图；图19是根据本发明第一实施例的从背面研磨到晶片安装所使用的连续处理装置的说明性示图；图20A和图20B是根据本发明第二实施例的金刚石轮的主要部分的顶视图和主要部分的截面视图；以及图21是固定研磨剂的主要部分的截面视图。
具体实施例方式
以下将根据附图详细描述本发明的实施例。在下述实施例中，为了方便起见，必要时将分成多个部分或者多个实施例进行描述。除非另有明确说明，否则这些部分或实施例并非是彼此独立的，而是存在这样的关系，即其中一个部分或实施例是其他部分或实施例的一部分或整个的修改例、细节或补充描述。同样，在下述的实施例中，当涉及元件的数目(包括数目、数值、数量和范围)时，除非另有明确说明或者其原则上明显限于特定数目，否则该数目都不限于该特定数目，而是可以等于或大于或小于该特定数目。而且，在下述的实施例中，无需赘言，除非另有明确说明或在原则上明显必要，否则组成元件(包括组成步骤)并不总是必需的。同样地，在下述的实施例中，当涉及组成元件的形状或位置关系时，也包括与该特定形状或位置关系基本类似或相似的那些形状或位置关系，除非另有明确说明或者原则上明显不是如此。这同样适用于上面提到的数值和范围。而且，在用于描述实施例的所有图中，将用相同的参考标号表示具有相同功能的部件，并且将省略重复描述。此外，在用于下述实施例的图中，有时甚至给平面图也部分地加上了阴影，以便于理解。
在下述实施例中，当称其为半导体晶片时，其主要考虑Si(硅)单晶晶片，但是应指出的是，其不仅可以是Si(硅)单晶晶片而且可以是SOI(绝缘体上硅)晶片，用于在其上形成集成电路的绝缘膜衬底。形状不仅可以包括圆形或近似圆形，而且可以包括正方形、长方形等。当提到气体、固体或液体的成分时，除非清楚地写明或者从理论上看很清楚，否则该指定的成分应看作主要成分中的一种成分，并不排除其他的成分。也就是说，当关于半导体衬底、表面、和部件称其为“硅”时，除非清楚地写明或者从理论上看很清楚，否则其不局限于纯硅，而可以包括一种掺了杂质的物体(thing)、多晶硅、非晶硅、一种加了添加剂的物体、一种使用硅作为主要成分的硅类似物的合金(例如，SiGe)等。
具有固定研磨剂的磨料的典型示例是所谓的研磨轮，并且被认为是具有作为研磨剂的大量精细研磨颗粒和结合该精细研磨颗粒的粘结剂的结构。在图21中示出了固定研磨剂的主要部分截面视图的例子。标号51表示包括金刚石等的研磨颗粒，以及标号52表示粘结剂。可以将诸如长石和可溶性粘土的混合物、良好的合成树脂(不同于合成橡胶或天然橡胶的物体)等作为粘结剂。在使用具有固定研磨剂的磨料的研磨步骤中，因为研磨颗粒被固定，所以在半导体晶片的研磨表面(将要研磨的表面)施加了机械力，并且在待研磨的半导体晶片的表面中形成了破碎层。根据该实施例的研磨处理与此适应，并且试图使用具有固定研磨剂的磨料在待研磨的半导体晶片的表面中较好地形成破碎层。相对于固定研磨剂，存在浮动研磨颗粒。浮动研磨颗粒是包含在研磨液(slurry)等中的研磨粉，并且当使用这种浮动研磨颗粒时，因为研磨颗粒不是固定的，所以通常在半导体晶片的待研磨表面中不形成破碎层。包括其中仅使用研磨布进行抛光的情况(干抛光方法)，从不形成破碎层的角度出发，为了方便起见，将这种所谓的抛光方法归类为使用该浮动研磨颗粒的抛光。
(第一实施例)使用图1到图19说明根据第一实施例的半导体集成电路器件制造方法的工艺顺序。图1是半导体集成电路器件制造方法的流程图；图2和图9A至图18是半导体集成电路器件的制造工艺中主要部分的侧视图；图3A和图3B是半导体晶片背表面侧部分的主要部分的放大截面视图；图4A和图4B是利用研磨设备的主轴马达记录的主轴电流值的波形图；图5是金刚石轮的主要部分的放大截面视图；图6是金刚石轮的制造方法的流程图；图7是半导体晶片背表面侧部分的主要部分的放大截面视图；以及图8A、图8B和图8C分别是示出芯片的管芯强度与半导体晶片背表面的最终粗糙度之间的关系的图形表示，示出半导体晶片背表面的最终粗糙度与磨料的颗粒直径之间的关系的图形表示，以及示出破碎层厚度与磨料的颗粒直径之间的关系的图形表示。图19是从背面研磨到晶片安装所使用的连续处理装置的说明性示图。以下说明解释了每个步骤，诸如在半导体晶片上形成电路图形之后的背面研磨到管芯粘合，其中将在衬底上各自分开的芯片进行接合，进一步到封装，其中用树脂等保护多个叠置芯片。
首先，在半导体晶片的电路形成表面(第一主表面)中形成集成电路(图1的集成电路的形成步骤P1)。例如，半导体晶片包括硅单晶，直径是300mm，并且厚度(第一厚度)大于或等于700μm(在进入晶片步骤时的值)。
接着，判断在半导体晶片上制作的各个芯片是好的还是有缺陷的(图1的晶片测试步骤P2)。首先，将半导体晶片放置在测试台上，以及当探针接触到集成电路的电极焊盘并从输入端子输入信号波形时，将从输出端子输出一个信号波形。当测试器读取该信号波形时，判断芯片是好的还是有缺陷的。此处，使用探测卡，其根据集成电路的所有电极焊盘设置有探针，以及从该探测卡，引出对应于每个探针的信号线，并且该信号线与测试器相连接。给判断为有缺陷的芯片粘贴缺陷标记。
接着，将胶带(压敏胶带)粘贴在半导体晶片的电路形成表面上(图1的压敏胶带粘贴步骤P3)。作为胶带，可以使用自剥离类型的胶带，即UV固化型、热固化型或EB固化型的胶带，并且此处也可以使用非自剥离类型的胶带，即不是UV固化型、热固化型或EB固化型的普通胶带。在非自剥离类型的胶带的情况下，尽管不能使用自分离性，但存在这样一种好处可以避免当对半导体晶片的电路形成表面照射紫外线(能量射线照射或加热)时产生的存储器系统电路(诸如非易失性存储器)上写入信息的变化、特性移动以及不希望的表面保护部件(诸如聚酰亚胺层)或布线绝缘部件的表面特性的变化。
下面，说明非自剥离类型胶带的例子。将粘合剂涂覆于胶带，并且其将胶带与半导体晶片的电路形成表面粘贴在一起。例如，该胶带使用聚烯烃作为基本成分，涂覆丙烯酸系粘合剂，并且进一步在其上粘贴包括聚酯的释放材料。该释放材料例如是一种脱模纸，移走释放材料，从而将胶带粘贴在半导体晶片上。例如，胶带的厚度为130-150μm，并且粘附力是200-300g/20mm(这表明剥离20mm宽的胶带时的强度)。可以使用对衬底背表面进行脱模处理的胶带，而不需要释放材料。
下一步，通过研磨半导体晶片的背表面(与电路形成表面相对一侧的表面，第二主表面)，使半导体晶片的厚度变成预定的厚度，例如小于100μm，小于80μm，或者小于60μm，并且在半导体晶片的背表面中形成破碎层(图1的背面研磨步骤P4)。在该背面研磨中，依次执行下述的粗研磨、精研磨(finish grinding)和超精研磨(fine finish grinding)。
首先，如图2所示，对半导体晶片1的背表面执行粗研磨。在将半导体晶片1传送到研磨设备并且使半导体晶片1的电路形成表面真空吸附到吸盘2之后，通过向半导体晶片1的背表面按压旋转的第一磨料(例如，粒度从#320至#360表示磨光的研磨剂或者研磨剂颗粒的直径的粒度#对应于当制造研磨轮等时对研磨颗粒(例如，金刚石)进行分类的筛孔的大小。换言之，其对应于主要研磨颗粒的直径。当示出一个例子时，#280的颗粒直径大约是100μm，#360的颗粒直径大约是40-60μm，#2000的颗粒直径大约是4-6μm，#4000的颗粒直径大约是2-4μm，以及#8000的颗粒直径大约是0.2μm。本申请基于此来描述研磨颗粒的直径。存在关于小于#320的日本工业规格JIS。)3来执行粗研磨，使半导体晶片1的厚度减小到预定的厚度(第二厚度)。第一磨料是具有固定研磨剂的磨料，并且通过该粗研磨将半导体晶片1磨去例如大约600-700μm。至于通过该粗研磨后剩下的半导体晶片1的第二厚度，例如认为小于140μm是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为小于120μm是适合批量生产的范围，然而认为小于100μm的范围是更加优选的。因为胶带BT1粘贴在半导体晶片1的电路形成表面上，所以不会破坏集成电路。在一般工艺中，认为大于或等于#100并且小于#700是适合上述第一磨料的粒度范围。
接着，对半导体晶片1的背表面执行精研磨。在将半导体晶片1的电路形成表面真空吸附到吸盘之后(此处使用与图2相同的研磨设备)，通过向半导体晶片1的背表面按压旋转的第二磨料(例如，粒度从#1500至#2000)来执行精研磨，去除在上述粗研磨时产生的半导体晶片1的背表面的应变，并且同时使半导体晶片1的厚度减小到预定的厚度(第三厚度)。第二磨料是具有固定研磨剂的磨料，并且通过该精研磨将半导体晶片1磨去例如大约25-40μm。至于通过该精研磨后剩下的半导体晶片1的第三厚度，例如认为小于110μm是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为小于90μm是适合批量生产的范围，然而认为小于70μm的范围是更加优选的。
图3A中示出了使用上述第一磨料执行了粗研磨的半导体晶片1的背表面侧部分的主要部分的放大截面视图，以及图3B中示出了使用上述第二磨料执行了精研磨的半导体晶片1的背表面侧部分的主要部分的放大截面视图。在粗研磨中，在半导体晶片1的背表面的纯晶层上形成原子级应变层和破碎层(非晶层/多晶层/微裂层)。同样在精研磨中，尽管在半导体晶片1的背表面的纯晶层上形成了原子级应变层和第一破碎层4(非晶层4a/多晶层4b/微裂层4c)，但纯晶层和原子级应变层以及第一破碎层4的厚度变得分别比在粗研磨之后的纯晶层和原子级应变层以及破碎层的厚度要薄。至于该第一破碎层4的厚度，例如认为小于2μm是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为小于1μm是适合批量生产的范围，然而认为小于0.5μm的范围是更加优选的。
接着，对半导体晶片1的背表面执行超精研磨。在将半导体晶片1的电路形成表面真空吸附到吸盘之后(此处使用与图2相同的研磨设备)，通过向半导体晶片1的背表面按压旋转的第三磨料来执行超精研磨，使半导体晶片1的厚度减小到预定的厚度(第四厚度)。该第三磨料也是具有固定研磨剂的磨料，并且通过该超精研磨将半导体晶片1磨去例如大约3-5μm。至于通过该超精研磨后剩下的半导体晶片1的第四厚度，例如认为小于100μm是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为小于80μm是适合批量生产的范围，然而认为小于60μm的范围是更加优选的。
至于上述第三磨料中的固定研磨剂的粒度，例如认为#3000至#100000是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为#4000至#50000是适合批量生产的范围，然而认为#5000至#20000的范围是更加优选的。在第一实施例中，使用了以例如#8000为中心值的周界范围，考虑芯片的管芯强度来决定该第三磨料中的固定研磨剂的粒度的下限，以及考虑吸除效果来决定上限。
顺便提及，第三磨料是所谓的研磨轮，具有固定的研磨剂，并且通过粘结剂(结合剂)进行硬化和使用大量的精细固定研磨剂，例如金刚石研磨剂。至于粘结剂，使用了合成树脂(不同于合成橡胶或天然橡胶的材料，例如环氧系树脂、聚氨酯系树脂、苯酚系树脂和聚酰亚胺系树脂)或者瓷材料(诸如以长石作为主要成分的材料，或者以长石作为主要成分并混合了例如玻化物的可溶性粘土的材料等)。
然而，关于用于超精研磨的第三磨料，存在以下说明的各种技术问题，所述第三磨料如具有粒度为#5000至#20000的金刚石研磨剂的金刚石轮。
也就是说，因为当合成树脂用于金刚石轮的粘结剂时合成树脂的强度较弱，所以在背面研磨时金刚石粘结剂隐藏在合成树脂中，从而存在研磨能力下降的问题，并且其变得不可能用于研磨半导体晶片1。因为当例如玻化物的天然瓷材料用于金刚石轮的粘结剂时，玻化物的强度较强，所以向使得金刚石轮旋转的研磨设备的主轴马达施加了一个负载，并且会引起金刚石轮停止旋转的问题。
于是，根据上述措施，对金刚石轮进行分析，使得使用粘结剂玻化物的金刚石轮容易脱落，该玻化物形成无数的气泡并且制成浮石形状。气泡随机地分布在玻璃化粘结剂的内部，并且没有规律性，尤其是在形状和大小上更是如此。然而，为了对半导体晶片1的背表面执行超精研磨，必须使得金刚石研磨剂的颗粒直径较小(例如，粒度从#5000至#20000)，并且同时制作适当脆的且适当硬的玻化物作为粘结剂。例如，尽管可以通过玻璃化粘结剂内部的气泡大小来控制脆度和硬度，但因为难以将气泡大小维持在大致恒定值，所以会产生金刚石轮彼此之间的玻璃化粘结剂的脆度和硬度不同的问题。
例如，因为在金刚石轮具有相对大的玻璃化粘结剂气泡的情况下玻璃化粘结剂的脆度变得相当显著(其易于脱落)，所以在半导体晶片1的背表面处可能出现研磨瑕疵和研磨线。尽管还存在增强金刚石轮的方法，即作为措施用大约为1-2μm厚的塑料覆盖金刚石轮的外围，但因为不能保持金刚石轮的内部，所以内部比外围更早磨损，并且当金刚石轮用了一段时间之后，变得不可能均匀地研磨半导体晶片1的背表面。在另一方面，因为在金刚石轮具有相对小的玻璃化粘结剂气泡的情况下玻璃化粘结剂的硬度变得显著(其难于脱落)，所以会出现向使得研磨设备的金刚石轮旋转的主轴马达施加负载并且金刚石轮停止转动的问题。
图4A中示出了利用研磨设备的主轴马达记录的主轴电流值的正常波形的例子，以及图4B中示出了主轴电流值的异常波形的例子。当研磨是正常时，主轴电流值平稳地增加或减小，并且不超过作为判断主轴马达异常的标准的固定的主轴电流值(判决值)。然而，当在研磨中发生某些异常并且向主轴马达施加负载时，可以看到主轴电流值突然增加的现象。例如，当主轴电流值超过该判决值时，研磨设备检测到研磨异常，并且通过采取使金刚石轮停止转动的措施，在此之后停止不正常研磨的进行。
因此，在第一实施例中，用具有无数气泡的玻璃化粘结剂保持金刚石研磨剂，并且使用将具有粘性的合成树脂注入玻璃化粘结剂的无数气泡中的金刚石轮。在图5中示出了根据本发明第一实施例的金刚石轮的主要部分的放大截面视图。尽管在图5中没有描述金刚石研磨剂，但金刚石研磨剂是用玻璃化粘结剂保持的。
尽管不需要特别地设置玻璃化粘结剂B1的气泡大小，但作为气泡的直径(气泡的形状不是理想的球形，而是形成立方形，立方形可以类似于长方形、方形、三角锥形等。因此在这种情况下的直径是个粗略值，其假设气泡的形状差不多是球形从而得到直径，并不是表示气泡的精确直径的值。)，认为例如10-250μm是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为例如30-200μm是适合批量生产的范围，但进一步认为以100μm为中心值的周界范围，诸如50-150μm是最适合的。尽管可以认为例如100cps或更大是作为注入玻璃化粘结剂B1的无数气泡中的合成树脂B2的粘性的合适范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)，并且可以认为500cps或更大是适合批量生产的范围，但认为1000cps或当大是最适合的。
通过将具有粘性和强度都小于玻璃化粘结剂B1的合成树脂B2注入玻璃化粘结剂B1的无数气泡中，即使玻璃化粘结剂B1的气泡相对较大，也可以防止保持金刚石研磨剂的玻璃化粘结剂B1的异常脱落，并且即使玻璃化粘结剂B1的气泡相对较小，金刚石轮也不会达到向研磨设备的主轴马达施加负载的程度的硬度。因此，因为即使玻璃化粘结剂B1的气泡大小不同，也可以形成不会发生异常脱落并且具有适当硬度的金刚石轮，所以可以减少在金刚石轮之间产生的对半导体晶片1的背表面的研磨状态的差异。不需要在玻璃化粘结剂B1的无数气泡的内部100％地注满合成树脂B2。
下面，使用图6中示出的流程图说明金刚石轮的制造方法。
首先，例如筛分金刚石研磨剂，并且选出具有期望颗粒直径的金刚石研磨剂(例如粒度从#5000到#20000)。随后，在混合上述玻璃化粘结剂B1、设置了颗粒直径的金刚石研磨剂和发泡剂(形成气孔的试剂)，并且将混合材料灌入被模具环绕的槽中后，通过在1200-1350℃的温度下烘烤形成具有无数空气泡的金刚石轮单元。
随后，将上述合成树脂B2注入玻璃化粘结剂B1的无数空气泡中。例如，如图6的第一插图(说明合成树脂的注入方法的例子的示图)所示，通过将具有无数空气泡的金刚石轮单元32a浸泡在室温下维持的液化合成树脂31中，并施加压力33，将合成树脂31注入玻璃化粘结剂B1的无数气泡中。接着，在例如大约200℃的温度下对玻璃化粘结剂B1的无数气泡中的合成树脂31进行固化。由此利用具有无数气泡的玻璃化粘结剂B1保持金刚石研磨剂，并且形成在无数气泡中注入了合成树脂B2的金刚石轮。
随后，例如，如图6的第二插图(说明研磨轮单元的装配的例子的示图)所示，将多个金刚石轮单元32附着到一个轮。接着，例如，如图6的第三插图(说明研磨轮的打磨(dressing)方法的例子的示图)所示，通过将附着到轮37的多个金刚石轮单元32压靠到安装在吸盘35上的打磨板36，并且使用主轴马达38使轮37旋转，执行对金刚石轮单元32的研磨表面的打磨，并且形成金刚石轮。
接着，在下文说明在使用用于第三磨料的金刚石轮对半导体晶片1的背表面执行超精研磨之后的半导体晶片1的背表面，所述金刚石轮利用具有无数气泡的玻璃化粘结剂B1保持金刚石研磨剂(典型地，粒度为#5000至#20000的金刚石研磨剂)，并且在玻璃化粘结剂B1的气泡中注入具有粘性的合成树脂B2。
如图7所示，在超精研磨中，在半导体晶片1的背表面的纯晶层上形成原子级应变层和第二破碎层5(非晶层5a/多晶层5b/微裂层5c)，并且该原子级应变层和第二破碎层5的厚度形成得分别比在精研磨之后的原子级应变层和第一破碎层4的厚度更薄。当纯晶层(纯硅晶体结构部分)暴 于半导体晶片1的背表面并且例如重金属杂质等污染杂质粘附到半导体晶片1的背表面时，杂质将容易渗入半导体晶片1。存在这样的问题，即渗入半导体晶片1的污染杂质在半导体晶片1的内部扩散，到达半导体晶片1的电路形成表面，并且造成在电路形成表面形成的半导体元件的特性缺陷。因此，在第一实施例中，有目的地在半导体晶片1的背表面上第二破碎层5，并且使得污染杂质被第二破碎层5俘获。因此，可以抑制污染杂质向半导体晶片1的渗透和扩散。同样在重金属中，至于Cu，因为扩散系数是6.8×10-2/秒(在150℃)，以及和其他重金属的扩散系数相比(Fe的扩散系数是2.8×10-13/秒(在150℃))较高，并且易于到达半导体晶片1的电路形成表面，所以认为铜是引起半导体元件的特性缺陷的主要污染杂质之一。例如，划片胶带的粘性材料层和用于管芯粘合的粘性材料层会涉及这种Cu入侵源。在这些粘性材料层中，因为少量Cu可以与各种杂质和碎片(填充物)混合，而且这些粘性材料层直接接触半导体晶片1和芯片的背表面，所以Cu比较容易渗入。
顺便提及，例如在图8A中所示，随着半导体晶片1的背表面的最终粗糙度变小，芯片管芯强度的最小值变大，也就是说，随着磨料的研磨颗粒的粒度(例如，参考日本工业标准JISR6001)变大，并且当例如通过干抛光进行对半导体晶片1的背表面的镜面精加工时，芯片管芯强度的最小值变成最大。这是因为如图8B所示，粘附于磨料的研磨轮的颗粒直径变小，并且半导体晶片1的背表面(最终表面)的粗糙度变小，并且磨料的研磨颗粒的粒度变大。当进一步理解时，如图8C所示，当上述最终表面的粗糙度变小时，破碎层厚度将变薄，并且这将使得芯片的管芯强度提高。然而，因为上述具有吸除效果的破碎层的厚度变薄，吸除效果下降，并且因为当例如通过干抛光进行对半导体晶片1的背表面的镜面精加工时失去了该吸除效果，因此污染杂质从半导体晶片1的背表面进行渗透，其扩散到半导体晶片1的电路形成表面，并且发生半导体元件的特性缺陷。为此，在使用第三磨料进行超精研磨中，需要选择某种程度上在芯片的管芯强度和吸除效果中兼容的第二破碎层5的厚度和最终粗糙度。
至于上述的第二破碎层5的厚度，基于这些因素，例如认为小于0.5μm(也就是说，为了确保芯片的管芯强度，0.5μm比相对较厚的值更加有利)是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为小于0.3μm是适合批量生产的范围，然而认为小于0.1μm(因为当其大于可以防止污染杂质渗透和扩散的下限时，其是符合要求的。)是更加优选的。此处，第二破碎层5的厚度是通过例如使用厚度测量仪在半导体晶片1的两个或更多个位置(例如，5个点或者10个点)测量第二破碎层5的厚度，根据两个或更多个位置(例如，5个点或者10个点)的平均值计算出的平均厚度(例如，在图7中示出的d1)。
至于上述第二破碎层5的最终粗糙度(例如，第二破碎层5的表面的峰值幅度)，例如认为小于0.1μm是合适的范围。尽管可以认为小于0.05μm是适合批量生产的范围，但认为小于0.01μm的范围是更加优选的。此处，第二破碎层5的最终粗糙度是通过例如使用表面粗糙度测量仪在半导体晶片1的两个或更多个位置(例如，5个点或者10个点)测量第二破碎层5的表面的峰值幅度，根据两个或更多个位置(例如，5个点或者10个点)的平均值计算出的平均粗糙度(例如，在图7中示出的r1)。例如，通过干抛光的最终粗糙度约等于0.0001μm。
因此，通过在半导体晶片1的背表面上形成相对较薄的第二破碎层5，例如小于0.5μm、小于0.3μm或小于0.1μm厚度的第二破碎层5，通过上述的背面研磨将半导体晶片1的厚度研磨到例如小于100μm、小于80μm或小于60μm，在不减小芯片的管芯强度的情况下，可以同时防止污染杂质从半导体晶片1的背表面的渗透，并且可以防止由污染杂质引起的半导体元件的特性缺陷。因此，可以抑制半导体产品制造产量的降低。并且，因为在背面研磨中没有加入相差很大的步骤，所以可简化背面研磨的工艺。
在上述的背面研磨中，尽管通过依次使用第一磨料(例如研磨颗粒的粒度从#320到#360)、第二磨料(例如研磨颗粒的粒度从#1500到#2000)和第三磨料(例如研磨颗粒的粒度从#3000到#100000)三种磨料研磨半导体晶片1的背表面，使半导体晶片1变薄到预定的厚度(第四厚度)，并且在半导体晶片1的背表面上进一步形成第二破碎层5，但也可以依次使用例如第一磨料(例如研磨颗粒的粒度从#320到#360)和第三磨料(例如研磨颗粒的粒度从#3000到#100000)两种磨料研磨半导体晶片1的背表面。因此，还可进一步简化背面研磨步骤的工艺。下面将说明使用第一磨料(例如研磨颗粒的粒度从#320到#360)和第三磨料(例如研磨颗粒的粒度从#3000到#100000)两种磨料的背面研磨。
首先，通过对半导体晶片1的背表面执行与上文提到的使用第一磨料3的粗研磨相同的粗研磨，使半导体晶片1的厚度减小到预定的厚度(第二厚度)。
接着，对半导体晶片1的背表面执行超精研磨。使半导体晶片1的电路形成表面真空吸附到吸盘之后(此处使用与图2所示相同的研磨设备)，通过在半导体晶片1的背表面处按压旋转的第三磨料来执行超精研磨，使半导体晶片1的厚度减小到预定的厚度(第四厚度)。因为没有执行上述使用第二磨料(例如研磨颗粒的粒度从#1500到#2000)的精研磨，所以通过这种超精研磨，将半导体晶片1磨去例如25-40μm，并且半导体晶片1的第四厚度变得例如小于100μm、小于80μm或小于60μm。在半导体晶片1的背表面上形成厚度小于0.5μm、小于0.3μm或小于0.1μm的第二破碎层5。同样，在此处的超精研磨中，使用上述的金刚石轮作为第三磨料，上述的金刚石轮也就是利用具有无数气泡的玻璃化粘结剂B1保持金刚石研磨剂并且在玻璃化粘结剂B1的无数气泡中注入合成树脂B2。
下一步，进一步按顺序说明在通过背面研磨在半导体晶片1的背表面中形成第二破碎层之后的每个步骤。
在清洗和干燥半导体晶片1(图1的清洗和干燥步骤P5)之后，如图9A和图9B所示，将半导体晶片1再次粘附在划片胶带DT1上(图1的晶片安装步骤P6)。首先，由晶片传送夹具进行对半导体晶片1的真空吸附，并且实际地将半导体晶片1传送到晶片安装设备。将由晶片安装设备传送的半导体晶片1送到对准部分，执行槽口对准或定向平面对准，之后将半导体晶片1送到晶片安装部分，并且执行晶片安装。在晶片安装中，制备预先粘贴了划片胶带DT1的环状框架6，并且将半导体晶片1粘贴在该划片胶带DT1上，使电路形成表面成为上表面。例如划片胶带DT1使用聚烯烃作为基本部分，涂覆丙烯酸系UV固化型粘合剂，并且在其上进一步粘贴包括聚酯的释放材料。例如释放材料是一种脱模纸，移走释放材料，从而将划片胶带DT1粘贴在半导体晶片1上。划片胶带DT1的厚度例如为90μm，并且粘附力在UV辐射前例如是200g/25mm，以及在UV辐射后是10-20g/25mm。可以使用对衬底背表面进行脱模处理的划片胶带，而不需要释放材料。
随后，将装配有半导体晶片1的框架6送到胶带剥除部分。此处，从半导体晶片1上剥离胶带BT1。因此，将半导体晶片1重新粘贴在框架6上的原因是必需使用电路形成表面作为上表面，在电路形成表面上形成对准标记以基于对准标记执行划片，所述对准标记在稍后的划片步骤中在半导体晶片1的电路形成表面中形成。因为半导体晶片1是经由粘贴在框架6上的划片胶带DT1固定的，即使剥离胶带BT1，也不会发生半导体晶片1的翘曲。
下一步，如图10所示，进行半导体晶片1的划片(图1的划片步骤P7)。尽管半导体晶片1被各自地分成芯片SC1，但因为各个芯片SC1都经由划片胶带DT1固定于框架6，所以即使在各自地分开之后，还是维持其对准的状态。首先，用晶片传送夹具进行对半导体晶片1的真空吸附，实际地将半导体晶片1传送到划片设备，并且将半导体晶片1放置在划片台7上。接着，使用超薄圆形刀8沿划片线对半导体晶片1进行垂直切割和水平切割，该超薄圆形刀8称为金刚石锯，并且其粘有金刚石颗粒(使用激光的方法可以被用于晶片的分割。在这种情况下，有额外的优点，例如实现很小的切割宽度)。
下一步，如图11所示，用UV照射半导体晶片1(图1的UV照射步骤P8)。从划片胶带DT1的背表面侧照射UV，并且使接触各个芯片SC1的划片胶带DT1的表面的粘附力减小到例如10-20g/25mm。因此，将各个芯片SC1从划片胶带DT1容易地分开。
下一步，如图12所示，拾取在图1的晶片测试工艺P2中判断为好的芯片SC1(图1的拾取步骤P9)。首先，由推进栓9经由划片胶带DT1推进并且按压芯片SC1的背表面，并且因此从划片胶带DT1剥离出芯片SC1。接着，通过移动吸具10且使其位于面向推进栓9的上部中，以及通过利用吸具10真空吸附要剥离的一个芯片SC1的电路形成表面，从划片胶带DT1撕下并且同时拾取该芯片SC1。因为通过UV照射可以弱化划片胶带DT1和芯片SC1的粘附强度，所以即使芯片SC1比较薄并且强度降低，也可以安全地拾取该芯片SC1。吸具10具有例如接近管状的轮廓，并且位于底部的吸附部分包括例如弹性合成橡胶等。
下一步，如图13所示，将用作第一级的芯片SC1安装在衬底11上(图1的管芯粘合步骤P10)。首先，通过吸具10吸附并保持拾取的芯片SC1，并将芯片SC1传送到衬底11上的指定位置。接着，运送粘贴材料12到衬底11的电镀岛(island)上(芯片安装区)，在此轻轻地给芯片SC1施加压力，并且在大约100-200℃的温度下执行固化处理。这将芯片SC1粘贴在了衬底11上。作为粘贴材料12，可以示例为环氧系树脂、聚酰亚胺系树脂、丙烯酸系树脂或硅酮系树脂。除了使用粘贴材料12进行附着，还可以通过使芯片SC1的背表面轻轻地摩擦电镀岛，或者在电镀岛与芯片SC1之间插入一些金带并且形成金硅共晶来进行粘附。
在完成将优质芯片粘贴在划片胶带DT1上并且移除缺陷芯片之后，从框架6移除划片胶带DT1，并且框架6是可重复利用的。
下一步，如图14所示，通过与制备芯片SC1一样地制备芯片SC2，并且例如使用绝缘胶13a接合芯片SC2(芯片SC2成为第一级芯片SC1上的第二级)，接着，通过与制备芯片SC1一样地制备芯片SC3，并且例如使用绝缘胶13b接合芯片SC3(芯片SC3成为第二级芯片SC2的第三级)，将芯片SC1、SC2和SC3进行叠置。例如，作为第一级芯片SC1，可以将微计算机作为例子；作为第二级芯片SC2，可以将电批量擦除类型的EEPROM(电可擦除可编程只读存储器)作为例子；第三级芯片SC3可以将SRAM作为例子。在该衬底11的前表面上形成多个电极焊盘14，在背表面上形成多个连接焊盘15，并且通过衬底上的布线16电连接电极焊盘14和连接焊盘15。
下一步，如图15所示，使用键合引线17连接每个芯片SC1、SC2或SC3的前表面的边缘上设置的键合焊盘与衬底11的前表面的电极焊盘14(图1的引线键合步骤P11)。使用键合设备使该操作自动化并且完成该操作。叠置的芯片SC1、SC2和SC3的键合焊盘和衬底11前表面的电极焊盘14的布置信息是预先输入键合设备的。将安装在衬底11上的叠置芯片SC1、SC2和SC3、前表面的键合焊盘以及衬底11的前表面的电极焊盘14之间的相对位置关系合并成一个图像，执行数据处理，并且正确地连接键合引线17。在这个场合，控制键合引线17的路线形状使得其不会接触叠置芯片SC1、SC2和SC3的外围。
下一步，如图16所示，将键合线17连接到的衬底11放置到金属塑模机，增压并且运送并且浇注升高温度并液化的树脂18，密封叠置芯片SC1、SC2和SC3，并且完成塑模成型(图1的密封步骤P12)。接着，移除过多的树脂18或者过多的毛刺。
下一步，在如图17所示向衬底11的背表面的连接焊盘15提供包含例如焊料的凸点19之后，执行回流处理，熔化凸点19并且将凸点19与连接焊盘15连接(图1的凸点形成步骤P13)。
接着，如图18所示，在树脂18上密封物品名字等，并且将每个叠置芯片SC1、SC2和SC3从衬底11切开(图1中的切割步骤P14)。接着，根据产品质量标准对包括完成的每个叠置芯片SC1、SC2和SC3的产品进行分类，并且通过测试步骤，至此产品完成(图1中的安装步骤P15)。
下面，使用图19所示的连续处理装置的说明性示图来说明作为第一实施例的完成从背面研磨(图1的步骤P4)到晶片安装(图1的步骤P6)的连续处理的例子。
图19示出的连续处理装置BGM1包括背面研磨部分、清洗部分和晶片安装部分。每个部分配备有用于装载半导体晶片1的装料器20，和用于输出的卸料器21，并且每个部分还可以作为单机使用。在背面研磨部分与清洗部分之间，配备用于传送半导体晶片1的传送机器人22，并且在清洗部分与晶片安装部分之间类似地配备了用于传送半导体晶片1的传送机器人23。
首先，在将装载多个半导体晶片1的FOUP放置在背面研磨部分的装料器20上之后，使用传送机器人24从FOUP拾起一片半导体晶片1，并且将其运送到背面研磨部分的处理腔R1。FOUP是一个用于批量传送半导体晶片1的密封存储容器，并且通常以例如25片、12片和6片等批量单位存储半导体晶片1。FOUP的容器外壁除了精细通风过滤器部分之外具有密封结构，并且几近完全除尘。因此，即使FOUP在等级为1000的大气中进行运送，其内部也可以维持等级为1的清洁度。当设备侧的机器人在设备内部拉开FOUP的门时，执行向设备的缩进(docking)，其中是保持清洁的。
下一步，在将半导体晶片1放置在吸盘25上并且完成真空吸附后，使用第一磨料对半导体晶片1的背表面执行粗研磨，使得半导体晶片1的厚度减小到预定的厚度(第二厚度)。接着，使用第二磨料对半导体晶片1的背表面执行精研磨，使得半导体晶片1的厚度减小到预定的厚度(第三厚度)。接着，使用第三磨料对半导体晶片1的背表面执行超精研磨，使得半导体晶片1的厚度减小到预定的厚度(第四厚度)并且进一步在半导体晶片1的背表面上形成第二破碎层5。此处，尽管执行了使用第一、第二和第三磨料的研磨，但可以省略使用第二磨料的精研磨。
下一步，在完成对半导体晶片1的背面研磨之后，使用传送机器人22从背面研磨部分运送出半导体晶片1，并且将其传送到清洗部分。而且，使用传送机器人26将半导体晶片1运送进清洗装置的处理腔R2，并且执行由纯水对该半导体晶片1的清洗以及对半导体晶片1的干燥。接着，在使用传送机器人23从清洗部分运送出半导体晶片1，使用传送机器人27将半导体晶片1传送到晶片安装部分，并且完成对半导体晶片1的背表面的真空吸附之后，半导体晶片1的真空吸附表面改变，并且对电路形成表面进行真空吸附。接着，将半导体晶片1运送进晶片安装部分的处理腔R3。此处，在使电路形成表面成为上表面，并且将半导体晶片1粘贴到粘贴且固定到环状框架的划片胶带上之后，剥离胶带BT1。接着，将半导体晶片1传送到晶片安装部分的卸料器21，从晶片安装部分取出半导体晶片1，并且再次将其返回到FOUP。
因此，可以使用连续处理装置BGM1在较短的时间内完成对半导体晶片1从背面研磨到晶片安装的处理。
根据第一实施例，在作为背面研磨的最后工艺的超精研磨中，通过使用一种利用具有无数气泡的玻璃化粘结剂B1保持金刚石研磨剂并且在玻璃化粘结剂B1的无数气泡中注入合成树脂B2的金刚石轮作为第三研磨剂，可以防止对半导体晶片1背表面的异常抛光(例如，在半导体晶片1的背表面产生的抛光瑕疵和抛光线，或者由于对研磨设备的主轴马达施加负载引起的金刚石轮旋转停止等)。由此，将半导体晶片1的厚度研磨到例如小于100μm、小于80μm或者小于60μm，并且可以在半导体晶片1的背表面上形成例如厚度小于0.5μm、小于0.3μm或者小于0.1μm的第二破碎层5。结果，在不减小芯片管芯强度的情况下，可以同时防止污染杂质从半导体晶片1的背表面渗入，并且可以防止由污染杂质引起的半导体元件的特性缺陷。可以抑制半导体产品制造产量的降低。
(第二实施例)尽管在上述的本发明的第一实施例中，在对半导体晶片1的背表面的超精研磨中，使用了利用具有无数气泡的玻璃化粘结剂B1保持金刚石研磨剂并且在玻璃化粘结剂B1的无数气泡中注入合成树脂B2的金刚石轮作为第三磨料，但在本发明的第二实施例中，使用在保持金刚石研磨剂的玻璃化粘结剂中形成多个孔并且在孔内部注入合成树脂的金刚石轮作为第三磨料。
在图20A和图20B分别示出了本发明第二实施例的金刚石轮的主要部分的顶视图和沿图20A中A-A线的主要部分的截面视图。
第三磨料是所谓的研磨轮，其与上述的第一实施例一样具有固定的研磨剂。至于第三磨料的固定研磨剂的粒度，例如认为#3000至#100000是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为#4000至#50000是适合批量生产的范围，然而认为#5000至#20000是更加优选的。在第二实施例中，使用例如以#8000为中心值的周界范围，考虑芯片的管芯强度来决定该第三磨料的固定研磨剂的粒度的下限，而考虑吸除效果来决定上限。多个精细研磨颗粒(例如金刚石研磨剂)被硬化并且与粘结剂一起使用。
在第二实施例中，形成金刚石轮41的基部42，利用玻璃化粘结剂保持金刚石研磨剂。例如基部42的宽度w大约是3-4mm。在基部42中形成多个孔43，并且向每个孔43的内部注入合成树脂44(例如环氧系树脂、聚氨酯系树脂、苯酚系树脂和聚酰亚胺系树脂)，从而形成金刚石轮41。
当仅仅从使用玻璃化粘结剂保持金刚石研磨剂的基部42形成金刚石轮41时，源于变硬的玻化物，将向研磨设备的主轴马达施加负载，并且将发生金刚石轮41停止转动的问题。然而，通过在使用玻璃化粘结剂保持金刚石研磨剂的基部42中形成多个孔，并且在该孔43内部注入具有粘性并且强度弱于玻化物的合成树脂44，可以形成没有异常下降并且具有适当硬度的金刚石轮41。尽管在图20B中作为例子示出了多个孔43从金刚石轮41的研磨表面穿透到另外一侧的表面(背表面)，但并非必需使得孔43是穿透的。
考虑金刚石轮41的脆度和硬度，来确定孔43的布置、孔43的直径以及各个孔43之间的毗邻距离。至于孔43的直径，作为代表性的例子，例如0.1-1mm是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此范围)。尽管可以认为0.2-0.8mm是适合批量生产的范围，然而进一步认为以0.5mm为中心值的周界范围是最合适的。至于各个孔43之间的毗邻距离，例如认为0.1-3mm是合适的范围(不能过分强调这一点，基于其他条件，其并不局限于此)。尽管可以认为0.5-2mm是适合批量生产的范围，然而进一步认为以1mm为中心值的周界范围是最合适的。
根据第二实施例，在作为背面研磨的最后工艺的超精研磨中，通过使用在保持金刚石研磨剂的玻璃化粘结剂中形成多个孔43并且在孔43内部注入合成树脂44的金刚石轮41作为第三磨料，可以防止半导体晶片1的背表面的异常抛光(例如，在半导体晶片1的背表面处产生的抛光瑕疵和抛光线，或者由于对研磨设备的主轴马达施加负载引起的金刚石轮旋转停止等)。因此，获得与上述的第一实施例相同的效果。
在前文中，基于以上实施例具体说明了由发明人实现的本发明，然而本发明并不局限于上述实施例，而显然可以在不偏离本发明要点的限制内以各种方式对其进行变型和修改。
例如，在实施例中，尽管以金刚石作为固定研磨剂的例子，然而其并不局限于此，并且可以应用以氧化铝作为主材料的固定研磨剂。
本发明是在半导体晶片上形成电路图形并且逐个测试芯片的前序工艺之后执行，并且本发明可以应用于将芯片装配用于产品的后工艺。
权利要求
1.一种半导体集成电路器件的制造方法，包括以下步骤(a)在半导体晶片的第一主表面上方形成电路图形，所述半导体晶片具有第一厚度；(b)使用具有固定研磨剂的第一磨料，研磨所述半导体晶片的第二主表面，使所述半导体晶片变成第二厚度；(c)使用具有固定研磨剂的第二磨料，研磨所述半导体晶片的所述第二主表面，使所述半导体晶片变成第三厚度，并且在所述半导体晶片的所述第二主表面中形成破碎层，其中所述第二磨料的固定研磨剂的颗粒直径小于所述第一磨料的固定研磨剂的颗粒直径；以及(d)执行对所述半导体晶片的划片，将所述半导体晶片各自地分成芯片；其中所述第二磨料是一种研磨轮，其利用具有无数气泡的粘结剂保持固定研磨剂并且在所述无数气泡中注入合成树脂，所述粘结剂包括瓷材料。
2.根据权利要求1所述的半导体集成电路器件的制造方法，其中所述瓷材料是以长石作为主要成分的材料。
3.根据权利要求1所述的半导体集成电路器件的制造方法，其中所述瓷材料是混合了粘土并以长石作为主要成分的材料。
4.根据权利要求1所述的半导体集成电路器件的制造方法，其中所述瓷材料是玻化物。
5.根据权利要求1所述的半导体集成电路器件的制造方法，其中所述第二磨料的所述固定研磨剂的粒度是#4000至#50000。
6.根据权利要求1所述的半导体集成电路器件的制造方法，其中所述第二磨料的所述固定研磨剂的粒度是#5000至#20000。
7.根据权利要求1所述的半导体集成电路器件的制造方法，其中所述第二磨料的所述固定研磨剂的粒度是以#8000为中心值的周界范围。
8.根据权利要求1所述的半导体集成电路器件的制造方法，其中所述合成树脂是环氧系树脂、聚氨酯系树脂、苯酚系树脂和聚酰亚胺系树脂中的一种。
9.根据权利要求1所述的半导体集成电路器件的制造方法，其中所述第二磨料的所述固定研磨剂是金刚石研磨剂。
10.根据权利要求1所述的半导体集成电路器件的制造方法，在所述步骤(b)与所述步骤(c)之间，还包括以下步骤(e)使用具有固定研磨剂的第三磨料，研磨所述半导体晶片的所述第二主表面，使所述半导体晶片变成比所述第二厚度薄且比所述第三厚度厚的第四厚度，其中所述第三磨料的固定研磨剂的颗粒直径小于所述第一磨料的固定研磨剂的颗粒直径且大于所述第二磨料的固定研磨剂的颗粒直径。
11.一种半导体集成电路器件的制造方法，包括以下步骤(a)在半导体晶片的第一主表面上方形成电路图形，所述半导体晶片具有第一厚度；(b)使用具有固定研磨剂的第一磨料，研磨所述半导体晶片的第二主表面，使所述半导体晶片变成第二厚度；(c)使用具有固定研磨剂的第二磨料，研磨所述半导体晶片的所述第二主表面，使所述半导体晶片变成第三厚度，并且在所述半导体晶片的所述第二主表面中形成破碎层，其中所述第二磨料的固定研磨剂的颗粒直径小于所述第一磨料的固定研磨剂的颗粒直径；以及(d)执行对所述半导体晶片的划片，将所述半导体晶片各自地分成芯片；其中所述第二磨料是一种研磨轮，其利用包括瓷材料的粘结剂保持固定研磨剂并且在所述瓷材料中形成的多个孔的内部注入合成树脂。
12.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述瓷材料是以长石作为主要成分的材料。
13.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述瓷材料是混合了粘土并以长石作为主要成分的材料。
14.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述瓷材料是玻化物。
15.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述第二磨料的所述固定研磨剂的粒度是#4000至#50000。
16.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述第二磨料的所述固定研磨剂的粒度是#5000至#20000。
17.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述第二磨料的所述固定研磨剂的粒度是以#8000为中心值的周界范围。
18.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述合成树脂是环氧系树脂、聚氨酯系树脂、苯酚系树脂和聚酰亚胺系树脂中的一种。
19.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述第二磨料的所述固定研磨剂是金刚石研磨剂。
20.根据权利要求11所述的半导体集成电路器件的制造方法，其中所述孔从所述研磨轮的研磨表面穿透到背表面。
21.根据权利要求11所述的半导体集成电路器件的制造方法，在所述步骤(b)与所述步骤(c)之间，还包括以下步骤(e)使用具有固定研磨剂的第三磨料，研磨所述半导体晶片的所述第二主表面，使所述半导体晶片变成比所述第二厚度薄且比所述第三厚度厚的第四厚度，其中所述第三磨料的固定研磨剂的颗粒直径小于所述第一磨料的固定研磨剂的颗粒直径且大于所述第二磨料的固定研磨剂的颗粒直径。
全文摘要
本发明提供了一种技术，其中可以抑制由污染杂质引起的半导体产品制造产量的降低。当减小半导体晶片的厚度，使得可以在背表面上形成例如厚度小于0.5μm、小于0.3μm或小于0.1μm的相对较薄的且具有吸除功能的破碎层，并且可以确保在通过分割或者基本分割使半导体晶片成为芯片后的管芯强度时，通过金刚石轮对该半导体晶片的背表面进行研磨，其中该金刚石轮利用具有无数气泡的玻璃化粘结剂B1保持例如粒度为#5000至#20000的金刚石研磨剂，并且在该无数气泡中注入具有粘性的合成树脂B2。
文档编号H01L21/02GK1893021SQ20061009317
公开日2007年1月10日 申请日期2006年6月23日 优先权日2005年6月29日
发明者阿部由之 申请人:株式会社瑞萨科技