专利名称：存储单元阵列及其形成方法
技术领域：
本发明与存储单元阵列有关，该存储单元阵列具有多个存储单元、例如动态随机存取存储器(DRAM)单元。
背景技术：
动态随机存取存储器(DRAM)的存储单元一般包括用于存储代表要存储的信息的电荷的存储电容器以及与该存储电容器连接的存取晶体管。该存取晶体管包含第一与第二源极/漏极区域、将该第一与第二源极/漏极区域相连接的沟道、以及控制在该第一与第二源极/漏极区域之间流动的电流的栅电极。该栅电极利用栅极电介质与该沟道电绝缘。该晶体管通常是部分地形成于例如硅衬底的半导体衬底之中。形成有晶体管的部分一般被表示为有源区。
在传统的动态随机存取存储器(DRAM)存储单元阵列中，栅电极形成字线的部分。通过经由对应字线对存取晶体管进行寻址，读出存储在该存储电容器中的信息。
在目前使用的动态随机存取存储器(DRAM)存储单元中，该存储电容器被实施为沟渠电容器，其中在沟渠中配置两电容器电极，而该沟渠则在垂直于衬底表面的方向上延伸至衬底中。根据动态随机存取存储器(DRAM)存储单元的另一实施，电荷被存储在形成于该衬底表面之上的堆叠电容器中。
举例而言，该存取晶体管被实施为平面晶体管，其中沟道沿着半导体衬底表面水平延伸。
一种已知的动态随机存取存储器(DRAM)单元具有沟槽晶体管，其中栅电极被配置于在衬底中延伸的沟槽中。借此，从该第一流至该第二源极/漏极区域以及相反方向的电流具有垂直于衬底表面的水平与垂直分量。这进一步在J.Y.Kim等人于2003 Symposium on VLSI TechnologyDig.Of Tech.Papers所发表的“The Breakthrough in data retentiontime of DRAM using Recess-Channel-Array Transistor(RCAT)for88nm feature size and beyond″中被描述。此晶体管的进一步改良也是已知的。形成特殊接触栓的方法也是已知的。
存储装置通常包括存储单元阵列与外围部分。该外围部分包含用以操作该存储单元阵列的支持电路、以及例如读出放大器与字线驱动器。
发明内容
根据本发明，存储单元阵列包含多个存储单元、定向于第一方向的多个位线、定向于第二方向的多个字线、具有表面以及在其上形成的多个有源区线的半导体衬底、以及部分地形成于该有源区线中并将对应存储电容器电耦合至对应位线的多个存取晶体管。每个存储单元都包含存储电容器与存取晶体管。该第二方向与该第一方向垂直。每个存取晶体管都包含连接至该存储电容器的电极的第一源极/漏极区域、邻近于该衬底表面的第二源极/漏极区域、连接该第一与第二源极/漏极区域的沟道区域、以及沿着该沟道区域配置的栅电极。该沟道区域被配置于有源区中。该栅电极控制在该第一与第二源极/漏极区域之间流动的电流，并与该字线之一连接。每个有源区都在该第二方向上延伸。每个栅电极与每个字线都包含底侧。该栅电极的底侧被配置于该字线的底侧之下。该字线被配置于该位线之上。
特别地，根据本发明，与该位线相比，该字线具有相对于衬底表面垂直测量的较大距离。这与已知的存储单元阵列形成对比，其中字线直接地邻近于该衬底表面，而该位线被布置于该字线之上。特别地，每个栅电极都通过栅极接触连接至对应字线。在此情况中，因为该栅极接触有效地使位线彼此屏蔽，所以大大地减少了邻近位线之间的耦合。
此外，因为该栅电极的底侧被配置于该字线的底侧之间，所以该栅电极的形成与该字线的形成分离。因此，在该存储单元阵列中该字线的形成与在外围部分中栅电极的形成分离。借此，使在该外围部分中形成栅电极与在该阵列部分中形成字线最佳化。
根据本发明，该栅电极被配置于在垂直于该衬底表面的方向上延伸的沟槽中。因此，举例而言，该阵列晶体管是具有改良的保持时间特性的凹口沟道阵列晶体管(RCAT)。保持时间是指信息可辨识地被存储在存储单元中的时间。
根据一示范实施例，该存储电容器是具有该第一与该第二电容器电极的沟渠电容器，且该电介质层被布置于在该半导体衬底中延伸的沟渠中。该电介质层被布置在该第一与第二电容器电极之间。
举例而言，该存储电容器是堆叠电容器，其中在该衬底表面之上配置该第一与第二电容器电极以及电容器电介质。
举例而言，本发明的存储单元阵列包含绝缘间隔物，其使该栅电极与该第一和第二源极/漏极区域电绝缘。该绝缘间隔物相对于该半导体衬底表面垂直地延伸。借此，该栅电极的电场与该第一和第二源极/漏极区域隔离，以降低漏电流并提高保持时间。
根据本发明，连接该第一与第二源极/漏极区域的沟道包含例如相对于该衬底表面的垂直部分与水平部分。该水平部分邻近于该栅电极的底侧。
另外，该沟道的水平部分包含用具有该沟道的导电类型的掺杂物以高于该沟道的掺杂物浓度的浓度所掺杂的区域。举例而言，如果该沟道为p掺杂，该沟道的水平部分便包含p+掺杂部分。借此，可以调整该晶体管的阈值电压。
举例来说，该字线由金属制成。借此增加该字线的导电性。
此外，形成存储单元阵列的方法包含提供具有表面的半导体衬底、提供多个存储电容器、在该半导体衬底中定义多个有源区线、通过在有源区之一中提供第一源极/漏极区域来提供多个存取晶体管、将该第一源极/漏极区域与该存储电容器的电极电连接、在该有源区中在邻近于该衬底表面的位置处提供第二源极/漏极区域、提供沿着沟道区域配置的栅电极、提供在第一方向上延伸的多个位线、以及提供在第二方向上延伸的多个字线。每个字线都与多个栅电极连接。该有源区在该第二方向上延伸。每个栅电极与每个字线都包含底侧。该栅电极的底侧被配置于该字线的底侧之下。在提供该字线之前，发生提供位线。
本发明的特征将由考虑以下参考附图所述的详细描述而变得更容易显而易见，所述附图具体说明并显示本发明的优选实施例，其中在所有图中相同元件用相同的附图标记来表示；并且其中图1A、1B、2A、2B、3、4、5A、5B、6A、6B、7、8与9显示在根据本发明实施例的存储单元阵列形成期间存储单元阵列的相应视图；图10A显示本发明存储单元阵列的横断面视图；
图10B显示本发明存储单元阵列的平面视图；以及图11显示包括本发明存储单元阵列的存储装置的平面视图。
具体实施例方式
在下面的详细叙述中参考构成本文一部分的附图，且在所述附图中通过图解来说明可实践本发明的特定实施例。就这一点而言，参考所描述的图的取向来使用例如“顶部”、“底部”、“前”、“后”、“超前”、“尾随”等等的方向性术语。因为本发明实施例的组件可以位于许多不同方向，所以方向性术语被用于说明的目的，而并非用来限制。应该理解的是，可以使用其他的实施例，并可以在不背离本发明的范围的情况下进行结构或逻辑的改变。因此不应在限制的意义上采用下面的详细叙述，而本发明的范围由所附的权利要求所定义。
图10A显示本发明存储单元阵列的横断面视图。每个存储单元都包含实施为沟渠电容器3的存储电容器。该沟渠电容器3形成于在例如硅衬底1的半导体衬底中延伸的沟渠中。内部电容器电极、外部电容器电极、与电容器电介质也形成于该沟渠中。特别地，该沟渠电容器包含内部与外部电极。该外部电极(在此图中未显示)邻近于该沟渠的侧壁。该内部电极31通过多晶硅填充物36、埋带向外扩散部分33以及沟道注入部分41与该晶体管16的该第一源极/漏极区域121连接。
在该沟渠的上部中，如已知那样提供绝缘圈(isolation collar)32。在该沟渠顶部上，沟渠顶部氧化物34使该沟渠与该存储单元阵列的剩余部分电绝缘。该晶体管16包含第一源极/漏极区域121与第二源极/漏极区域122。该晶体管的栅电极85形成于在该衬底中延伸的栅极沟槽中。该栅电极85利用栅极氧化物80与连接该第一与第二源极/漏极区域121、122的沟道绝缘。如同所显示的，介于该第一与第二源极/漏极区域121、122之间的电流的电流路径15包含相对于衬底表面10的垂直部分与水平部分。可选地，可以在该沟道的底部处提供沟道注入部分41。借由该注入部分，设定该晶体管的阈值电压，以便获得相对大的保持时间。此外，可选地，可以在靠近该第二源极/漏极区域122的地方提供非对称掺杂部分123，以弱化此部分中的电场并增大该晶体管的阈值电压。借此，进一步改良该晶体管16的特性。作为额外的选择，内部间隔物86保护该栅电极85的电场不受该第一与第二源极/漏极区域121、122的影响，借此消除将使该存储单元的保持特性退化的漏电流。
举例而言，该沟道14为轻度p掺杂，且该第一与第二源极/漏极区域为n掺杂。该非对称掺杂部分为p掺杂。该注入沟道部分为p掺杂。
参考图9B，沿介于I与I之间的有源区12来取所示的横断面视图。位线9被布置在垂直于该有源区12的方向的方向上。如图10中所显示，每个第二位线9b都通过位线接触90与对应注入部分42连接，该注入部分42与该第二源极/漏极区域122连接。每个第二位线9b都与下方有源区线绝缘。与该晶体管连接的位线9a称做为有源(active)位线。在所描绘的横断面视图中不与位于位线之下的晶体管连接的位线9b称做为通过位线。每个位线都被位线绝缘体层91所覆盖。每个位线的侧壁都被位线绝缘体92所覆盖。在位线层之上，字线8被布置在平行于该有源区12的方向的方向上。该字线8通过栅极接触83与栅电极85连接。该字线8通过硼磷硅玻璃(BPSG)层81与该位线绝缘。该字线8a的底侧被配置于该栅电极85a的底侧之上。
操作上，举例而言，借由激活相应字线8来选择存储单元。该字线8与所显示的栅电极85连接。借由激活该字线8，接通该晶体管16，借此存储在该沟渠电容器中的信息通过埋带向外扩散部分33、注入部分42、第一源极/漏极区域121与第二源极/漏极区域122被读出，并通过位线接触90被传输至位线9a。
如图10中所显示，由于配置于邻近位线之间的栅极接触83，降低了邻近位线9b、9a之间的耦合。此外，因为字线8被配置于位线之上，所以字线的形成与栅电极的形成分离。因此，该字线由金属形成，借此降低该字线的阻抗。此外，该位线接触90被形成为具有相对小的长度，借此进一步改良该存储单元阵列的特性。该位线接触90具有相对小的深度直径的深宽比。因此，该装置的RC特性获得改善。
将详细描述形成在图10中所显示的该存储单元阵列的步骤。图1A的横断面视图显示在形成电容器沟渠之后以及在图形化并填充该绝缘沟渠以定义有源区之后所获得的结构。举例而言，该结构借由一般众所周知的方法通过如在本领域中通常所使用的那样在例如硅衬底的半导体衬底1上沉积衬垫氧化物层(未显示)以及氮化硅层17来获得。
之后，利用已知的方法光刻定义该电容器沟渠。举例而言，将对应于沟渠掩模中的开口的开口蚀刻至硬掩模层(未显示)中，该硬掩模层被沉积于该氮化硅层17之上。之后，将开口蚀刻至该氮化硅层17、该衬垫氧化物层与该硅衬底1中。
此外，利用一般已知的方法来形成第一电容器电极与电容器电介质。之后，将多晶硅填充物31填充到该电容器沟渠中，使该多晶硅填充物凹进，并在该沟渠电容器的上部中形成绝缘圈32，以抑制否则可能在此部分处形成的寄生晶体管。该多晶硅填充物31形成内部电容器电极。所得到的结构用第二多晶硅填充物来填充，并通过已知的方法来平面化。之后，使该多晶硅填充物凹进，因此硅填充物36的表面位于衬底表面10之上。借此，介于该内部电容器电极31与该晶体管之间的连接被实施为邻近于该衬底表面10的单侧表面带或单侧埋带。介于该内部电容器电极与该晶体管之间的这种非对称连接通过一般已知的方法来提供。
在后续热工艺期间，该多硅填充物36通过埋带窗4向外扩散至该有源区12以形成埋带向外扩散33。
接着，在所示的图平面之前和之后的平面中形成隔离沟渠。之后，利用二氧化硅材料填充该隔离沟渠，借此形成沟渠顶部氧化物部分34。因此，有源区线12形成有两较长侧与两较短侧。该有源区线12通过隔离沟渠2被定界于该较长侧中的任一较长侧。该隔离沟渠2使邻近有源区线12彼此电绝缘。在该有源区线的较短侧提供沟渠顶部氧化物部分34。该沟渠顶部氧化物使被指定给该存储单元阵列的一行的邻近有源区线电绝缘。
图1B显示所得到的结构的平面视图。有源区12通过形成隔离沟渠2来定义。两隔离沟渠邻近于一个有源区12。此外，该沟渠电容器3被形成为与该有源区12交叉。在图1A中所显示的横断面视图的位置用I与I之间的虚线来表示。
参考图1B，该存储单元具有8F2(4F×2F)的总面积，其中F表示通过所使用的技术所获得的最小光刻特征尺寸。举例而言，目前F为90至110纳米，或是更小。
接着，通过使用用于定义沟槽的适当掩模将沟槽蚀刻到该有源区中来形成栅极沟槽5。举例而言，该沟槽从该衬底表面10开始延伸至大概2F的深度。可选地，沟道的底部被注入以提供该沟道注入部分41。借此调整该存取晶体管16的阈值电压。所得到的结构1的横断面在图2A中显示。
图2B显示所得到的结构的平面视图。该沟渠电容器被布置成棋盘式布局，其中邻近行的沟渠被配置在交错的位置处。介于一个有源区的邻近沟渠之间配置有栅极沟槽5。
之后，利用一般已知的方法形成栅极氧化物层80。在下一步骤中，沉积多晶硅层184并使其凹进，因此该栅极沟槽5的下部利用该多晶硅层184来填充。此外，在该栅极沟槽5的侧壁上生长侧壁氧化物。之后，通过实施倾斜离子注入步骤13，提供该第一与第二源极/漏极区域121、122的轻度掺杂部分。在此倾斜离子注入过程中，离子并非相对于该衬底表面10垂直注入，而是以预定角度注入，因此该第一与第二源极/漏极区域121、122延伸至预定深度。可选地，实施例如利用磷的非对称注入，以提供配置于该第二源极/漏极区域之下的非对称掺杂部分123。借由提供该非对称掺杂部分123，降低了在该第二源极/漏极区域122处的电场，并导致减少漏电流及提高保持时间。
可选地，提供内部间隔物86。所得到的结构在图3中显示。
接着，去除覆盖多晶硅层184的内部间隔物86的水平部分，并沉积另一多晶硅层185。之后，实施化学机械抛光(CMP)，借此获得图4中所显示的结构。
接着，从整个表面去除衬垫氮化物层17。借此，该存储装置的阵列部分与外围部分为未被覆盖。之后，可选地，通过一般已知方法、例如通过保角沉积二氧化硅层并实施各向异性蚀刻步骤以去除该二氧化硅层的水平部分，形成二氧化硅间隔物181。该氧化物间隔物181减少之后要形成的栅极接触之间的电容耦合。之后，在该阵列部分与该外围部分上，形成厚度大概是10纳米的薄的氮化硅衬垫(liner)182、186。
所得到的结构在图5A与5B中显示。
图5A显示该存储单元阵列的横断面视图。利用二氧化硅间隔物181覆盖该栅电极85的侧壁与该沟渠电容器3的突出部分。该阵列部分用氮化硅衬垫182来覆盖。此外，图5B显示该外围部分的横断面视图，其中在该硅衬底的表面10上沉积氮化硅衬垫186。
因为根据本发明，该栅电极的形成是与字线的形成分离的，所以在外围部分中形成晶体管的栅电极与在阵列部分中形成字线分离。据此，下面完成外围部分中的晶体管。该阵列部分用氮化硅衬垫182来覆盖。
为了在该外围部分中完成晶体管，首先在该外围部分中注入通常实施的阱。之后，如同已知的那样形成栅极氧化物层76。此外，通过沉积多晶硅层并通过一般已知的方法使该多晶硅层图形化来形成该栅电极。因为在该外围部分中形成栅电极并不与在该阵列部分中形成字线相同，所以使该外围部分中的栅电极与该栅电极的材料最佳化。特别是该外围部分中的栅电极可以在没有钨并且没有覆盖氮化物(cap nitride)的情况下制成。
之后，通过实施注入来定义该第一与第二源极/漏极区域的轻度掺杂部分71、72，并提供非对称掺杂部分。借由这种注入，提供该阵列晶体管的轻度掺杂部分。举例而言，利用砷离子来实施这种注入。接着，在该栅电极的侧壁7处提供间隔物，并且之后从该阵列部分中的垂直部分将其去除。接着，提供重度掺杂部分以形成该第一与第二源极/漏极区域的重度掺杂部分73、74。可选地，通过沉积例如钛、镍或钴的金属的薄层、实施退火步骤以形成硅化钛、硅化镍或硅化钴并将该金属层的未反应部分去除来实施硅化金属沉积(salicidation)。之后，以已知方式沉积四氮化三硅衬垫187。所得到的结构在图6B中显示。
接着，通过首先利用具有大厚度的多晶硅层(未显示)来覆盖完整阵列表面并实施化学机械抛光(CMP)来形成位线接触90。因此，介于该沟渠与该栅电极之间的空间用多晶硅材料来填充。在所得到的表面上，沉积另一多晶硅层(未显示)，并提供掩模层并使其图形化。因此，在不应形成位线接触的那些部分用该掩模层来覆盖。使用此掩模作为蚀刻掩模，从不应形成位线接触的部分去除该多晶硅材料。因此，应形成该位线接触90的部分利用作为牺牲材料的多晶硅来填充。在下一步骤中，沉积硼磷硅玻璃(BPSG)层并实施化学机械抛光(CMP)。之后，从应形成该位线接触90的部分去除该牺牲材料。接着，实施反应离子蚀刻(RIE)以去除该氮化硅层182的水平部分的暴露部分。接着，以例如多晶硅或钨的导电材料填充该开口。之后实施进一步的化学机械抛光(CMP)以获得图7中所显示的结构。
之后，形成位线。举例而言，沉积多晶硅层与覆盖氮化物层91，并利用适当的掩模使其图形化。如图8中所显示，该位线被配置于相对于有源区12垂直的方向上。
之后，实施过度蚀刻以去除硼磷硅玻璃(BPSG)层19与位线接触90的未被该位线所覆盖的部分。接着，通过传统工艺形成氮化硅间隔物92。可选地，形成额外的氧化物间隔物(未显示)，以使得能够形成栅极接触。
接着，定义该字线与该栅极接触。举例而言，该栅极接触通过沉积硼磷硅玻璃(BPSG)层81并使栅极接触83图形化来定义。之后，填充导电材料以同时形成该栅极接触83与字线层。该字线8通过使所沉积的导电层图形化来定义。
替代地，以与定义该位线接触相似的方式定义该栅极接触。举例而言，在应形成该栅极接触的位置处形成多晶硅牺牲栓。之后，沉积硼磷硅玻璃(BPSG)层，随后实施化学机械抛光(CMP)。接着去除该牺牲接触，并沉积导电层。在利用适当掩模使该字线图形化之后，该沉积层同时形成该栅极接触83与该字线。所得到的结构的横断面视图在图10A中显示。
图10B显示所得到的存储单元阵列的平面视图，其显示垂直于有源区12的位线9。特别是两位线分别邻近于每个沟渠与每个栅极沟槽。该字线8被配置于该有源区12之上。该栅电极85通过栅极接触83与该字线8连接。该晶体管通过位线接触90与该位线9连接。
图11显示包括本发明存储单元阵列的存储装置的布局。在所描绘的存储装置的中央部分中，配置有包含存储单元100的存储单元阵列。该存储单元100以棋盘模式布置，因此各个存储单元相对于彼此对角地布置。每个存储单元都包含具有内部电容器电极31、外部电容器电极37、电容器电介质38的存储电容器3与存取晶体管16。该晶体管16的第一源极/漏极区域121连接至该内部电容器电极31，而该晶体管16的第二源极/漏极区域122则连接至对应的位线9。该字线8连接至该晶体管16的栅电极85。
操作上，例如通过激活一条字线8来选择一个存储单元100。该字线8耦合至该晶体管16中的相应晶体管的栅电极。该位线9耦合至该晶体管16之一的第二源极/漏极区域。接着接通该晶体管16，将存储在该电容器3中的电荷耦合至相关位线9。读出放大器6检测从该电容器3耦合至该位线9的电荷。该读出放大器6比较所获得的信号与参考信号，该参考信号从邻近位线9获得，该邻近位线9检测来自连接至未被激活的邻近字线8的存储单元100的信号。
该读出放大器6形成核心电路的一部分，其中也配置有字线驱动器(未显示)。外围部分70另外包含配置在该核心电路外侧的支持区域。
虽然本发明已经详细地并且参考其特定实施例进行了描述，但对于本领域中的技术人员来说显而易见的是，在不背离其精神与范围的情况下可以进行不同的改变与修正。因此，本发明预期包含在所附的权利要求及其等价物的范围内的本发明的修正和改变。
附图标记列表1 半导体衬底10衬底表面12有源区121 第一源极/漏极区域122 第二源极/漏极区域123 非对称掺杂部分13倾斜离子注入14沟道15电流路径16晶体管17衬垫氮化物181 二氧化硅间隔物182 氮化三硅衬垫184 多晶硅层185 多晶硅层186 氮化三硅衬垫187 多晶硅衬垫188 四氮化三硅层19硼磷硅玻璃层2 隔离沟渠3 沟渠电容器31内部电容器电极32绝缘圈33埋带向外扩散34沟渠顶部氧化物36多晶硅填充物37外部电容器电极38电容器电介质4 埋带窗41沟道注入
42 注入部分5栅极沟槽51 硬掩模层52 硬掩模层6读出放大器7外围栅电极70 外围部分71 外围轻度掺杂第一源极/漏极区域72 外围轻度掺杂第二源极/漏极区域73 外围重度掺杂第一源极/漏极区域74 外围重度掺杂第二源极/漏极区域75 四氮化三硅间隔物76 外围栅极氧化物77 外围沟道78 核心电路79 支持部分8字线8a 字线底侧80 栅极氧化物81 硼磷硅玻璃层82 钨层83 栅极接触85 栅电极85a 栅电极底侧86 内部间隔物9位线9a 有源位线9b 通过位线90 位线接触91 位线绝缘体层92 位线绝缘体93 第一接触区域
94第二接触区域100 存储单元
权利要求
1.一种存储单元阵列，包括多个存储单元，每个存储单元包含存储电容器与存取晶体管；多个位线，其被定向于第一方向；多个字线，其被定向于第二方向，该第二方向与该第一方向垂直；半导体衬底，其具有表面以及在其上形成的多个有源区线，每个有源区在该第二方向上延伸；多个存取晶体管，其部分地形成于该有源区线中，并将对应存储电容器电耦合至对应位线，每个晶体管包括第一源极/漏极区域，其与该存储电容器的电极连接；第二源极/漏极区域，其邻近于该衬底表面；沟道区域，其连接该第一与第二源极/漏极区域，该沟道区域被配置于该有源区中，以及栅电极，其沿着该沟道区域而配置，该栅电极控制在该第一与第二源极/漏极区域之间流动的电流，该栅电极与字线之一连接，其中每个栅电极包含底侧，每个字线包含底侧，该栅电极的底侧被配置于该字线的底侧之下，且该字线被配置于该位线之上。
2.如权利要求1所述的存储单元阵列，其中每个栅电极被配置于沟槽中，该沟槽在垂直于该衬底表面的方向上延伸。
3.如权利要求1所述的存储单元阵列，其中每个存储电容器是沟渠电容器，该沟渠电容器包含第一电容器电极、第二电容器电极以及配置在该第一与第二电容器电极之间的电介质层，该第一与第二电容器电极与该电介质层被配置于在该半导体衬底中延伸的沟渠中。
4.如权利要求1所述的存储单元阵列，其中该栅电极通过栅极接触与对应字线连接。
5.如权利要求1所述的存储单元阵列，进一步包括绝缘间隔物，其使该栅电极与该第一和第二源极/漏极区域电绝缘，该绝缘间隔物相对于该半导体衬底表面垂直地延伸。
6.如权利要求1所述的存储单元阵列，其中连接该第一与第二源极/漏极区域的沟道包含相对于该衬底表面的垂直部分与水平部分，该水平部分邻近于该栅电极的底侧。
7.如权利要求6所述的存储单元阵列，其中该沟道的水平部分包含用具有该沟道的导电类型的掺杂物以高于该沟道的掺杂物浓度的浓度所掺杂的区域。
8.如权利要求1所述的存储单元阵列，其中该字线由金属制成。
9.一种形成存储单元阵列的方法，包括提供具有表面的半导体衬底；提供多个存储电容器；在该半导体衬底中定义多个有源区线；通过在有源区之一中提供第一源极/漏极区域来提供多个存取晶体管；将该第一源极/漏极区域与该存储电容器的电极电连接；在该有源区中在邻近于该衬底表面的位置处提供第二源极/漏极区域；提供沿着沟道区域所配置的栅电极；提供沿着第一方向延伸的多个位线；以及提供沿着第二方向延伸的多个字线，每个字线与多个栅电极连接；其中该有源区在该第二方向上延伸，每个栅电极都包含底侧，每个字线都包含底侧，该栅电极的底侧被配置于该字线的底侧之下；以及其中在提供字线之前，发生提供位线。
10.如权利要求9所述的方法，其中提供栅电极包含定义沟槽，该沟槽在与该衬底表面垂直的方向上延伸。
11.如权利要求9所述的方法，其中提供存储电容器包含形成沟渠，该沟渠在与该衬底表面垂直的方向上延伸，该沟渠具有侧壁；提供第一电容器电极，该第一电容器电极邻近于该侧壁；在该第一电容器电极上提供电介质层；以及提供第二电容器电极，该第二电容器电极邻近于该电介质层。
12.如权利要求9所述的方法，进一步包括提供栅极接触，该栅极接触将该栅电极与对应字线连接。
13.如权利要求9所述的方法，进一步包括提供绝缘间隔物，该绝缘间隔物使该栅电极与该第一和第二源极/漏极区域电绝缘，该绝缘间隔物相对于该半导体衬底表面垂直地延伸。
14.如权利要求9所述的方法，进一步包括用具有该沟道的导电类型的掺杂物以高于该沟道的掺杂物浓度的浓度来掺杂邻近于该栅电极的底侧的沟道部分。
全文摘要
一种存储单元阵列包含具有存储电容器与存取晶体管的存储单元。该存取晶体管形成于有源区中。该存储单元阵列进一步包含定向于第一方向的位线以及定向于第二方向的字线。该有源区在该第二方向上延伸。该晶体管的每个栅电极的底侧被配置于每个字线的底侧之下。此外，该字线被配置于该位线之上。
文档编号H01L21/768GK1893082SQ20061009369
公开日2007年1月10日 申请日期2006年6月15日 优先权日2005年6月15日
发明者M·波普, F·雅库鲍斯基, J·何茨, L·海涅克 申请人:秦蒙达股份公司