利用选择外延构造npn晶体管的方法

专利名称：利用选择外延构造npn晶体管的方法
技术领域：
本发明涉及一种半导体集成电路的制作工艺方法，特别是涉及一种利 用选择外延构造NPN晶体管的方法。
背景技术：
双极晶体管是构成现代大规模集成电路的器件结构之一。双极晶体管 优点在于操作速度快、单位芯片面积的输出电流大、导通电压变动小，适 于制作模拟电路。
随着半导体工艺的不断发展，对器件性能要求越来越高。在传统的双 极晶体管制作工艺中，通常采用两步基区/发射区热过程来形成有效基区 宽度，即先进行基区硼注入/扩散形成基极，再进行发射区的磷注入/扩散 形成发射极，由基极和发射极的深度差来得到基区宽度。其实现工艺复杂 且可控性差，对于基区宽度小于0.1微米的工艺很难实现。现在对半导体 集成电路线宽要求在日益减小，现有的工艺方法已经不能适应这种技术发 展趋势的要求。

发明内容
本发明要解决的技术问题是提供一种利用选择外延构造NPN晶体管 的方法，有效控制双极器件基区宽度，减少寄生容，提高器件速度。
为解决上述技术问题，本发明的利用选择外延构造NPN晶体管的方 法，包括如下步骤
在半导体衬底上进行埋层注入和扩散；
去除所述埋层形成时产生的氧化层，然后淀积生长一层氧化层； 在所述氧化层上涂光刻胶、曝光、光刻刻蚀形成一窗口； 去除光刻胶，然后选择N型外延生长在所述窗口内形成一层N"外延
层；
在所述外延层上依次淀积氧化层、P型多晶硅层、氧化层；
通过光刻刻蚀形成有源区；
湿法刻蚀所述P型多晶硅下的氧化层；
选择性生长P型外延层；
去除表面氧化层，然后淀积氮化硅层；
对该氮化硅层光刻刻蚀后，淀积N+多晶硅层。
采用本发明的方法,利用低压选择性外延结合自对准工艺与多晶基极 /发射极结合的工艺，构建NPN晶体管，可有效控制双极器件基区宽度， 提高器件响应速度，减小由热扩散造成的双极晶体管中寄生电容，并可与 M0S器件工艺很好地匹配。


下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1至10是本发明的利用选择外延构造NPN晶体管的方法工艺流程
示意图，图中通过示意性的截面图，表示出本发明一优选实施例的各工艺 步骤的具体实现方式。
具体实施例方式
本发明提出了一种利用选择外延结合自对准工艺构建NPN晶体管的
方法。下面结合图1 10所示，针对一优选的实施例具体说明本发明的工
艺流程。
第一步，如图1所示，首先，采用P (ioo)型硅材料作为半导体衬
底，在该衬底上通过离子注入和杂质扩散的方法形成一掩埋层。在该掩埋
层的扩散形成工艺中，会在其表面形成一层氧化层(Si02)。
第二步，参见图2。去除上一步骤中所述的氧化层，然后采用热氧化 方法在半导体衬底和掩埋层的表面上淀积生长一层氧化硅薄膜(Si02)。
第三步，在所述的氧化硅薄膜上涂覆光刻胶，曝光、光刻，刻蚀该氧 化硅薄膜，在所述掩埋层的上方形成一窗口 (参见图3)。
第四步，去除光刻胶，通过选择性外延生长，在所述窗口内形成r 外延层(参见图4)。该N"外延层作为NPN晶体管的集电区。
第五步，在所述的^外延层和氧化硅薄膜的表面依次淀积氧化层、P 型多晶硅、氧化层(参见图5)。该P型多晶硅作为NPN晶体管的基极区， 通过选择外延构造基区可以精确控制小的基区宽度，改善器件功能。
第六步，通过光刻刻蚀氧化层、P型多晶硅、氧化层，形成位于所述 W外延层上方的有源区(参见图6)。
第七步，采用湿法刻蚀所述有源区内位于所述多晶硅和N"外延层之间 的氧化层，刻蚀的横向深度应小于N"外延层的宽度，使有源区在N"外延层 的上方呈倒"T"形(参见图7)。
第八步，在所述有源区内的N"外延层和P型多晶硅之间，通过选择性 外延生长，形成P型外延层(参见图8)。
第九步，去除所述P型多晶硅层表面的氧化层，然后淀积一层氮化硅
(参见图9)，淀积的方法可以采用CVD或其他常用的方式，也可采用生 长的方式形成。
第十步，进行光刻，打开发射区域，然后进行N+多晶硅淀积，该N+ 多晶硅层作为NPN晶体管的发射区。至此，完成了 NPN晶体管的制作。
在本发明的附图中仅仅是为了表达本发明的工艺步骤的具体内容，所 以并未按比例绘制。各个工艺步骤实现的具体工艺方法，对本领域的技术 人员来说是不必花费创造性劳动就能实施的，对于本发明中给出的具体实 现方法，只是作为实施例进行说明，具体实施时并不局限于此。
权利要求
1、一种利用选择外延构造NPN晶体管的方法，包括如下步骤在半导体衬底上进行埋层注入和扩散；去除所述埋层形成时产生的氧化层，然后淀积生长一层氧化层；在所述氧化层上涂光刻胶、曝光、光刻刻蚀形成一窗口；其特征在于还包括，去除光刻胶，然后选择N型外延生长在所述窗口内形成一层N-外延层；在所述外延层上依次淀积氧化层、P型多晶硅层、氧化层；通过光刻刻蚀形成有源区；再采用湿法刻蚀所述P型多晶硅层下的氧化层；选择性生长P型外延层；去除表面氧化层，然后淀积氮化硅层；光刻刻蚀后，淀积N+多晶硅层。
2、 根据权利要求1所述的利用选择外延构造NPN晶体管的方法，其 特征在于所述湿法刻蚀时刻蚀的横向深度应小于r外延层的宽度。
全文摘要
本发明公开了一种利用选择外延构造NPN晶体管的方法，去除半导体衬底上的氧化层表面的光刻胶后，选择N型外延生长在窗口内形成一层N^-外延层；在所述外延层上依次淀积氧化层、P型多晶硅层、氧化层；通过光刻刻蚀形成有源区；采用湿法刻蚀所述P型多晶硅层下的氧化层；选择性生长P型外延层；去除表面氧化层，然后淀积氮化硅层；光刻刻蚀后，淀积N⁺多晶硅层。本发明能够有效控制双极器件基区宽度，减少寄生电容，提高器件速度。
文档编号H01L21/02GK101192536SQ20061011854
公开日2008年6月4日 申请日期2006年11月21日 优先权日2006年11月21日
发明者乐 王 申请人:上海华虹Nec电子有限公司