专利名称：高压侧驱动器的半导体结构及其制造方法
技术领域：
本发明涉及一种半导体，特别涉及一种高压侧驱动器的半导体结构及其制造方法。
背景技术：
对高压侧驱动器而言，基本上，在高压结(HV junction)上覆盖过大的导电材料会降低高压结的击穿电压。如图1A所示，特别是当一凹型的导电电容结构113直接设置于高压结101的N型深阱(NWD)111上时，靠近凹型(或角落)区的高压结101的P型阱区(PW)S的击穿电压(breakdown voltage)会大幅降低。
请参照图1B，其示出传统电源供应IC内的一种高压侧驱动器的半导体结构的局部剖面图。高压侧驱动器的半导体结构包括形成于P型衬底100内的高压结110，以及形成于P型衬底100上的高压电容结构120。高压结110包括一N型深阱(NWD)112以及多个P型阱(PW)114。高压电容结构120包括一第一金属层122及两个分离的第二金属层124、126。第二金属层124连接至一低电位，例如0V，而第二金属层126连接至一高电位+V，例如500V。通过连接金属130连接至第二金属层126的N+重离子掺杂区116形成于P型阱114之间。
为了避免高压结的击穿电压被高压电容结构内的导体(金属)降低，高压电容结构120设置于P型衬底100上远离高压结110的一个区域中，并通过连接金属130连接至高压结110。然而，传统高压侧驱动器的半导体结构具有下列缺点1.需要使用更多芯片空间来分隔地设置高压结110及高压电容结构120在P型衬底100上。
2.需要使用额外的连接金属130以连接高压结110及高压电容结构120，因此生产高压侧驱动器需要更多的成本。
发明内容
有鉴于此，本发明的目的就是在提供一种整合高压结与凹型电容结构的高压侧驱动器的半导体结构及其制造方法。借由在衬底内形成具有与衬底实质上相同离子掺杂浓度的半导体区域，得以增加邻近电容结构凹区域的高压结的击穿电压。因此，得以降低芯片面积及制造高压侧驱动器的成本。
根据本发明的目的，提供一种包括离子掺杂结的高压侧驱动器的半导体结构。离子掺杂结包括一衬底及一深阱。深阱形成于衬底内并具有一第一凹结构。离子掺杂结包括一连接至深阱的第一凹结构的半导体区域，半导体区域具有与衬底实质上相同的离子掺杂浓度。
根据本发明的目的，提供一种高压侧驱动器的半导体结构的制造方法。该方法包括形成一衬底；形成一具有第一凹结构的深阱于衬底内；以及，形成一半导体区域于衬底内，其中半导体区域连接至深阱的第一凹结构并具有与衬底实质上相同的离子掺杂浓度。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举几个较佳实施例，并配合附图作详细说明，其中图1A示出形成于高压结上的一种凹型电容结构的俯视图；图1B示出传统电源供应IC内的一种高压侧驱动器的半导体结构的局部剖面图；图2A示出根据本发明一较佳实施例的电源供应IC内的一种高压侧驱动器的半导体结构的俯视图；图2B示出根据本发明一较佳实施例的电源供应IC内的一种高压侧驱动器的半导体结构沿剖面线A-A’的局部剖面图；图3示出图2B的高压侧驱动器的半导体结构的制造方法流程图；图4示出以具有分离图案的掩模形成图2B的部分连接深阱区的离子掺杂工艺的示意图；图5示出以掩模形成第2B图的第一阱、第二阱及邻近第一凹结构的半导体区域的离子掺杂工艺的示意图；以及图6示出根据本发明一较佳实施例的高压侧驱动器的半导体结构的仿真电场曲线图。
图中主要组件符号说明如下100P型衬底101、110高压结111、112N型深阱113导电电容结构114P型阱116N+重离子掺杂区120高压电容结构122第一金属层124、126第二金属层130连接金属200离子掺杂结202衬底204深阱204a深阱区206第一阱207第二阱208、209重离子掺杂区域210氧化层220第一介电层230导电电容结构232第一金属层234第二介电层236、238第二金属层240、250接触点400、500掩模402、502、504分离图案C1第一凹结构
C2第二凹结构C3第三凹结构E电场SR半导体区域TA近似三角形区域具体实施方式
请参照图2A及图2B，其示出本发明一较佳实施例的电源供应IC内的一种高压侧驱动器的半导体结构的俯视图及局部剖面图(沿剖面线A-A’)。如图2B所示，高压侧驱动器的半导体结构包括离子掺杂结(高压结)200、氧化层210、第一介电层220以及导电电容结构230。氧化层210形成于离子掺杂结200上，第一介电层220形成于氧化层210上，导电电容结构230形成于第一介电层220上。
离子掺杂结200包括衬底202及形成于衬底202内的深阱204。深阱204具有第一凹结构C1，例如图2A所示的L型角结构。离子掺杂结200还包括连接至深阱204的第一凹结构C1的半导体区域SR，且半导体区域SR具有与衬底202实质上相同的离子掺杂浓度。此外，深阱204邻近离子掺杂结200的表面处包括多个部分彼此连接的深阱区204a。例如，离子掺杂结200是为一p-n结，衬底202是为一P型衬底且深阱204是为一形成于P型衬底内的N型阱(NW)。
由图2B可以看出深阱区204a彼此不完全连接，且衬底202上位于深阱区204a之间的区域形成近似三角形区域TA。借由形成部分连接的深阱区204a，离子掺杂结200的击穿电压可以可借由改变深阱区204a间的距离d2来加以调整。较佳地，深阱区204a之间的距离d2大于0um并小于20um。深阱204的掺杂浓度位于1.7E17cm-3到8.3E18cm-3之间，且深阱204的深度D位于2um到10um之间。
此外，离子掺杂结200在每一深阱区204a内可包括至少一第一阱206，例如P型阱或P型主体(P-body)。这些第一阱206用于增加离子掺杂结200的击穿电压，且离子掺杂结200的击穿电压取决于第一阱206于深阱区204a中的形状及相对位置。第一阱206的掺杂浓度较佳地位于3.3E17cm-3到1E19cm-3之间。
离子掺杂结200还包括一通过接触点240连接至导电电容结构230的最高电位端H的重离子掺杂区域208，例如N+区域；以及一通过接触点250连接至导电电容结构230的低电位端L的重离子掺杂区域209，例如P+区域。离子掺杂深阱204的深度D可根据施加于导电电容结构230的高电压+V(500～700V)成正比进行调整，以维持离子掺杂结200足够的击穿电压。
如图2A及图2B所示，导电电容结构230包括一第一金属层232、一第二介电层234及两个第二金属层236、238。第一金属层232形成于第一介电层220上并具有对应于第一凹结构C1的第二凹结构C2。第二介电层234形成于第一金属层232上。第二金属层236、238分开形成于第二介电层234上。任一第二金属层236及238具有一对应于第二凹结构C2的第三凹结构C3。
第二金属层236及第一金属层232形成一第一电容。第二金属层238及第一金属层232形成一第二电容，并与第一电容串连。第二金属层236连接至高电压+V且第二金属层238连接至一低电压，例如0V。离子掺杂结200的击穿电压也取决于第一金属层232与离子掺杂结200的相对位置或是第一介电层220的厚度。
另外，离子掺杂结200还包括一包围半导体区域SR及深阱204的第二阱207，例如P型阱(PW)。借由在深阱204的第一凹结构C1处，也就是邻近第二凹结构C2及导电电容结构230的第三凹结构C3处形成离子掺杂结200的半导体区域SR，邻近凹结构C1的离子掺杂结200的击穿电压不会显著降低。
图3示出图2B的高压侧驱动器的半导体结构的制造方法流程图。请同时参照图2B及图3。首先，如步骤300，形成衬底202，例如一P型衬底。接着，如步骤310，在于温度范围在1000℃～1200℃之间进行6～12小时的热驱动工艺(thermal drive-in process)中，在衬底202内以如图4所示的具有分离图案402的掩模400形成具有第一凹结构C1的深阱204(例如N型深阱)。由于掩模400的分离图案402间隔一设定距离d1，于是在邻近衬底202的上表面处形成具有部分连接的深阱区204a的深阱204。分离图案402的距离d1与深阱区204a间的距离d2成正比。较佳地，深阱区204a间的距离d2大于0um并小于20um，深阱204的掺杂浓度位于1.7E17cm-3到8.3E18cm-3之间，且深阱204的深度D位于2um到10um之间。
本实施例的高压侧驱动器的第一项特征在于部分分离的深阱区204a有助于增加衬底202及深阱204的击穿电压，因此在后续工艺中形成于衬底202上的电容结构不会影响或降低衬底202及深阱204的击穿电压。
接着，如步骤320，在温度范围在900℃～1100℃之间进行2～6小时的热驱动工艺中，如图5所示，以掩模500于每一深阱区204a中形成第一阱206，并于衬底202内形成连接至深阱204的第一凹结构C1的半导体区域SR，以及形成包围半导体区域SR及深阱204的第二阱207。同时，第二阱207及深阱区204a之间区域为掩模500的不透光区域，接着形成具有与衬底202实质上相同的离子掺杂浓度的半导体区域SR。第一阱206也有助于增加衬底202及深阱204的击穿电压，且第一阱206的掺杂浓度位于3.3E17cm-3到1E19cm-3之间。
本实施例的高压侧驱动器的第二项特征，在于具有与衬底202实质上相同的掺杂浓度的半导体区域SR形成于离子掺杂结200内的深阱204的第一凹结构C1处。因此，邻近第一凹结构C1处的离子掺杂结200的击穿电压不会显著降低。
然后，如步骤330，在一深阱区204a内形成用以连接至高电压+V以及导电电容结构230的最高电位端H的重离子掺杂区域208，例如N+区域；以及于第二阱207内形成用以连接至低电压0V及导电电容结构230的最低电位端L的重离子掺杂区域209，例如P+型区域。
接着，如步骤340，形成一氧化层210于具有深阱204(亦即离子掺杂结200)的衬底202上。并如步骤350，形成第一介电层220于该氧化层210上。最后，如步骤360，形成导电电容结构230于第一介电层220上。步骤360包括形成具有第二凹结构C2的第一金属层232于第一介电层220上，并形成第二介电层234于第一金属层232上，以及形成两个分离且分别具有第三凹结构C3的第二金属层236及238于第二介电层234上。导电电容结构230的最高电位端H及最低电位端L分别通过接触点240及250连接至重离子掺杂区域208及209。
请参照图6，其示出根据本发明一较佳实施例的高压侧驱动器的半导体结构的仿真电场曲线图。从图6中，可清楚看出离子掺杂结200内的电场E非常均匀，表示具有整合凹型电容结构与使用具有部分分离的深阱区(未示出)的离子掺杂结200的高压侧驱动器仍可达成良好的效能。
本发明上述实施例所揭露的高压侧驱动器的半导体结构及其制造方法具有下列优点1.配置高压侧驱动器半导体结构的芯片面积可以借助整合导电电容结构于高压结上来加以缩小。
2.本发明不需要使用现有技术中用以连接导电电容结构及高压结的连接金属，因为导电电容结构可以与高压结整合，借以大幅减少制造高压侧驱动器的成本。
3.高压结的击穿电压，特别是邻近与高压结整合的导电电容结构的凹区域处，不会被导电电容结构所影响，并能使高压侧驱动器达到极佳的效能。
综上所述，虽然本发明已以一较佳实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作各种等效修改和替换。因此，本发明的保护范围应当以所附的权利要求书所界定的范围为准。
权利要求
1.一种高压侧驱动器的半导体结构，包括一离子掺杂结，该离子掺杂结包括一衬底；以及一深阱，形成于所述衬底内，所述深阱具有一第一凹结构；其特征在于，所述离子掺杂结包括一连接至所述深阱的第一凹结构的半导体区域，并且所述半导体区域具有与所述衬底实质上相同的离子掺杂浓度。
2.如权利要求1所述的半导体结构，其特征在于，所述深阱包括数个深阱区，且所述深阱区是部分连接。
3.如权利要求2所述的半导体结构，其特征在于，所述深阱区彼此连接的部份位于邻近所述离子掺杂结的一表面。
4.如权利要求2所述的半导体结构，其特征在于，所述离子掺杂结的击穿电压取决于所述深阱区间的距离。
5.如权利要求2所述的半导体结构，其特征在于，所述深阱区间的距离大于0um并小于20um。
6.如权利要求2所述的半导体结构，其特征在于，所述离子掺杂结在每一所述深阱区中还包括至少一第一阱，所述第一阱具有与所述深阱互补的离子掺杂型态。
7.如权利要求6所述的半导体结构，其特征在于，所述离子掺杂结的击穿电压取决于所述第一阱在所述深阱区中的形状及相对位置。
8.如权利要求6所述的半导体结构，其特征在于，所述第一阱的离子掺杂浓度位于3.3E17cm-3到1E19cm-3之间。
9.如权利要求1所述的半导体结构，其特征在于，还包括一氧化层，形成于所述离子掺杂结上；以及一导电电容结构，形成于所述氧化层上。
10.如权利要求9所述的半导体结构，其特征在于，所述离子掺杂结还包括一具有与所述深阱相同离子掺杂型态的重离子掺杂区，且所述重离子掺杂区连接至所述导电电容结构的一最高电位端。
11.如权利要求9所述的半导体结构，其特征在于，还包括一形成于所述导电电容结构及所述氧化层间的第一介电层。
12.如权利要求11所述的半导体结构，其特征在于，所述导电电容结构包括一第一金属层，形成于所述第一介电层上，所述第一金属层具有一对应于所述第一凹结构的第二凹结构；一第二介电层，形成于所述第一金属层上；数个分离的第二金属层，形成于所述第二介电层上，其中一所述第二金属层连接至一高电压，另一所述第二金属层连接至一低电压，每一所述第二金属层具有一对应至所述第二凹结构的第三凹结构。
13.如权利要求1所述的半导体结构，其特征在于，所述深阱的深度位于2um到10um之间。
14.如权利要求1所述的半导体结构，其特征在于，所述离子掺杂结还包括一包围所述半导体区域及所述深阱的第二阱，且所述第二阱具有与所述深阱互补的离子掺杂型态。
15.如权利要求1所述的半导体结构，其特征在于，所述第一凹结构是为一L型角结构。
16.如权利要求1所述的半导体结构，其特征在于，所述衬底是为一P型衬底且所述深阱是为一N型深阱。
17.如权利要求1所述的半导体结构，其特征在于，所述深阱的离子掺杂浓度位于1.7E17cm-3到8.3E18cm-3之间。
18.一种高压侧驱动器的半导体结构的制造方法，包括形成一衬底；形成一具有一第一凹结构的深阱于所述衬底内；以及形成一半导体区域于所述衬底内；其特征在于，所述半导体区域连接至所述深阱的所述第一凹结构并具有与所述衬底实质上相同的离子掺杂浓度。
19.如权利要求18所述的方法，其特征在于，所述深阱包括数个部分连接的深阱区。
20.如权利要求19所述的方法，其特征在于，形成所述深阱于所述衬底内的步骤包括以一具有数个分离图案的掩模形成所述深阱区。
21.如权利要求20所述的方法，其特征在于，所述分离图案的距离与所述深阱区间的距离成正比，并决定所述衬底与所述深阱的击穿电压。
22.如权利要求20所述的方法，其特征在于，所述深阱区间的距离大于0um并小于20um。
23.如权利要求18所述的方法，其特征在于，还包括形成一氧化层于具有所述半导体结构的所述衬底上；以及形成一导电电容结构于所述氧化层上。
24.如权利要求23所述的方法，其特征在于，还包括于所述深阱区其中的一内形成一具有与所述深阱相同离子掺杂型态的重离子掺杂区域，所述重离子掺杂区域用以连接至所述导电电容结构的一最高电位端。
25.如权利要求23所述的方法，其特征在于，还包括形成一第一介电层于所述氧化层上，其中所述形成一导电电容结构的步骤包括形成一第一金属层于所述第一介电层上，所述第一金属层具有一对应于所述第一凹结构的第二凹结构；形成一第二介电层于所述第一金属层上；以及形成数个第二金属层于所述第二介电层上，每一所述第二金属层具有一对应于所述第二凹结构的第三凹结构。
26.如权利要求18所述的方法，其特征在于，所述形成一半导体区域的步骤还包括在每一所述深阱区内形成至少一具有与所述深阱互补的离子掺杂型态的第一阱；以及形成一包围所述半导体区域及所述深阱的第二阱。
27.如权利要求26所述的方法，其特征在于，在每一所述深阱区内形成所述至少一具有与所述深阱互补的离子掺杂型态的第一阱的步骤包括于温度范围在900℃～1100℃之间进行2～6小时的一热驱动工艺中形成所述第一阱。
28.如权利要求26所述的方法，其特征在于，所述第一阱及所述第二阱的掺杂浓度位于3.3E17cm-3到1E19cm-3之间。
29.如权利要求18所述的方法，其特征在于，所述衬底是为一P型衬底且所述深阱是为一N型深阱。
30.如权利要求18所述的方法，其特征在于，所述第一凹结构是为一L型角结构。
31.如权利要求18所述的方法，其特征在于，所述深阱的掺杂浓度位于1.7E17cm-3到8.3E18cm-3之间。
32.如权利要求18所述的方法，其特征在于，形成所述深阱于所述衬底内的步骤包括于温度范围在1000℃～1200℃之间进行6～12小时的一热驱动工艺中形成所述深阱。
全文摘要
本发明公开一种包括离子掺杂结的高压侧驱动器的半导体结构。离子掺杂结包括一衬底及一深阱。深阱形成于衬底内并具有一第一凹结构。离子掺杂结包括一连接至该深阱的第一凹结构的半导体区域，该半导体区域并具有与该衬底实质上相同的离子掺杂浓度。借此得以增加邻近电容结构凹区域的高压结的击穿电压。因此，得以降低芯片面积及制造高压侧驱动器的成本。
文档编号H01L21/70GK1945833SQ20061015986
公开日2007年4月11日 申请日期2006年10月30日 优先权日2006年10月30日
发明者蒋秋志, 黄志丰 申请人:崇贸科技股份有限公司