具有不同的氧化物厚度的沟槽肖特基势垒二极管的制作方法

专利名称：具有不同的氧化物厚度的沟槽肖特基势垒二极管的制作方法
技术领域：
本发明涉及半导体器件，尤其涉及具有不同的氧化物厚度的沟槽肖特基 二极管以及这种器件的制造工艺。
背景技术：
肖特基二极管为大家所熟知并通过不同的布图技术制造，包括如Bantval Baliga的美国专利5,612,567中典型示出的沟槽布图。沟槽肖特基二极管的 制造工艺需要大量的掩模层和制造步骤。然而，本发明人的美国专利申请 10/193,783给出了用于制造沟槽肖特基二极管的发明工艺，其中只需要简少 的步骤和较少的掩模层。
参考附图，其中相同参考数字指相同元件，图l示出了根据上述申请的 工艺制造的示例沟槽肖特基二极管，图1是该申请的图11的复制图。如图 所示，图1的器件包括硅晶片10，该硅晶片10具有隔开多个沟槽30的多个 台面54，该硅晶片10包括端部沟槽区60。薄的均匀氧化层(Si02) 44内衬 于每个沟槽30和端部区60的侧壁和底表面，分别形成栅氧化物和端部氧化 物。P型多晶硅48填充每个沟槽30，由此形成在反向偏压下的多个电极， 减小反向偏置漏电流和增加反向偏置阻塞电压。肖特基势垒金属50覆盖有 源区，形成在台面区54的顶部上方延伸的肖特基接触52。最后，阳极56 和阴极(未示出)分别在器件的顶部和底表面上方延伸。 在沟槽肖特基器件中，如图1的示例器件中所示，氧化物层沿每个沟槽
30和端部区60的侧壁和底表面同时形成，由此氧化物层始终具有相同的均
匀厚度。然而，沿沟槽和端部区的侧壁和底表面的氧化物层实现不同的效果。 更具体地说，根据每个区域中的氧化物层的厚度，所得器件的电特性和结构 特性受到不同的影响。
例如，每个沟槽30的底表面上的栅氧化物用于屏蔽位于沟槽底部边角 处的高电场。通常，该临界区中的氧化物厚度越厚，器件可以承受的反向击 穿电压越高。由此，沿沟槽的底表面需要更厚的栅氧化物。
相反的，长在每个沟槽30的侧壁上的栅氧化物主要影响反向偏置漏电 流的夹断特性。具体地说，在反向偏置过程中，沟槽侧壁上的氧化物用于将 阳极电压从沟槽电极传递至台面区54。尽管如此，氧化物中部分负阳极电压 下降，该电压的平衡充当台面导电区的夹断电压。
因此，沿沟槽侧壁需要薄的栅氧化物以使氧化物中的下降电压最小化并 且允许减小的反向偏置漏夹断电压。此外，沿沟槽侧壁的薄氧化物意味着在 氧化过程中消耗较少的硅，由此增加台面区54中的导电面积。如所知道的 那样，增加的台面区意味着更高的有效面积，这对于在正向导电过程中减小 器件的前向压降是有益的。
至于端部区60中的端部氧化物，它有几个用途。从电透视图来看，顺 着该区域的底表面的氧化物充当用于场极板终端的场氧化物。通常，人们希 望这些场氧化物足够厚以使在金属场极板的边缘58下面的氧化物中发生的 电场聚集最小化，并担负击穿电压离开(walk-out)。从机械透视图来看，在 封装器件的温度循环可靠性测试过程中，金属场极板的边缘下面的场氧化物 的这一部分受到高应力。此外，需要较厚的场氧化物以避免在这些测试过程 中场极板的边缘下面的氧化物破裂。
正如所看到的，跨过沟槽肖特基器件的所有区域使用相同的氧化物厚度
是不利的。具体地说，内衬于沟槽和端部区侧壁的氧化物层需要比内衬于这 些沟槽的底表面的氧化物层更薄。
但是，还应当注意，还有其他公开的沟槽型器件使用不同厚度的栅氧化
物；具体地说，Milton Boden的美国专利6,"6,099和NareshThapar的美国 专利6,580,123公开了这种器件。尽管如此，这两份专利都是针对MOS (MetalOxide Semicoductor金属氧化物半导体)栅器件，包括MOSFETs (MetalOxide Semicoductor Field Effect Transistor金属氧化物半导体场效应 管)和IGBTS (Insulated Gate Bipolar Transistor绝缘栅极型功率管)，而不是 针对沟槽肖特基器件。此外，这些专利仅仅教导了不同的栅氧化物的使用而 并不是不同的端部氧化物的使用。
Thapar形成不同栅氧化物的工艺也应该被注意。具体地说，该工艺包括 首先在沟槽侧壁和底表面上淀积氮化硅层。然后底表面的氮化物层被刻蚀 掉，并且氧化物层在其上生长至所需要的厚度。沟槽侧壁上的氮化物层接着 被除去，并且后续氧化物层在该侧壁上生长至所需要的厚度。

发明内容
由此，需要制造沟槽肖特基二极管，所述沟槽肖特基二极管在器件的不 同区域中具有有差别的或不同的氧化物厚度，由此克服上述的及现有技术中 其他的缺点。根据本发明，采用一种新颖的制造工艺，该制造工艺用于具有 不同的氧化物厚度的有独创性的沟槽肖特基二极管的制造，更具体地说，沿 每个沟槽侧壁的氧化物层比沿沟槽底表面的氧化物层更薄。
具体来说，根据本发明，第一氮化硅层一开始就直接沉积于硅衬底的表 面。在沟槽掩模和刻蚀步骤过程中，多个台面和沟槽形成于衬底的表面。该 步骤也可以包括端部沟槽的形成。 一旦沟槽和端部沟槽形成，牺牲氧化物会 生长于这些沟槽的侧壁和底表面。接着所述牺牲氧化物被剥离。接下来，栅
氧化物和端部氧化物会分别生长于沟槽和端部沟槽的侧壁和底表面，以致牺 牲氧化物的厚度与栅/端部氧化物的厚度比率优选为2: 1。接着第二氮化物 层淀积于这些沟槽的侧壁和底表面以及淀积于剩于衬底表面的第一氮化物 层上。接着所述第二氮化物层被干法刻蚀，再次露出第一氮化物层，更重要 地，露出沿沟槽的底表面的氧化物层。尽管如此，沿沟槽的侧壁的氧化物层 仍然被覆盖。因此，沟槽的底表面接着再次被氧化。在该第二氧化之后，第 二氮化物层接着在湿法刻蚀过程中被从沟槽侧壁剥离。结果，根据本发明， 氧化物层形成于每个沟槽和端部沟槽的侧壁，所述氧化物层比形成于这些沟 槽的底表面的氧化物层更薄。
一旦第二氮化物层被除去，沟槽随后被P型多晶硅填充。剩余的第一氮 化物层接着被湿法刻蚀剥离。然后，肖特基金属层淀积于衬底的活性表面， 形成与多个台面接触的肖特基整流器。最后，阳极和阴极形成于该衬底的相
反(opposite)的表面上。
因而，根据本发明，形成具有不同的氧化物厚度的新颖的沟槽肖特基二 极管，其中沟槽和端部沟槽侧壁上的氧化物层比沿沟槽底表面的氧化物层更薄。


图l示出了沟槽肖特基二极管的截面，该沟槽肖特基二极管具有沿沟槽， 包括端部沟槽的侧壁和底表面的均匀的氧化物厚度。
图2示出了第一氮化物层在硅衬底表面上直接形成之后的硅晶片的截面。
图3示出了图2在第一氮化物层和衬底被掩模和干法刻蚀之后的结构， 所述掩模和干法刻蚀导致一组沟槽的形成，包括端部沟槽。
图4示出了图3在沿沟槽的侧壁和底表面的牺牲氧化物层生长之后的结
构。
图5示出了图4在牺牲氧化物层除去之后的结构。
图6示出了图5在沿沟槽的侧壁和底表面的初始栅氧化物/端部氧化物层
生长之后的结构。
图7示出了图6在覆盖第一氮化物层以及沟槽的侧壁和底表面的第二氮
化物层形成之后的结构。
图8示出了图7在第二氮化物层的干法刻蚀之后的结构，所述干法刻蚀
导致沿沟槽的底表面露出氧化物层。
图9示出了图8在沿沟槽的底表面的栅氧化物/端部氧化物层进一步生长 之后的结构。
图10示出了图9在第二氮化物层被完全除去之后的结构，所述除去导 致不同的沟槽氧化物层，其中沟槽侧壁上的氧化物层比沿沟槽底表面的氧化 物层更薄。
图11示出了图IO在填充沟槽的多晶硅层的淀积，以及后续硼注入到多 晶硅层中之后的结构。
图12示出了图ll在多晶硅层的刻蚀之后的结构。
图13示出了图12在势垒金属层的淀积、以在有效区上形成肖特基接触 的势垒金属的退火以及端部沟槽上的未反应势垒金属的刻蚀之后的结构。
图14示出了图13在阳极势垒金属层的淀积以及该层在端部沟槽内的部 分刻蚀之后的结构。
具体实施例方式
现在参考图2至14 (注意所述附图未按比例绘制)，图解了用于沟槽肖 特基二极管的制造工艺和所得的器件结构，该沟槽肖特基二极管具有沿沟槽 侧壁和底表面的有差别的或不同的氧化物厚度。该工艺是专利申请
10/193,783中提出的两个掩模工艺的改进。尽管如此，根据本发明，通过改 变沿沟槽侧壁和底表面的氧化物层的厚度，形成一种具有提高的反向击穿电 压并且对温度循环较不敏感的器件。注意这里描述的工艺用于额定为15-45V 的低压肖特基器件。尽管如此，本领域技术人员会认识到，随着适当的改变， 所述的工艺可用于任意额定器件。
从图2开始，具有N+衬底104的初始硅晶片100被示出，该N+衬底 104具有N-外延生长上表面102 (外延层)。例如，晶片100可以具有2.5pm 至约4nm的硅厚度范围以及在0.3和0.5Qcm之间的电阻率；尽管如此，其 他硅厚度和电阻率也可以被使用。最初使用例如氢氟(HF)酸清洗晶片100， 以除去热氧化物和自然氧化物。
一旦被清洗，使用低压化学气相淀积技术(LPCVD)，可移除的厚度大 约为600-800A的表面氮化物层(Si3Ni4) 106直接淀积于外延层102的表面 108上。注意氮化物层106在没有首先形成衬垫氧化层的情况下被淀积。
为了形成间隔沟槽，具有所需沟槽模式(步骤未示出)的光刻胶和掩模 层接着被施加于氮化物层106的表面。接着使用适当的光刻工艺构成该所得 结构。
接下来，使用适当的刻蚀工艺如等离子体刻蚀，氮化物层106和外延层 102被刻蚀以形成多个沟槽110和台面122，如图3所示。所述沟槽贯穿氮 化物层106并从外延层102的顶侧108向下延伸并进入外延层。例如，所述 沟槽可以被以平行间隔条纹的形式排列并且可以具有约0.5pm的宽度、约 0.5pm的间隔以及1.5pm的深度。尽管如此，也可以利用其他沟槽形成和尺 寸。
如图3所示，在形成沟槽110的这一工序过程中，端部沟槽lll也可以 被形成，由此形成端部沟槽区，如箭头112所示。尽管如此，本领域技术人 员会认识到，本发明也应用于不包括端部沟槽区的沟槽肖特基器件(出于论
述目的，端部区将假定被形成)。
一旦形成沟槽110和111，光刻胶掩膜的剩余部分被剥离，并且所述沟 槽的露出的表面经历预扩散清洗步骤。
转向图4，具有厚度为大约1000-1500A的牺牲氧化物层(Si02) 114接 着同时生长于每个沟槽110和111的侧壁和底表面上。接着以约1500-2000A 的目标深度执行牺牲氧化物刻蚀，以完全除去该氧化物层，如图5所示。
接下来，根据本发明和如图6所示，使用湿法或干法工艺，均匀的氧化 物层116在沟槽110和111的侧壁和底表面上同时生长至大约500-750A的 厚度，由此分别形成栅氧化物和端部氧化物。注意在该步骤中生长的牺牲氧 化物厚度与栅氧化物厚度的优选比率为2: 1 (即，牺牲氧化物厚度/栅氧化 物厚度=2)
如图7所示，使用例如低压化学气相淀积技术(LPCVD)，可移除的沟 槽氮化物层118接着以大约150-200A的厚度淀积于表面氮化物层106以及 沿沟槽110和111的侧壁和底表面淀积于氧化物层116上。使用干法氮化物 刻蚀，沟槽氮化物层118接着被从表面氮化物层106、从沟槽110的底表面 110a以及从端部沟槽111的底表面或场区llla除去，由此仅仅将沟槽氮化 物层有效地施加于每个沟槽的侧壁，如图8所示。因而，氧化物层116现在 仅仅分别沿沟槽IIO和111的底表面110a和llla露出。
因此，使用湿法或干法工艺，沿沟槽底表面110a和llla的露出的氧化 物层116接着生长至大约1000-5000A的总厚度，如图9所示。湿法氮化物 刻蚀，例如在150。C下，用磷酸，执行200-250A的目标氮化物去除，以剥 离覆盖沟槽IIO和111侧壁的剩余沟槽氮化物层118。因而，根据本发明和 如图10所示，现在内衬于沟槽110和111的氧化物层116具有有差别的或 不同的厚度，内衬于沟槽110和111的侧壁110b禾卩lllb的氧化物层分别比 内衬于底表面110a和llla的氧化物层更薄。
此外，注意以上氧化物厚度仅仅用于举例，本领域技术人员会认识到， 在不脱离本发明的前提下，其他氧化物厚度可用于制造具有不同额定值的器 件。
转向图11，未掺杂的多晶硅层120接着淀积于以上结构的表面至大约
7500A的厚度，以填充沟槽110禾Q 111。接着，硼被注入，例如，在80kev 下lE14/cn^被施加于该结构的表面。尽管如此，本领域技术人员会认识到， 用作P型掺杂剂的任意注入物质都可以被使用。在这些掺杂剂当中，硼或 BF2是最普通的。
然后，在另一预扩散清洗之后，注入的物质被激活并在105(TC下被驱动 一个小时，以使在沟槽内的多晶硅P型可导电。从而，在沟槽内和台面之间 形成多个电极。
然后，使用比除去器件表面上的多晶硅所必需的时间周期多至少五秒的 持续时间周期，通过适当的等离子体刻蚀器完成覆盖多重刻蚀(blanket poly etch)。然后应用适当的掩模，以及沿端部沟槽111的底表面llla或场区的 部分多晶硅被除去。在这些步骤之后，通过在15()OC下磷酸中的湿法刻蚀， 覆盖台面区122的剩余表面氮化物层106被剥离。所得结构在图12中示出。
然后，参考图13，使用任意所希望的预金属清洗来清洗该结构的顶表面 108。接下来在表面108上溅射势垒金属126如钛(Ti)或钛-钨(TiW)等。 通常，钛层可以以任意厚度应用，但是优选情况下，钛层厚度约为600A， 以使后续硅化物层的厚度最大化和使未反应的钛的厚度最小化。还要注意任 意技术可被用于钛的淀积，溅射和电子束蒸发是最普通的技术。
然后，在惰性气氛中，钛层在高温下被退火。因此，薄钛层与有效器件 区起反应，以在该有效区上方形成硅化钛层，形成延伸于台面区122的顶部 的肖特基接触124。接着通过使用任意巳知的氢氧化铵和过氧化氢基溶液刻 蚀该结构，除去沿端部沟槽lll延伸的非反应钛层。通常地，刻蚀时间可以
改变，但是刻蚀温度不应该超过80。C，以避免H202的过快分解。所得结构
在图13中示出。
如在图14中看到的，可以是铝层或其他导电金属层的阳极接触金属层 130接着淀积于该结构的顶部。然后应用金属掩膜(未示出)，并且接触金属 层130在端部沟槽111内被部分地刻蚀，因此仅仅在该区域中留下金属的外 围部分128。
最后，整个晶片经由粘合带粘附到研磨装置(未示出)的框架并进行背 面研磨，减薄该晶片至8密耳，此后该工件被去载带和刻蚀，以消除由于研 磨造成的粗糙表面。接着在该晶片的底部132上溅射背面金属如三金属 (Ti/Ni/Ag)，以在肖特基整流器的底表面上形成阴极。接着可以沿划片线切 割该晶片，以将多个相同的二极管分开。
尽管本发明参考特定实施例描述，许多其它变更和改进以及其它用途将 为本领域技术人员所公知。因此，优选情况下，本发明不限于此处特定公开 内容。
权利要求
1.一种肖特基整流器，包括第一导电类型的半导体衬底；多个沟槽，所述多个沟槽沿所述半导体衬底的第一表面并被多个台面隔开，每个所述沟槽具有分别内衬于该沟槽的底部和侧壁表面的不同厚度的氧化物层；以及肖特基金属层，所述肖特基金属层在所述半导体衬底的第一表面的顶上并与所述多个台面形成肖特基整流器接触。
2. 根据权利要求1所述的肖特基整流器，还包括第二导电类型的导电材料，所述导电材料在所述多个沟槽的每个沟槽内 并邻近于所述氧化物层；阳极，所述阳极横跨所述肖特基金属层并与所述肖特基金属层接触；以及阴极，所述阴极横跨所述半导体衬底的第二相反表面。
3. 根据权利要求1所述的肖特基整流器，还包括端部沟槽，所述端部沟槽沿所述半导体衬底的第一表面并超出所述肖特 基金属层，所述端部沟槽具有分别内衬于该端部沟槽的底部和侧壁表面的不 同厚度的氧化物层。
4. 根据权利要求3所述的肖特基整流器，还包括第二导电类型的导电材料，所述导电材料在所述多个沟槽的每个沟槽内并邻近于所述多个沟槽的每个沟槽内的所述氧化物层；阳极，所述阳极横跨所述肖特基金属层并与所述肖特基金属层接触以及 延伸至所述端部沟槽，以使所述阳极覆盖内衬于所述端部沟槽的底表面的所 述氧化物层的一部分；以及阴极，所述阴极横跨所述半导体衬底的第二相反表面。
5. 根据权利要求3所述的肖特基整流器，其中内衬于所述端部沟槽的侧 壁表面的所述氧化物层的厚度约为500至750A，以及内衬于所述端部沟槽 的底表面的所述氧化物层的厚度约为1000至5000A。
6. 根据权利要求1所述的肖特基整流器，其中对于所述多个沟槽的每个 沟槽来说，内衬于其侧壁表面的所述氧化物层比内衬于其底表面的所述氧化 物层更薄。
7. 根据权利要求1所述的肖特基整流器，其中对于所述多个沟槽的每个 沟槽来说，在形成内衬于其侧壁和底表面的所述氧化物层之前，牺牲氧化物 层生长并被除去，该牺牲氧化物层的厚度为内衬于所述多个沟槽的每个沟槽 的侧壁表面的氧化物层的两倍。
8. 根据权利要求1所述的肖特基整流器，其中对于所述多个沟槽的每个 沟槽来说，内衬于其侧壁表面的所述氧化物层的厚度约为500至750A。
9. 根据权利要求8所述的肖特基整流器，其中对于所述多个沟槽的每个 沟槽来说，内衬于其底表面的所述氧化物层的厚度约为1000至5000A。
10. —种用于制造具有不同的氧化物厚度的沟槽肖特基整流器的方法，包 括以下步骤刻蚀具有第一导电类型的硅衬底的表面，以形成从该表面向下延伸至硅 衬底中的多个隔开的沟槽； 在所述多个沟槽的每个沟槽的侧壁和底表面上生长氧化物层； 至少在内衬于所述多个沟槽的每个沟槽的侧壁和底表面的氧化物层上淀积沟槽氮化物层；刻蚀所述沟槽氮化物层，以对于所述多个沟槽的每个沟槽，露出至少内 衬于该沟槽底表面的氧化物层；对于所述多个沟槽的每个沟槽，继续生长内衬于沟槽底表面的氧化物 层；以及剥离所述沟槽氮化物层，以对于所述多个沟槽的每个沟槽，露出内衬于 其侧壁表面的氧化物层，由此分别沿每个沟槽的侧壁和底表面形成具有不同 厚度的氧化物层。
11. 根据权利要求IO所述的方法，在所述硅衬底刻蚀步骤之前还包括以 下步骤在硅衬底的表面直接淀积表面氮化物层； 对该表面氮化物层进行构图，以限定沟槽图形；以及 使用该图形以用于刻蚀多个隔开的沟槽。
12. 根据权利要求11所述的方法，其中所述沟槽氮化物层淀积步骤也在 所述表面氮化物层上淀积沟槽氮化物层，其中所述沟槽氮化物层刻蚀步骤也 从所述表面氮化物层除去沟槽氮化物层。
13. 根据权利要求IO所述的方法，其中在与多个沟槽的刻蚀的同时，在 硅衬底的表面刻蚀端部沟槽，其中当沿多个沟槽的侧壁和底表面形成具有不 同厚度的氧化物层时，分别沿端部沟槽的侧壁和底表面也同时形成具有不同 厚度的氧化物层。
14. 根据权利要求IO所述的方法，其中所述第一氧化物层生长步骤使得所述多个沟槽的每个沟槽的侧壁和底表面上的氧化物层生长至约500至 750A。
15. 根据权利要求14所述的方法，其中所述第二氧化物层生长步骤使得 所述多个沟槽的每个沟槽的底表面上的氧化物层生长至约1000至5000A的总厚度。
16. 根据权利要求13所述的方法，其中所述第一氧化物层生长步骤使得 所述多个沟槽的每个沟槽的侧壁和底表面和端部沟槽的侧壁和底表面上的 氧化物层生长至约500至750A，其中所述第二氧化物层生长步骤使得所述 多个沟槽的每个沟槽的底表面和端部沟槽的底表面上的氧化物层生长至约 1000至5000A的总厚度。
17. 根据权利要求11所述的方法，其中所述表面氮化物层淀积步骤淀积 表面氮化物层的厚度至约为600至800A，其中所述沟槽氮化物层淀积步骤 淀积沟槽氮化物层的厚度至约为150至200A。
18. 根据权利要求17所述的方法，其中所述沟槽氮化物层剥离步骤具有 约200至250A的目标氮化物去除。
19. 根据权利要求IO所述的方法，在所述第一氧化物层生长步骤之前还 包括以下步骤在所述多个沟槽的每个沟槽的侧壁和底表面上生长牺牲氧化物层；以及 从所述多个沟槽的每个沟槽的侧壁和底表面剥离该牺牲氧化物层。
20. 根据权利要求19所述的方法，其中所述牺牲氧化物层生长步骤使得牺牲氧化物层生长至比所述第一氧化层生长步骤的氧化物层的生长厚度大 两倍的厚度，所述生长厚度为所述第一氧化层生长步骤中使得氧化物层生长 于所述多个沟槽的每个沟槽侧壁和底表面上的厚度。
21. 根据权利要求20所述的方法，其中所述牺牲氧化物层的厚度约为 1000至5000A。
22. 根据权利要求21所述的方法，其中所述牺牲氧化物层剥离步骤具有 约1500至2000A的目标氧化物去除。
23. 根据权利要求IO所述的方法，在所述剥离步骤之后还包括以下步骤 用第二导电类型的导电材料填充所述多个沟槽；以及 在所述硅衬底的表面的顶上形成肖特基金属层，以使该肖特基金属层在多个沟槽之间的台面区中形成肖特基整流器接触。
24. 根据权利要求13所述的方法，在所述剥离步骤之后还包括以下步骤 用第二导电类型的导电材料填充所述多个沟槽；在所述多个沟槽的顶上以及在多个沟槽之间的台面区的顶上形成肖特 基金属层，以使该肖特基金属层在台面区中形成肖特基整流器接触；以及在所述肖特基金属层的顶上淀积阳极接触金属并延伸至端部沟槽，以使 该阳极接触金属覆盖端部沟槽的底表面上的氧化物层的一部分。
25. —种形成沟槽肖特基势垒器件的方法，包括以下步骤 在具有第一导电性的半导体衬底的相反的表面之一上形成第一氮化物层； 对该第一氮化物层进行构图，以限定沟槽图形；使用该沟槽图形以通过所述第一氮化物层和通过所述半导体衬底的一个表面的区域进行刻蚀，从而在所述半导体衬底中形成交替的沟槽和台面； 在每个沟槽的底部和侧壁表面上形成氧化物层； 至少在每个沟槽的底部和侧壁表面上形成第二氮化物层；刻蚀该第二氮化物层，以露出至少内衬于每个沟槽的底表面的氧化物层；继续形成内衬于每个沟槽的底表面的氧化物层，从而对于每个沟槽而 言，底表面氧化物层的厚度不同于侧壁表面氧化物层的厚度；剥离所述每个沟槽的侧壁上的第二氮化物层，以露出内衬于侧壁表面的 氧化物层；用第二导电类型的导电材料填充所述沟槽；剥离覆盖所述台面的第一氮化物层，以露出所述半导体衬底；以及 在一个表面上施加连续势垒层，以在所述势垒层和所述台面的半导体衬 底的露出的部分之间形成肖特基。
26.根据权利要求25所述的方法，其中端部区与沟槽同时形成，在该端 部区的底部和侧壁表面之间具有不同厚度的氧化物层。
全文摘要
一种用于沟槽内的具有不同的氧化物厚度的沟槽肖特基二极管的制造工艺，包括在衬底表面上形成第一氮化物层，并且随后在衬底中形成多个沟槽，可能包括端部沟槽。在牺牲氧化物层形成和除去之后，所述沟槽的侧壁和底表面被氧化。第二氮化物层随后被施加于所述衬底并被刻蚀，从而使所述第二氮化物层覆盖沟槽侧壁上的氧化物层，但露出沟槽底表面上的氧化物层。然后，所述沟槽底表面被再氧化，剩余的第二氮化物层接着被从侧壁除去，导致在每个沟槽的侧壁和底表面上形成具有不同厚度的氧化物层。然后，所述沟槽被用P型多晶硅填充，第一氮化物层被除去，并且肖特基势垒金属被施加于所述衬底表面。
文档编号H01L29/40GK101371337SQ200680002150
公开日2009年2月18日 申请日期2006年1月10日 优先权日2005年1月14日
发明者D·基奥拉 申请人:国际整流器公司