具有导电油墨的倒装芯片模制无引线封装的制作方法

专利名称：具有导电油墨的倒装芯片模制无引线封装的制作方法
技术领域：
本发明涉及一种半导体装置，且更特定来说涉及一种用于保护半导体芯片并 将所述半导体芯片与外部装置连接的半导体封装。
背景技术：
在电子行业中通常将一个或一个以上半导体装置(例如集成晶片或芯片)囊封 在半导体封装中。这些塑料封装保护芯片免遭环境危害，并提供一种用于以电及
机械方式将芯片附装到指定装置的设备。这种半导体封装已包含金属引线框来支 撑集成电路芯片，所述集成电路芯片接合到形成在其中央的芯片叶片区域。因而 包含用于将集成电路芯片上的焊垫电连接到所述引线框的各单独引线的接合线。 覆盖接合线、集成电路芯片及其它组件的硬塑料囊封材料形成所述封装的外部。
随着半导体芯片的集成密度增大，每一半导体芯片的焊垫的数目也增大。然 而，随着对便携式半导体产品要求的提高，人们持续地要求半导体封装更小且更 轻。此外，要求在封装制造中降低成本及提高可靠性。
根据这种小型化趋势，从半导体芯片向母板传输电信号并将半导体芯片支撑 在所述母板上的半导体封装已被设计成具有很小的尺寸。这种半导体封装的实例 称作MLP(模制无引线封装)型半导体封装。在制造半导体封装期间，需要进行电 测试以确保半导体封装正确地起作用。此测试在已通过单片化将半导体封装从半 导体封装矩阵分离之后进行。
常规地，在模制无引线封装(MLP)中，由接合线将半导体芯片的特征连接到 引线框的引线，例如，参见颁予Lee等人的第6,475,827号美国专利。这种接合 线通常由直径约为25i^n的金或铝制成且非常脆。通常，接合线在导线的弯曲处 具有较大的最小曲率半径以防止受损。因此，接合线决定MLP的尺寸，而MLP 在没有接合线时可能具有更小的轮廓。此外，由于所述导线在来自模制树脂的应
力作用下可能会折断，因此在对囊封层进行包覆模制时必须小心谨慎。模制应力 也可能使接合线变形，从而潜在地导致短路。
一种用于避免打线接合的问题的方法是在半导体芯片顶部的特征上附加柱 形凸点。然后将芯片倒装到包含将凸块与引线连接在一起的导体的引线框上。这 种"倒装芯片"MLP的缺点是，必须根据应用在引线框上的半导体芯片对所述引 线框进行特殊设计。特定来说，所述导体及引线必须考虑到芯片凸块的数目及图 案。芯片设计的改动(例如特征密度变高)可要求使用新的引线框设计。此外，如 果在同一条线上封装不同的半导体芯片，则必须仔细地使每一芯片的特定引线框 与所述芯片相协调。
因此，需要一种用于制造一种可靠且成本更低的MLP、同时提供一种可用 于多种半导体芯片设计的引线框的方法。

发明内容
本发明在其一个形式中包括一种具有以导电油墨印刷而成的电路径的倒装 芯片模制无引线封装(MLP)。所述MLP包含其上设置有多条引线及一非导电带的 带装引线框。所述电路径印刷在所述带上以将半导体装置的各特征连接到引线且 由囊封层来保护所述封装。在第二实施例中，所述MLP包含其上直接印刷有电 路径的预模制引线框。本发明还提供一种根据每一实施例制作半导体封装的方 法。
更特定来说，本发明包含一种经封装半导体装置，其包括具有多条导电引 线的引线框；定位于所述引线框上的晶片，所述晶片具有多个柱形凸点；位于所 述多个柱形凸点与所述多条引线之间的多条电路径，其中所述电路径包括导电油 墨；及包覆模制的非导电聚合物。所述非导电聚合物是(例如)囊封模制化合物。 在一种形式中，所述引线框包括预模制框架，其中引线嵌入在非导电聚合物中且 电路径直接印刷在所述预模制引线框上。所述预模制引线框在组装期间可与多个 额外引线框成一整体。在另一形式中，所述经封装半导体装置包括位于引线框上 的非导电带，所述带包含靠近所述引线中的每一者的边缘。然后可将电路径印刷 在所述非导电带上。在此实施例中，所述引线框提供在具有多个引线框的引线框 带上。电路径中的每一者均将一个凸块连接到一条引线且电路径遵循不同的路 线。
本发明进一步包含一种用于封装半导体装置的方法。所述方法包括如下步 骤提供具有多个导电引线之引线框及集成晶片，所述集成晶片在所述晶片的一 侧上具有多个呈图案形式的导电柱形凸点；使用导电油墨在所述引线与多个终点 之间印刷多条电路径，其中所述终点根据柱形凸点图案来布置；将晶片放置在引 线框上以使所述柱形凸点中的每一者均与终点排成直线，以此经由电路径将柱形凸点连接到引线；及将晶片及引线框模制在非导电聚合物中。所述非导电聚合物 是(例如)囊封模制化合物或环氧树脂。
在所述方法的一个形式中，将非导电带定位于引线框上并随后在所述带上印 刷电路径。所述非导电带定位步骤可包括带冲压工艺，其中冲切模将非导电带从 薄片移除并将所述非导电带粘附到引线框。或者，非导电带定位步骤包括激光切 割工艺，其中将非导电薄片置于引线框上方，激光切割工具将非导电带从薄片中 切割出，并移除所述薄片的其余部分。
在所述方法的另一形式中，以非导电聚合物预模制引线框并在所述预模制的 引线框上印刷电路径。可使用一种模版印刷技术来印刷电路径。可以具有多个装 置及引线框的阵列形式提供所述半导体装置及引线框；所述引线框连接成一整 体。在此情形中，所述方法进一步包括将封装从阵列分离的步骤。可以一种堆叠 配置形式提供所述柱形凸点以增大柱形凸点的高度。所述方法可包含如下进一步 步骤在晶片放置步骤之前对柱形凸点涂施粘合剂。
本发明的一个优点是，MLP不包含接合线。此外，可仅通过改变导电路径 的印刷而将MLP用于新的晶片一不需要重新设计MLP且除了通过对模版编程或 改变来重新配置印刷机之外，不需要改变制造设备。


结合附图参照下文对本发明几个实施例的说明，将易于得知且更好地了解本 发明的上述及其它特征和优点以及其达成方式，且会更好地了解本发明，附图中
图1是根据本发明第一实施例的半导体封装的剖视图； 图2是图1的半导体封装的分解图3A是图1的半导体封装的引线框及非导电带部分的平面图3B是图1的半导体封装的引线框及非导电带部分的剖视图4A是图3A的具有附加电路径的引线框及带的平面图4B是图3B的具有附加电路径的引线框及带的剖视图5A是图4A的具有附加晶片的引线框及带的平面图5B是图4B的具有附加晶片的引线框及带的剖视图6A-6C显示在用于对引线框应用非导电带的带冲压工艺中的各步骤；
图7A-7C显示在用于对引线框应用非导电带和带激光切割工艺中的各步骤:
图8是根据本发明第二实施例的半导体封装的剖视图9是图8的半导体封装的分解图10A是图8的半导体封装的引线框的平面图10B是图8的半导体封装的引线框的剖视图11A是图10A的具有附加电路径的引线框的平面图11B是图10B的具有附加电路径的引线框的剖视图12A是图11A的具有附加晶片的引线框的平面图； 图12B是图11B的具有附加晶片的引线框的剖视图。
在所述几个图式中，对应的参考符号均指示对应的部件。本文所述实例图解 说明本发明的几个实施例但不应视为以任何方式限定本发明的范围。
具体实施例方式
参照图1及2，其显示本发明的经封装半导体装置。模制无引线封装(MLP)100 包含晶片102、具有非导电带106的引线框104及囊封材料108。晶片102为半
导体装置，其具有多个为半导体装置上的特征提供电触点的导电柱形凸点110。 柱形凸点IIO排列成半导体装置的设计的唯一图案，所述图案取决于集成电路特 征的数目及位置。例如，柱形凸点IIO可通过一种类似于打线接合的方法形成于 半导体芯片102的金属焊垫(未图示)上。所述金属焊垫电连接到形成于其下方的 单元元件(未图示)。所述凸块及金属焊垫提供用于将芯片102连接到其它芯片的 输入及输出端子。半导体芯片102的内部结构可有所变化，且相应地并不限定本 发明的范围。例如，半导体芯片102可包含离散功率半导体装置(二极管、晶体管、 闸流晶体管、IGBT)、线性装置、集成电路及存储器装置或各种类型的逻辑电路。
柱形凸点IIO的数目可取决于金属焊垫的数目，金属焊垫的数目可根据半导 体芯片102的集成密度而不同。例如，当半导体芯片102的集成密度增大时，金 属焊垫的数目会增大，且相应地，凸块110的数目可增大。凸块110可包含导电 材料，例如铜或金。凸块110可具有任何形状，只要其从半导体芯片102的底面 突出。在本实施例中，柱形凸点至少为5 (am大小且可小于几百[am以实现稳定 的倒装芯片接合。例如，凸块110中的每一者的直径可从10(am到200nm不等。
可如图中所示以单个配置形式或以堆叠配置形式提供柱形凸点110。使柱形 凸点IIO相堆叠，其中两个或两个以上栓柱形成于单个金属焊垫上会增大倒装芯 片102下面的空间，此可减轻芯片上的应力。
引线框104是以阵列形式提供的带装引线框，尽管图中仅显示用于单个MLP 的引线框。本实施例的引线框104具有矩形形状，如图3A的平面图所示；然而， 具有任何形状的引线框均被视为在本发明范围内。引线框104包含非导电背衬 112、晶片支撑件114、引线支撑件116及多条引线118(显示于图3A中)。引线 118为导电构件，其可用作连接到外部装置的端子。包含在引线框104上的引线 118的数目可取决于晶片102的设计所需的数目，或者提供标准数目的引线118 并仅利用晶片102所需数目的引线。以囊封材料108填充晶片支撑件114与引线 支撑件116之间的沟渠，以使这些支撑件电隔离。
非导电带106覆盖晶片支撑件114及引线支撑件116的一部分。多个包括导
电油墨的导电路径120将柱形凸点110中的每一者连接到引线118中的一者。路 径120中的每一者均印刷在非导电带106上，并在柱形凸点110与路径120之间 的界面处包含一扩大部分或终点122(最佳地显示于图4A中)，以此将半导体装置 特征中的每一者与引线118相连接。
囊封材料108是模制于晶片102及引线框104上以保护MLP 100免受外界 环境影响的非导电聚合物层。囊封材料108为(例如)环氧树脂或囊封模制化合 物(EMC)。
通过如图3A及3B中所示将非导电带106定位于晶片支撑件114及引线支 撑件116上以使带106边缘靠近或覆盖引线118中的每一者的一部分来组装MLP 100。在一特定实施例中，带106粘附到引线框104。如图4A及4B所示，使用 任何适当的印刷技术(例如模版印刷)将导电路径120及端点122印刷到带106 及引线118上。将导电路径120及终点122印刷成使终点122中的每一者均与柱 形凸点110中的每一者排成直线并使各导电路径120不相互交叉。
将晶片102放置在非导电带106上，以使柱形凸点110中的每一者均接触终 点122，如图5A及5B所示。可在将晶片102放置在非导电带106上之前对柱形 凸点110涂施粘合剂，以使晶片102保持在合适位置直到囊封层108包覆模制并 固化为止。在一特定实施例中，通过将柱形凸点110浸蘸在粘合剂中来涂施所述 粘合剂；然而必须小心谨慎以防止粘合剂接触晶片102的表面。具有堆叠式配置 的柱形凸点110可通过增大晶片102的表面与柱形凸点110的尖端之间的空间来 简化此工艺。
将非导电聚合物包覆模制到晶片102及引线框104上并使其固化以形成囊封 层108，从而形成图1中所示的MLP 100。在模制囊封材料108之后，通过锯割 或另一种适当的切割方法将MLP100从阵列中移出，以此暴露出引线118。然后 MLP 100继续进行典型的流水线末端处理，例如最终测试。
可通过例如冲压工艺等若干种方法对引线框104应用非导电带106。在带冲 压工艺中，将一片非导电带106延伸在引线框阵列上方。使引线框104与多个冲 切模124对准，所述多个冲模124在向下的运动中冲出带106的某些部分并使其 接触引线框104，如图5A-5C中所示。带106下侧上的粘合剂将带106粘附到引 线框104，从而形成图3A及3B中所示的引线框及带组合件。在又一实例中，使 用激光切割工艺来应用带106。在此工艺中，对引线框阵列应用非导电带106的 薄片并使用激光或其它工具来切割带106的某些部分，如在图7A及7B中针对 单个引线框104所示。移除不想要的带，从而在引线框104上留下非导电带106， 如在图7C中所示。
在图8及图9所示的第二实施例中，MLP包含预模制引线框。MLP 200包 括晶片202、预模制引线框204及囊封材料208。类似于晶片102，晶片202是具 有多个导电柱形凸点210的半导体装置，所述多个导电柱形凸点210为半导体装
置上的特征提供电触点。
预模制引线框204的非导电背衬212及引线218(显示于图10A中)以例如环 氧树脂或EMC等非导电聚合物模制而成，以形成可在上面印刷导电路径220的 均匀表面。因此，此实施例不需要非导电带。类似于引线框104，以阵列形式提 供预模制引线框204，尽管在图中仅显示用于单个MLP的引线框。本实施例的预 模制引线框204具有矩形形状，如平面3A所示；然而，具有任何形状的引 线框均被视为在本发明范围内。引线218为导电构件，其可用作连接到外部装置 的端子。包含在预模制引线框204上的引线218的数目可取决于晶片202的设计 所需的数目，或者提供标准数目的引线218并仅利用晶片202所需数目的引线。
多个包括导电油墨的导电路径220将柱形凸点210中的每一者连接到引线 218中的一者。路径220中的每一者均印刷在预模制引线框204上并在柱形凸点 210与路径220之间的界面处包含扩大部分或终点222(最佳地显示于图11A中)， 以此将半导体装置特征中的每一者与引线218相连接。
囊封材料208是模制在晶片202及预模制引线框204上方以保护MLP 200 免受外界环境影响的非导电聚合物层。囊封材料208为(例如)环氧树脂或EMC。
如图10A及10B中所示，通过模制预模制引线框204以暴露出引线218的 顶面来组装MLP 200。如图IIA及IIB所示，使用任何适当的印刷技术(例如 模版印刷)将导电路径220及终点222印刷到预模制引线框204及引线218上。 将导电路径220与终点222印刷成使终点222中的每一者均与柱形凸点210中的 一者排成直线并使各导电路径220不相互交叉。
将晶片202放置在预模制引线框204上，以使柱形凸点210中的每一者均接 触终点222，如图12A及12B所示。可在将晶片202放置在预模制引线框204上 之前对柱形凸点210涂施粘合剂，以使晶片202保持在合适位置直到囊封层208 包覆模制并固化为止。将非导电聚合物包覆模制到晶片202及预模制引线框204 上并使其固化以形成囊封层208，从而形成图8中所示的MLP 200。在模制囊封 材料208之后，通过锯割或另一种适当的切割方法将MLP200从阵列中移出，以 此暴露出引线218。然后MLP200继续进行典型的流水线末端处理，例如最终测 试。
应注意，为清晰起见，在图式中夸大了层及区域的厚度。 虽然上文参照较佳实施例描述了本发明，但所属技术领域的技术人员应了 解，可对其做出各种改动且可用等效物来替代其要素以适合于特定情况，此并不
背离本发明的范围。因此，本文并不打算将本发明限定于所揭示的作为为实施本 发明所设想的最佳模式的特定实施例，而是打算使本发明包含权利要求书的范围 及精神内的所有实施例。 参考编号列表
100模制无引线封装(MLP)
102 晶片
104 引线框
106 非导电带
108 囊封材料
110 柱形凸点
112 背衬
114 晶片支撑件
116 引线支撑件
118 多条引线
120 导电路径
122 终点
124 冲切模
200 第二实施例的模制引线封装(MLP)
202 晶片
204 引线框
208 囊封材料
210 柱形凸点
212 背衬
218 多条引线
220 导电路径
222 终点
权利要求
1、一种封装半导体装置的方法，其包括如下步骤a)提供具有多条导电引线的引线框及集成晶片，所述集成晶片在所述晶片的一侧上具有多个呈一图案的导电柱形凸点；b)使用导电油墨在所述引线与多个终点之间印刷多条电路径，其中根据所述柱形凸点的图案布置所述终点；及c)将所述晶片放置在所述引线框上以使所述柱形凸点中的每一者均与终点排成直线，借此经由所述电路径将所述柱形凸点连接到所述引线。
2、 如权利要求1所述的封装方法，其进一步包括如下步骤将所述晶片及 所述引线框模制在非导电聚合物中。
3、 如权利要求2所述的封装方法，其中所述非导电聚合物为囊封模制化合物。
4、 如权利要求1所述的封装方法，其进一步在所述提供引线框和晶片的步 骤与所述印刷所述电路径的步骤之间包括将非导电带定位在所述引线框上的步骤。
5、 如权利要求4所述的封装方法，所述非导电带定位步骤包括带冲压工艺， 其中冲切模将所述非导电带从薄片上移除并将所述非导电带粘附到所述引线框。
6、 如权利要求4所述的封装方法，所述非导电带定位步骤包括激光切割工 艺，其中将非导电薄片放置于所述引线框上方，激光切割工具从所述薄片上切割 所述非导电带，并移除所述薄片的其余部分。
7、 如权利要求l所述的封装方法，用非导电聚合物预模制所述引线框。
8、 如权利要求1所述的封装方法，所述印刷所述电路径的步骤包括模版印 刷技术。
9、 如权利要求1所述的封装方法，其中以阵列形式提供多个半导体装置及 多个引线框，在所述阵列中所述引线框连接成一体。
10、 如权利要求9所述的封装方法，其进一步包括将所述封装与所述阵列分 离的步骤。
11、 如权利要求1所述的封装方法，所述柱形凸点呈堆叠式配置。
12、 如权利要求1所述的封装方法，其进一步包括在所述晶片设置步骤之前 对所述柱形凸点涂施粘合剂的步骤。
13、 一种经封装半导体装置，其包括-引线框，其具有多个导电引线；定位在所述引线框上的晶片，所述晶片具有多个柱形凸点；及 位于所述多个柱形凸点与所述多条引线之间的多条电路径，其中所述电路径 包括导电油墨。
14、 如权利要求13所述的经封装半导体装置，其进一步包括包覆模制的非 导电聚合物。
15、 如权利要求14所述的封装方法，其中所述非导电聚合物为囊封模制化 合物。
16、 如权利要求13所述的经封装半导体装置，所述引线框包括预模制框架， 其中所述引线嵌入在非导电聚合物中。
17、 如权利要求16所述的经封装半导体装置，其中所述电路径直接印刷在 所述预模制引线框上。
18、 如权利要求16所述的经封装半导体装置，其中所述引线框在组装期间 与多个额外引线框成一体。
19、 如权利要求13所述的经封装半导体装置，其进一步包括设置于所述引 线框上且具有靠近所述引线中的每一者的边缘的非导电带。
20、 如权利要求19所述的经封装半导体装置，其中所述电路径印刷在所述 非导电带上。
21、 如权利要求20所述的经封装半导体装置，其中所述引线框提供在具有 多个引线框的引线框带上。
22、如权利要求13所述的经封装半导体装置，其中每一电路径均将一个柱 形凸点连接到一条引线，且其中所述电路径遵循不同的路线。
全文摘要
本发明提供一种具有用导电油墨印刷的电路径的倒装芯片模制无引线封装(MLP)。所述MLP包含上面放置有多条引线及一非导电带的带装引线框。所述电路径印刷在所述带上以将所述半导体装置的各特征连接到所述引线且由囊封层保护所述封装。在第二实施例中，所述MLP包含上面直接印刷有电路径的预模制引线框。本发明还提供一种制作根据每一实施例的半导体封装的方法。
文档编号H01L21/44GK101385134SQ200680045998
公开日2009年3月11日 申请日期2006年12月8日 优先权日2005年12月8日
发明者崔丞镕, 玛丽亚·克里斯蒂娜·B·埃斯塔西奥, 郑卿轩 申请人:飞兆半导体公司