专利名称：制造半导体器件的方法
技术领域：
本发明涉及制造半导体器件的方法。具体地说，本发明关于可有效地用于半导体器件制造的技术，其中使用光刻方法等在半导体晶片上形成半导体集成电路，然后沿着划片区切割半导体晶片。
通过分别在以网格形状排列在半导体晶片上的多个半导体芯片区中形成半导体集成电路，并且沿着晶片上相邻半导体芯片区之间的划片区切割半导体晶片，形成由单个半导体芯片区构成的单个半导体芯片。
背景技术：
在日本未审查的专利公开第Sho 63(1988)-250119(专利文献1)中，描述了与具有以矩阵形状排列在半导体晶片上的多个矩形半导体芯片和以矩阵形状分割半导体芯片的划片线的半导体器件有关的技术。根据该技术，相邻的这种半导体芯片短边之间的划片线宽度大于相邻半导体芯片长边间的宽度，并且在短边之间的划片线上布置用于对准的图案和TEG。
在日本未审查的专利公开第2001-250800(专利文献2)中，描述了一种技术，其中使用边缘宽度大于半导体晶片上试验图案宽度的刀刃沿着半导体晶片上的划片线形成裂缝，然后使用具有小边缘厚度的刀刃切割裂缝的内部以实施沿着裂缝切割。
日本未审查的专利公开第Sho 63(1988)-250119[专利文献2]日本未审查的专利公开第2001-250800发明内容本发明人做出的研究已经揭示出下面的事实。
实施多次光刻过程，在半导体晶片上的多个半导体芯片区中形成半导体集成电路。在每次光刻过程的曝光步骤中，减小光掩模(模版(reticle))的图案并且在半导体晶片的主表面上投影，从而将与光掩模图案相应的电路图案烘烤到半导体晶片上的光致抗蚀剂膜上。在使用步进机的情况中，通过一次触发曝光将光掩模图案作为一个单元投影并曝光到半导体晶片上。在使半导体晶片步进的同时重复实施这种操作，并且通过多次触发曝光半导体晶片的整个主表面。
在每个光刻过程的曝光步骤中，必须进行对准操作，将下一次要形成的图案精确地叠加到已经在半导体晶片主表面上形成的图案上，从而防止所得光致抗蚀剂图案的对准误差。
因此，在光刻过程中，在相邻半导体芯片间的划片区中形成对准图案并且在下一个光刻步骤的曝光步骤中用于对准，从而可以将光掩模图案精确地叠加到每个半导体芯片区中的图案上，并因此可以防止所得光致抗蚀剂图案的对准误差。
在最近半导体器件的微结构化和高集成度下，需要提高曝光步骤中的对准精度。就此而言，优选在曝光步骤中在两个彼此正交的方向中进行对准。结果，提高了对准精度，这对于半导体器件的微结构化和高集成度是有利的。除此之外，可以提高半导体器件的制造产率。因此，为了在两个彼此正交的方向中进行对准，优选在划片区中形成两种对准图案。
另一方面，为了降低半导体器件的制造成本，需要增加能够从一片半导体晶片获得的半导体芯片的数量。划片区是半导体芯片自身不需要的区域，所以通过降低每个划片区的宽度可以增加能够从一片半导体晶片获得的半导体芯片的数量。但是，如果为了形成对准图案而使每个划片区的宽度变大，能够从一片半导体晶片获得的半导体芯片的数量降低，导致半导体器件制造成本的增加。
本发明的目的是提供能够同时获得对准精度提高和半导体器件制造成本降低的技术。
本发明的上述和其它目的及新颖特征将从下面的说明书和附图中变得明显。
下面是如本文所公开的本发明典型模式的概括。
根据本发明，在光刻过程中使用两种对准图案，在沿第一个方向延伸的第一划片区中形成所述两种对准图案，并且在沿与所述第一个方向相交的第二个方向延伸的第二划片区中不形成。
根据本发明，在光刻过程中在两个方向上进行对准，并且在沿第一个方向延伸的第一划片区中形成用来在两个方向上进行对准的两种对准图案，并且在沿与所述第一个方向相交的第二个方向延伸的第二划片区中不形成。
下面是通过如本文所公开的本发明典型模式获得的作用的简要说明。
可以同时实现对准精度的提高和半导体器件制造成本的降低。
图1是显示根据本发明第一实施方案的半导体器件制造过程的制造过程流程图；图2是在根据第一实施方案的半导体器件制造过程中半导体晶片的概念平面图；图3是在根据第一实施方案的半导体器件制造过程中半导体晶片主要部分的平面图；图4是半导体晶片主要部分的平面图，以更大比例显示了形成对准图案的区域及其附近区域；图5是在根据第一实施方案的半导体器件制造过程中主要部分的剖视图；图6是接着图5，在半导体器件制造过程中主要部分的剖视图；图7是显示在光刻过程的曝光步骤中通过一次触发曝光的区域的平面图；图8是作为比较实例的在半导体器件制造过程中主要部分的平面图；图9是在比较的半导体器件制造过程中主要部分的平面图；图10是显示了半导体晶片划片过程的制造过程流程图；图11是晶片划片过程的说明图；图12是晶片划片过程的说明图；图13是晶片划片过程的说明图；图14是晶片划片过程的说明图；图15是晶片划片过程的说明图；图16是显示半导体晶片安装到LCD面板上的状态的平面图；图17是主要部分的剖视图，显示了半导体晶片安装到LCD面板上的状态；图18是在根据另一个实施方案的半导体器件制造过程中半导体晶片主要部分的平面图；图19是半导体晶片主要部分的平面图，以更大比例显示了形成对准图案的区域及其附近区域；图20是在根据再一个实施方案的半导体器件制造过程中半导体晶片主要部分的平面图；以及图21是在根据再一个实施方案的半导体器件制造过程中另一半导体晶片主要部分的平面图。
具体实施例方式
在此为了方便的目的，以分成多个部分或实施方案的方式说明下面的每个实施方案，但是除非另外说明，它们并非彼此不相关，而是存在着一个是另一个的部分或全部的修改或详细的或补充的解释的关系。在下面的实施方案中，当提到元件的数字(包括数字、数值、数量和范围)时，不局限于所指的量，而是除非另外说明以及除了基本上明显地局限于所指量的情况外，也将指所指该数字以上和以下的数字。此外，不用说除非另外说明并且除了基本上明显地认为它们是必需的情况外，在下面的实施方案中，它们的组成元件(包括组成步骤)并不总是必需的。同样，应当理解当在下面的实施方案中提到组成元件的形状和位置关系时，除非另外说明以及除了负面答案基本上是明显的情况外，也包括非常相似或者类似的这些形状等。这也适用于前述数值和范围。
下面将参考附图详细地说明本发明的实施方案。在举例说明实施方案的所有附图中，具有相同功能的部分用相同的附图标记表示，并且将省略其重复的说明。在下面的实施方案中，除了特别需要这些解释的情况外，原则上不重复相同或相似部分的解释。
此外，在实施方案中使用的附图中，甚至可以在剖视图或平面图中划阴影以使它们更容易看出。
(第一实施方案)下面将参照
根据本发明第一实施方案的半导体器件制造方法。图1是显示根据本发明第一实施方案的半导体器件制造过程(制造方法)的制造过程流程图，图2是根据该实施方案的半导体器件制造过程(在晶片加工期间或晶片加工后并且在划片前)中半导体晶片的概念平面图(整个平面图)，图3是其主要部分的平面图(部分放大平面图)，图4是半导体晶片主要部分的平面图(部分放大平面图)，以更大比例显示了形成对准图案的区域及其附近区域，并且图5是在根据该实施方案的半导体器件制造过程(在晶片加工后且划片前)中半导体晶片主要部分的剖视图。在图5中，对应于图3中线A-A的区域显示为剖视图。
首先，提供半导体晶片(半导体衬底)1(步骤S1)。举例来说，半导体晶片1由单晶硅形成并且通常是平面圆形。然后，半导体晶片1接受晶片加工(步骤S2)。晶片加工也称作预加工并且通常包括在半导体衬底1表面层部分的主表面上形成各种半导体元件或半导体集成电路、形成布线层(和焊盘电极(pad electrode))、形成表面保护膜，然后产生可以使用探针等对于在半导体晶片上形成的多个半导体芯片区2的每个进行电学测试的状态的步骤。
如图2-5中所示，半导体衬底1的主表面具有多个半导体芯片区(形成半导体元件的区域、形成单元集成电路的区域)2和每个在相邻半导体芯片区2之间形成的划片区(划片线)3。半导体芯片区2对应于当在后面所述的划片加工中划切半导体晶片1时变成单个半导体芯片(对应于后面所述的半导体芯片12)的区域。半导体芯片区2在两维(X和Y方向)上规则地布置(安排)在半导体晶片1的主表面上。半导体芯片区2具有相同的尺寸(平面形状)和结构，并且每个是具有长边4和比长边4短的短边5的四边形(在所示实例中是矩形)平面形状。划片区3每个是夹在相邻半导体芯片2之间的区域，即位于相邻半导体芯片2之间的区域，并且相对于半导体晶片1的主表面以网格形状存在。换句话说，由划片区围绕的区域(形成半导体元件或半导体集成电路的区域)对应于半导体芯片区2。在将在后面说明的划片加工中，沿着划片区3切割或划切半导体晶片1。
在图5的剖视图中，显示了步骤S2的晶片加工的完成状态。在图5中，在半导体晶片1上显示了半导体集成电路区(形成半导体元件的区域)6作为形成半导体元件、层间绝缘膜和布线层的区域，即形成半导体集成电路的区域，并且在每个半导体集成电路区6上形成用于表面保护的保护膜(绝缘膜、钝化膜)。在每个半导体芯片区2上形成并且在每个划片区3中不形成每个集成电路区6和每个保护膜7。在保护膜7中形成孔并且从孔中暴露出焊盘电极(键合焊盘、电极焊盘)8。尽管在图2-4中没有显示，但是在半导体芯片2的长边4附近或沿其布置多个焊盘电极8，并且借助布线层(内布线层)与半导体芯片区2中形成的半导体集成电路(半导体元件)电连接。可以在焊盘电极8上形成凸块电极。
在步骤S2的晶片加工中，分别在半导体晶片1主表面上的半导体芯片区2中形成半导体集成电路。更具体地说，在步骤S2中，在半导体晶片1主表面上的每个半导体芯片区2中形成半导体元件(例如晶体管)、层间绝缘膜、布线层(即半导体集成电路区6)和保护膜7。因此，可以将步骤S2看作是分别在后来要分成单个半导体芯片12的半导体晶片1上的多个半导体芯片区2中形成半导体集成电路的过程。优选在每个半导体芯片区2中形成但是在每个划片区3中不形成保护膜7，从而在后面将要说明的划片加工中更容易进行半导体晶片1的切割。
半导体芯片区2每个对应于形成通常用作钝化膜的保护膜7的区域。在不形成钝化膜(保护膜7)的情况中，半导体芯片区2每个对应于例如由铝形成的表面电极的区域。每个划片区3对应于相邻半导体芯片区2之间的区域并因此基本上对应于从半导体芯片区2中的保护膜端部直至半导体区2中的保护膜7端部的区域。
接着，在需要的地方，半导体晶片1接受用来研磨此处背表面(与形成半导体元件或半导体集成电路的面相对面上的主表面)的背面研磨和检查，然后划切(切割)成单个半导体芯片12(步骤S3)。图6是接着图5的半导体器件制造过程主要部分的剖视图，显示了半导体晶片1的划片后的状态。图6中显示了与图6相应的区域。
在半导体晶片1的步骤S3的划片加工中，尽管后面将说明其细节，但是使用高速旋转的划片刀沿着每个在相邻半导体芯片区2之间形成的划片区3切割(划切)半导体晶片1。作为划片的结果，如图6所示，半导体晶片1分隔(分割)成单个半导体芯片区2，给出单个半导体芯片12。即，半导体芯片区2分别变成半导体芯片12。因为如上所述每个半导体芯片区2都是矩形，所以每个半导体芯片12的轮廓也是具有长边4和短边5的矩形。
如此，作为半导体芯片12制造出半导体器件。在划片加工后除去在半导体晶片1中形成的并且不具有作为半导体芯片的完整结构的无效芯片(无效半导体芯片)。在步骤S3的划片加工后，将其它正常的半导体芯片12作为有效芯片输送到下一过程，例如检查过程或芯片键合过程。
上面步骤S2的晶片加工包括多次光刻过程。每个光刻过程包括在半导体晶片1上形成(应用)光致抗蚀剂膜的步骤、曝光光致抗蚀剂膜的步骤和显影曝光的光致抗蚀剂膜以形成光致抗蚀剂图案(图案化的光致抗蚀剂膜)。由光刻过程形成的光致抗蚀剂图案例如用作加工(图案化)在半导体晶片1上形成的导电膜和绝缘膜的刻蚀掩模或者作为防止离子注入的掩模。
在每个光刻过程的曝光步骤中，使用曝光装置(例如步进机)减少光掩模(模版)图案并且将其投影(辐射、转移)到半导体晶片1的主表面上，从而将对应于光掩模(模版)图案的图案(电路图案)烘烤到光致抗蚀剂膜上。使用与要在半导体区2中形成的光致抗蚀剂图案相应的图案和要在划片区中形成的对准图案相应的图案形成光掩模(模版)。在使用步进机(步进型投影曝光装置)作为曝光装置的情况中，通过一次触发(单次辐射或曝光光线)曝光将光掩模(模版)图案作为一个单元(触发单元)投影并且曝光到半导体晶片1上，并且在步进半导体晶片1的现时重复该步骤。如此，通过多次触发曝光半导体晶片1的整个主表面。
如上所述，步骤S2的晶片加工包括多次光刻过程。在此情况下，使用对于每个光刻过程不同的图案曝光半导体晶片1。在每个光刻过程的曝光步骤中，实施对准(定位)操作，从而在已经在半导体晶片1的主表面上形成的图案(每个半导体区2中的图案)上精确叠加(达到最佳相对位置关系)下一次要形成的图案(光掩模图案)，因而需要防止在半导体晶片1的主表面上形成的光致抗蚀剂图案的对准误差。通过在半导体芯片区2之间的划片区3中形成对准图案并且在下一次光刻过程的曝光步骤中使用该对准图案，可以精确地将光掩模图案叠加到每个半导体区2中的图案上，并因此可以防止在半导体晶片1的主表面上形成的光致抗蚀剂图案的对准误差。在使用步进机(步进型投影曝光装置)的情况中，通过在重复步进晶片的同时多次曝光半导体晶片1，从而对于每次触发需要对准。
图7是显示在光刻过程的曝光步骤中由一次触发曝光的区域的平面图。在图7中，显示了在半导体晶片1的主表面上在光刻过程的曝光步骤中由一次触发曝光的触发区域11。图7显示了由一次触发曝光八个半导体芯片区2的实例。但是，一次触发曝光半导体芯片区2的数量不局限于此，而是可以做出各种改变。例如，可以通过一次触发曝光在X方向中几行至十行并且在Y方向中两行布置的半导体芯片区2。在此情况下，通过一次触发曝光大约十至三十个半导体芯片区2。
在目前半导体器件微结构化和高集成度的趋势下，需要提高曝光中的对准精度。因此，在曝光步骤中，优选在两个彼此相交(正交)的方向中进行对准。这对于半导体器件对准精度和微结构化及高集成度的改善是有利的。
因此，在本实施方案中，使用在两个方向中进行对准的两种对准图案，即第一对准图案13a和第二对准图案13b作为对准图案。第一和第二对准图案13a、13b用于不同方向上的对准。第一对准图案13a用于在X方向上对准，而第二对准图案13b用于在Y方向上对准。
每个对准图案表示例如用于光刻过程(曝光步骤)的对准图案(用于对准、对准标记、对准目标的图案)。例如在半导体衬底区域、绝缘膜、半导体膜或导电膜(金属膜)中由凹陷或凸出的图案形成对准图案。它可以在划片区3中形成，从而不会影响在每个半导体芯片区2中形成的半导体集成电路。
在该实施方案中，第一对准图案(形成对准图案的区域)13a是用于在X方向上进行对准的对准图案(或者形成用于在X方向上进行对准的对准图案的区域)。第二对准图案13b是用于在与X方向相交(正交)的Y方向上进行对准的图案(或者形成用于在Y方向上进行对准的对准图案的区域)。第一和第二对准图案13a、13b之一具有基本上与相对另一个90°旋转的图案相应的图案形状。
如图2-4所示，划片区包括在X方向(第一个方向)中延伸的第一划片区3a和在与X方向相交(正交)的Y方向(第二个方向)中延伸的第二划片区3b。
第一划片区3a每个位于彼此在Y方向中相邻的半导体芯片区2的短边5之间并与之接触。第二划片区3b每个位于彼此在X方向中相邻的半导体芯片区2的长边4之间并与之接触。
第一划片区3a延伸的X方向与半导体芯片区2的短边5平行，而第二划片区3b延伸的Y方向与半导体芯片区2的长边4平行。因为半导体芯片区2每个具有矩形平面形状，X和Y方向彼此正交。
在本实施方案中，如同从图3、4和7中所见，每个第二划片区3b的宽度(X方向上的尺寸)W2小于每个第一划片区3a的宽度(Y方向上的尺寸)W1(即W2＜W1)。在步骤S2的晶片加工的光刻过程中使用的所有对准图案形成在第一划片区3a中，并且不形成在第二划片区3b中。如上所述，作为用于光刻过程的对准图案有两种对准图案，即第一对准图案13a和第二对准图案13b。两种对准图案(第一和第二对准图案13a、13b)形成在第一划片区3a中，并且不形成在第二划片区3b中。因此，在用于曝光步骤的光掩模(模版)中，对应于每个第二划片区3b的区域的宽度小于(窄于)对应于每个第一划片区3a的区域的宽度，并且对应于第一和第二对准图案13a、13b的图案形成在对应于第一划片区3a的区域中，并且不形成在对应于第二划片区3b的区域中。
图8和9是分别对应于图3和4、作为比较实例的在半导体器件制造过程中半导体晶片主要部分的平面图。
在图8和9中所示的比较实例中(下文中简称作比较实例)，在半导体晶片的主表面上并排规则地在两维(在X和Y方向中)布置(安排)与本实施方案相同的半导体芯片区2，并且各自在相邻的半导体芯片区2之间提供划片区103。与本实施方案中的划片区3相应的划片区103包括在与半导体芯片区2的短边5平行的方向(X方向)中延伸的第一划片区103a(对应于本实施方案中的第一划片区3a)和在与半导体芯片区2的长边4平行的方向(Y方向)中延伸的第二划片区103b(对应于本实施方案中的第二划片区3b)。
在比较实例中，每个第一划片区103a的宽度W3和每个第二划片区103b宽度W4彼此相等(W3＝W4)。在用于光刻过程的对准图案中，在第一划片区103a中形成第一对准图案113a(对应于本实施方案中的第一对准图案13a)，而在第二划片区103b中形成第二对准图案113b(对应于本实施方案中的第二对准图案13b)。因此，根据比较实例，在用于曝光步骤的光掩模(模版)中，对应于第一划片区103a的区域的宽度等于对应于第二划片区103b的区域的宽度，并且在对应于第一划片区的区域中形成对应于第一对准图案113a的图案，而在对应于第二划片区的区域中形成对应于第二对准图案113b的图案。
第一对准图案(形成对准图案的区域)113a是用于在X方向中进行对准的对准图案(或者形成对准图案的区域)，而第二对准图案(形成对准图案的区域)113b是用于在Y方向中进行对准的对准图案(或者形成对准图案的区域)。第一和第二对准图案113a、113b之一具有基本上与相对另一个90°旋转的图案相应的图案形状。因此，第一和第二对准图案113a、113b几乎具有相同的尺寸并，且第一对准图案113a在X方向中延长，而第二对准图案113b在Y方向中延长。即，第一对准图案113a或形成其的区域在X方向上比在Y方向上长，而第二对准图案113b或形成其的区域在Y方向上比在X方向上长。因此，同在图8和9中所示的比较实例中一样，通常在X方向上延伸的第一划片区103a中提供在X方向上延伸的第一对准图案113a，而在Y方向上延伸的第二划片区103b中提供在Y方向上延伸的第二对准图案113b。
在图8和9中所示的比较实例中，通过在划片区形成用于在两个方向(X和Y方向)中对准的两种对准图案，即第一对准图案113a和第二对准图案113b，可以提高对准精度。但是，在图8和9中所示的比较实例中，在第一划片区103a中形成第一对准图案113a，而在第二划片区103b中形成第二对准图案113b。因此，需要设置第一划片区103a的宽度W3大于第一对准图案113a的Y方向上的尺寸并且设置第二划片区103b的宽度W4大于第二对准图案113b的X方向上的尺寸。在这方面，在降低第一划片区103a的宽度W3和第二划片区103b的宽度中遇到限制，因此在增加能够在半导体晶片上形成的半导体芯片区2的数量，即能够从一块半导体晶片获得的半导体芯片12的数量方面遇到限制。
另一方面，在根据本实施方案的步骤S2的晶片加工中，如图3、4和7中所示，用于光刻过程的所有对准图案(即第一和第二对准图案13a、13b)形成在第一划片区3a中，不形成并且在第二划片区3b中。即，在步骤S2的晶片加工中，用于光刻过程的两种对准图案(第一和第二对准图案13a、13b)形成在第一划片区中，并且不形成在第二划片区3b中。
因为第一对准图案13a是用于在X方向中进行对准的对准图案(或者形成对准图案的区域)，像在比较实例中的第一对准图案113a一样，第一对准图案13a或形成其的区域在X方向中比在Y方向中更长。因为第二对准图案13b是用于在Y方向中进行对准的对准图案(或者形成对准图案的区域)，像在比较实例中的第一对准图案113b一样，第二对准图案13b或形成其的区域在Y方向中比在X方向中更长。在该实施方案中，在于X方向中延伸的第一划片区3a中形不仅成在X方向中延长的第一对准图案13a，而且形成在Y方向中延长的第二对准图案13b，所以在比较实例中引起需要设置第一划片区3a的宽度W1大于第一划片区103a的宽度W3。
作为替代，在该实施方案中，在第二划片区3b中不形成对准图案。即，因为不形成第一对准图案13a也不形成第二对准图案13b，所以在比较实例中可以使第二划片区3b的宽度W2小于第二划片区103b的宽度W4(W2＜W4)。因此，第二划片区3b的宽度W2变得窄于第一划片区3a的宽度W1(W2＜W1)。例如，可以设置第一划片区3a的宽度W1为大约200μm(W1＝200μm)，并且可以设置第二划片区3b的宽度W2为大约50μm(W2＝50μm)或更小。
因为形成第一对准图案13a用于X方向上的对准，所以例如它由在第一划片区3a中X方向上重复布置的图案形成。因为形成第二对准图案13b用于Y方向上的对准，所以例如它由在第一划片区3a中Y方向上重复布置的图案形成。举例来说，如图4中所示，在第一划片区3a中，第一对准图案13a具有如下图案结构以大约20-20μm的间隔在X方向上布置每个具有在X方向上大约4μm的尺寸并且在Y方向上大约50μm的尺寸的多个图案(凹陷或者凸出的图案)14a。总的来说，第一对准图案13a具有在X方向上大约140μm并且在Y方向上大约50μm的尺寸。此外，如图4中所示，在第一划片区3a中，第二对准图案13b具有如下图案结构以大约10-20μm的间隔布置每个具有在Y方向上大约4μm的尺寸并且在X方向上大约50μm的尺寸的多个图案(凹陷或者凸出的图案)。总的来说，第二对准图案13b具有在X方向上大约50μm并且在Y方向上大约140μm的尺寸。
因此，由于相互90°旋转的关系，第一和第二对准图案13a、13b具有几乎相同的尺寸。即，第一对准图案13a或形成其的区域的X方向上的尺寸D1几乎等于第二对准图案13b或形成其的区域的Y方向上的尺寸D2(D1＝D2)，并且第一对准图案13a或形成其的区域的Y方向上的尺寸几乎等于第二对准图案13b或形成其的区域的X方向上的尺寸D3。
在本实施方案中，引起需要增大第一划片区3a的宽度W1，但是因为第二对准图案13b在Y方向上的尺寸D2设置成几乎等于比较实例中的第二对准图案113b而未减小，所以即使在第一划片区3a中形成第二对准图案也可以利用第二对准图案13b防止Y方向上对准精度的降低。即，在本实施方案中，由于相互90°旋转的关系，使在第一划片区3a中形成的第一和第二对准图案13a、13b在尺寸上几乎相等，因而可以在X和Y方向中都提高对准精度。
在图8和9中所示的比较实例中，因为在第二划片区103b中形成第二对准图案113b，所以需要设置第二划片区103b的宽度W4大于第二对准图案113b在X方向上的尺寸。但是，在本实施方案中，因为第一和第二对准图案13a、13b都在第一划片区3a中形成，所以可以使第二划片区3b的宽度W2变窄。举例说明，可以设置第二划片区3b的宽度W2等于或小于第二对准图案13b在X方向上的尺寸D3(例如每个图案14b在X方向上的尺寸)，(W2≤D3)。
每个半导体芯片区2(和从中形成的半导体芯片12)具有矩形轮廓，其具有长边4和比该长边短的短边5。在半导体芯片12是用于LCD(液晶显示器)驱动器的半导体芯片的情况中，例如可以设置每个长边4为大约12mm并且每个短边为大约1mm。每个长边4的尺寸为每个短边5的几倍或更大。因此，从图2中还可见在半导体晶片1主表面上X方向中布置的半导体芯片区2的数量大于在晶片主表面上Y方向中布置的半导体芯片区2的数量。即，在半导体晶片1的主表面上，在Y方向上延伸的第二划片区3b的数量大于在X方向上延伸的第一划片区3a的数量。因此，同在本实施方案中一样，即使作为在第一划片区中不仅布置第一对准图案13a而且布置第二对准图案13b的结果，每个第一划片区3a的宽度W1变大，因为在第二划片区3b中不形成对准图案，所以每个第二划片区3b的宽度W2变窄，因而可以增加在半导体晶片1主表面上布置的半导体芯片区2的总数量。因此，可以增加能够从一片半导体晶片1中获得的半导体芯片12的总数量(获得数，获得芯片的数量)并因此可以降低每个半导体芯片12的制造成本。
举例来说，如果使用直径8英寸的半导体晶片作为半导体晶片1并且通过应用图8和9中所示的比较实例来制备半导体芯片(对应于半导体芯片12)，从一片半导体晶片获得的半导体芯片的数量为大约2000个。另一方面，如果通过应用本实施方案制备半导体芯片12，能够从一片半导体晶片获得的半导体芯片12的数量可以增加至大约2200个(增加10％)。
在半导体晶片1的主表面上，多个第一划片区3a在X方向上延伸并且多个第二划片区3b在Y方向上延伸，但是优选多个第一划片区3a具有相同尺寸的宽度W1并且多个第二划片区3b具有相同尺寸的宽度W2。同样，在半导体晶片1的主表面上，以矩阵形状在X和Y方向上布置多个半导体芯片区2，但是也优选所述多个半导体芯片区2尺寸相等。结果，在半导体晶片1的主表面上，可以在X方向上等间距(相等间隔)地并且在Y方向上等间距(相等间隔)地布置半导体芯片区2。因此，可以便于执行在步骤S2的晶片加工后并且在步骤S3的划片过程前实施的检查过程(例如探针测试)。
尽管结合步骤S2的晶片加工方面已经在上文说明了用于特别需要高对准精度的光刻过程(曝光步骤)的对准图案(13a、13b)，但是这也适用于在不同于光刻过程的其它过程中使用的对准图案。也就是说，在不同于步骤S2的晶片加工的光刻过程(曝光步骤)的其它过程中使用的对准图案都形成在第一划片区3a中，并且在第二划片区3b中不形成。因此，对于在不同于步骤S2的晶片加工的光刻过程(曝光步骤)的其它过程中使用的对准图案，如果像第一和第二对准图案13a和13b一样，有两种用于在两个方向中进行对准的对准图案，则它们全都形成在第一划片区3a中，并且不形成在第二划片区3b中。
在使用步进机(步进型曝光装置)的情况中，在步进半导体晶片1的同时通过多次触发重复曝光半导体晶片1。因此，对于每次触发在两个方向(X和Y方向)中实施对准并且对于每次触发(一个触发区域)都需要使用第一和第二对准图案13a、13b。因此，如图7中所示，对于每个触发区域(在每个光刻过程的曝光步骤中由一次触发曝光的区域)形成第一和第二对准图案13a、13b。
因此，在本实施方案中，因为在划片区3中形成了两种对准图案，即第一和第二对准图案13a、13b，用于在两个方向(X和Y方向)中进行对准，所以可以提高对准精度，这对于所得半导体器件的微结构化和高集成度是有利的。另外，因为在第一划片区3a中布置所有对准图案，包括第一和第二对准图案并且根本不在第二划片区3b中布置，所以可以使每个第二划片区3b的宽度W2变窄并因此可以增加能够从一片半导体晶片1获得的半导体芯片12的数量，并且因而降低了半导体芯片12的制造成本。因此，可以同时获得对准精度的提高和半导体器件制造成本的降低。
接下来，将对在本实施方案中对半导体晶片1进行的步骤S3的划片(切割)过程给出更详细的说明。图10是更详细地显示步骤S3的划片过程的制造过程流程图。图11-15是在对半导体晶片1进行的步骤S3的划片过程中主要部分的说明性剖视图，其中图11-13显示了与X方向垂直并且与Y方向平行的部分(接近第一划片区3a的部分)，并且图14和15显示了与Y方向垂直并且与X方向平行的部分(接近第二划片区3b的部分)。
图11是在执行了步骤S2的晶片加工后在半导体晶片1上的第一划片区3a附近的主要部分的剖视图。例如，将半导体晶片1的背面(在形成半导体元件的区域6面相对面上的主表面)1b粘贴到划片带(未显示)上。
如上所述，在第一划片区3a中形成第一和第二对准图案13a、13b，并且通过曝光步骤使用各种膜图案(凹陷或凸出的图案)作为第一和第二对准图案13a、13b。还使用用作布线层的金属层图案作为第一和第二对准图案13a、13b。因此，也在第一划片区3a中形成作为金属层图案(金属图案)的对准图案21作为第一和第二对准图案13a、13b。
还在半导体芯片区2中形成在与对准图案21相同层中的金属图案22作为布线层。在图11中，代替示意性地显示半导体芯片区2中的金属图案22，省略了半导体元件区6的说明，并且用保护膜覆盖每个金属图案22。
对于步骤S3的划片，如图12中所示，首先使用刀片(划片刀、划片锯、刀刃)23沿着第一划片区3a在半导体晶片1中形成沟槽(凹沟槽)24(步骤S3a)。
在步骤S3a中，实施半切割，从而不完全切割半导体晶片1，而是仅在第一划片区3a中切割晶片的上部，保留晶片的下部。如此，沿着第一划片区3a形成沟槽24。在此情况下，从第一划片区3a中除去对准图案21，从而不保留在第一划片区中。因此，刀片23具有足以从第一划片区3a中除去对准图案21的大的厚度T1。所形成的沟槽24的宽度(在Y方向上的宽度)基本上对应于刀片23的厚度T1。在步骤S3a中不进行第二划片区3b的切割(划片)。
接下来，使用刀片(划片刀、划片、刀刃)25，如图13中所示，沿着第一划片区3a在沟槽24的底部切割半导体晶片1(步骤S3b)。所用刀片25的厚度(宽度)T2小于刀片23的厚度(宽度)T1(即T2＜T1)。在步骤S3b中，在第一划片区3a中完全切割半导体晶片1，即进行完全切割。因此，在步骤S3b中，在小于沟槽24宽度的宽度上在沟槽24的底部切割半导体晶片1。
接下来，如图14和15所示，使用刀片25沿着第二划片区3b切割半导体晶片1(步骤S3c)。图14显示了在切割第二划片区3b前的状态，并且图15显示了在步骤S3c中沿着第二划片区3b切割半导体晶片1后的状态。
在步骤S3c中，可以使用与在步骤S3b中相同的刀片25。在步骤S3c中，沿着第二划片区3b实施完全切割以完全切割半导体晶片1。可以在步骤S3b中前实施步骤S3c。通过步骤S3a、S3b和S3c实施步骤S3中的半导体晶片1的划片，从而将半导体晶片1分成单个半导体芯片12。
在本实施方案中，为了沿着第一划片区3a切割半导体晶片1，首先在步骤S3a中，使用大厚度T1的刀片23进行半切割以形成沟槽24，然后使用厚度小于刀片23的刀片25实施完全切割，在沟槽24的底部切割半导体晶片1。即，实施步骤S3a和S3b的两阶段操作沿着第一划片区3a切割(划片)半导体晶片1。此外，为了沿着每个第二划片区3b切割半导体晶片1，使用厚度小于步骤S3c中使用的刀片的刀片25实施完全切割。即，在步骤S3c中实施一个阶段的操作沿着第二划片区3b切割(划片)半导体晶片1。因此，沿着第一划片区3a在两个步骤S3a和S3b中切割半导体晶片1并且沿着第二划片区3b在一个步骤S3c中切割。即，为了将半导体晶片1划切成多个半导体芯片实施步骤S3a至S3c的三步骤操作(划片操作)。
与本实施方案中不同，如果省略步骤S3a并且仅使用薄刀片25进行完全切割操作来沿着第一划片区3a切割半导体晶片1，可能在步骤S3的划片过程后，由金属图案形成的对准图案21可能部分保留在半导体芯片12的端部。特别地，当如前面所述在第一划片区3a中不仅形成对准图案13a而且形成第二对准图案13b时，第一划片区3a中与第二对准图案13b相应的对准图案21在Y方向的尺寸变大，从而即使进行划片，也不会完全除去与第二对准图案13b相应的对准图案21，而是倾向于部分保留。如果在半导体芯片12的端部有金属残留，引起在随后封装半导体芯片12时可能发生接线端之间短路的可能性。
与本实施方案中不同，如果省略步骤S3b并且通过完全切割而实施步骤S3a，即如果仅使用厚刀片23进行完全切割操作来沿着第一划片区3a切割半导体晶片1，因为厚刀片23用于完全切割而倾向于发生碎片。
另一方面，在本实施方案中，在步骤S3a中使用厚刀片23沿着半导体晶片1的第一划片区3a进行半切割，从而从第一划片区3a除去对准图案21。因此，可以防止在步骤S3的划片过程后由金属图案形成的对准图案21保留在半导体芯片的端部。特别地，在第一划片区3a中，与第二对准图案13b相应的对准图案21在Y方向上的尺寸变大，但是在步骤S3a中，通过使用比对准图案21在Y方向上的尺寸厚的刀片23，可以完全除去第一划片区3a中的对准图案21。即，除去了所有第一和第二对准图案13a、13b，包括对准图案21。结果，可以防止在半导体芯片12的端部存在任何金属残留，并因此可以防止封装半导体芯片12时在接线端之间发生短路。
此外，在本实施方案中的步骤S3a后，在步骤S3b中使用薄刀片25切割(完全切割)半导体晶片1每个第一划片区3a中的沟槽24的底部，从而可以切割半导体晶片1，同时防止发生碎片。在本实施方案中，因为不在半导体晶片1的第二划片区3b中形成对准图案，所以不会形成作为金属图案的对准图案21。因此，在步骤S3c中，使用薄刀片25完全切割半导体晶片1的第二划片区3b，从而可以切割半导体晶片1，同时防止发生碎片并且可以提高所得半导体器件(半导体芯片12)的制造产率。除此之外，在第二划片区3b中，不形成与沟槽24相应的任何东西，从而可以通过单阶段操作沿着第二划片区3b切割半导体晶片1并因此可以防止半导体器件制造步骤数量的增加。优选在步骤S3b和S3c中使用相同的刀片25，从而在划片装置中可以不更换刀片25来实施步骤S3b和S3c，因此可以提高产量并且缩短划片过程所需的时间。
现在提供对根据本实施方案制造半导体芯片(半导体器件)12的工作实例的下文说明。图16是显示半导体芯片12在LCD(液晶显示器)面板(液晶面板)上的安装状态的平面图(说明图)，并且图17是其主要部分的剖视图。沿着图16中线B-B截取的部分基本上对应于图17。
在安装到LCD面板等的状态中使用按照上面的方式(步骤S1-S3)制造的每个半导体芯片12，如图16和17中示意所示。
在LCD面板31中，如图16和17中所示，在玻璃衬底(玻璃板)32的主表面上提供LCD部分33。LCD部分33具有如下结构液晶材料(油状透明液晶合成物)夹在玻璃衬底32和另一块玻璃衬底(作为LCD部分33显示的玻璃衬底)之间并且沿着外围进行密封。在玻璃衬底的内表面上，提供用于向液晶施加电压的电极(透明电极)。可以在玻璃衬底32的背面上提供偏振过滤器并且可以在构成LCD部分的玻璃衬底的表面上提供透镜过滤器(过滤器)。
通过ACF(各向异性导电膜)34将半导体芯片12安装并且固定到玻璃衬底32的主表面的端部。半导体芯片12上的电极35每个通过ACF 34与玻璃衬底32主表面上形成的接线端电连接。半导体芯片12上的电极35对应于图5中所示的焊盘电极8或者在焊盘电极上形成的凸块电极。FPC(柔性印刷电路板，柔性布线板)36通过ACF 37连接到玻璃衬底32的另一端部，并且FPC 36的导体图案36b(接线端组成部分)与玻璃衬底32主表面上形成的接线端电连接。FPC 36由绝缘基膜(绝缘层)36a和其上面形成的具有柔性的导体图案36b组成。因此，半导体芯片12的电极35借助ACF 34、在玻璃衬底32主表面上形成的接线端和接线以及ACF 37与FPC 36的接线端(导体图案36b)电连接，并且借助由FPC 36的导体图案36b形成的接线进一步与FPC 36的外部接线端38电连接。在需要的地方，在FPC 36上安装芯片部分39，例如芯片电容器。如图16中的箭头示意所示，通过向LCD面板31的背面弯曲FPC 36可以减小LCD面板31或LCD模块的尺寸。
在LCD面板31的玻璃衬底32的主表面端部附近安装半导体芯片12，从而沿着玻璃衬底32的侧面延伸并且用于LCD面板或LCD模块的LCD驱动器。如果布置用于LCD驱动器的半导体芯片12，使其长边4大约与玻璃衬底32的边平行，则满足使芯片长边4小于玻璃衬底331的边，因此，即使半导体芯片12每个长边4长度的增加，也不会增加LCD面板31自身的尺寸。但是，如果LCD驱动器的半导体芯片12的短边是长的，这会增加LCD面板31中显示区域以外区域的尺寸。为此，优选使芯片短边5尽可能短。当短边5变得更短时，为了保证形成相同的半导体集成电路所需的面积，加强了增长长边4的必要性。因此，在用于LCD驱动器的半导体芯片12中，长边4远长于短边5，即每个长边4与每个短边5的比率是相当大的。举例来说，可以将每个长边4设置为大约12mm并且每个短边5为大约1mm，前者在尺寸上比后者大几倍或更多。
在本实施方案中，全部对准图案形成在第一划片区3a中，并且不形成在第二划片区3b中，因而即使每个第一划片区3a的宽度W1变大，也可以使每个第二划片区3b的宽度W2变窄。因此，在半导体晶片1的主表面上，增加布置在与短边5平行的X方向上的半导体芯片区2的数量，从而增加能够从半导体晶片上获得的半导体芯片12的数量。在制造具有大的长边4与短边5的比率的半导体芯片12，像用于LCD驱动器的半导体芯片的情况中，半导体晶片1主表面上的第二划片区3b的数量变得非常大，从而作为使每个第二划片区3b的宽度W2变窄的结果从半导体晶片上获得的半导体芯片数量增加的作用变得更加显著。因此，如果使用本实施方案制造具有大的长边4与短边5的比率的半导体芯片12，像用于LCD驱动器的半导体芯片，获得的作用是更加显著的。
仅通过改变划片区3的设计而不用改变划片区3的设计就可以使用本实施方案。因此，仅通过提供基于划片区改变的设计的光掩模就可以使用本实施方案，而不需要改变与光掩模中半导体芯片2相应的区域中的电路图案。因此，新提供的光掩模的设计和制造是容易的。因此，容易将本实施方案用于现存的半导体器件制造过程和设备。
(第二实施方案)图18是在根据本发明第二实施方案的半导体器件制造过程中半导体晶片主要部分的平面图，并且图19是该半导体晶片主要部分的平面图，以较大的比例显示了形成对准图案的区域及其附近区域。
如图18和19中所示，在本实施方案中，也同在前面的第一实施方案中一样，用于每次光刻过程的对准图案(即第一和第二对准图案13a、13b)全都形成在第一划片区3a中，并且不形成在第二划片区3b中。
但是，在上面的第一实施方案中，如图3和4中所示，因为在第一划片区3a中形成了与比较实例中的第二对准图案113b尺寸相同的第二对准图案13b，所以需要第二对准图案13b或形成其的区域在Y方向上是长的，并且第一划片区3a的宽度W1大于比较实例中第一划片区103a的宽度W3。
另一方面，在本实施方案中，如图18和19中所示，第二对准图案13b是在Y方向上进行对准的对准图案(或者形成对准图案的区域)，但是与上面比较实例中的第二对准图案113b相比，设置其在Y方向上的尺寸是短的(小的)，从而它可以在沿X方向延伸的第一划片区3a中形成。即，尽管在第一实施方案中，第一对准图案13a在X方向上的尺寸D1几乎等于第二对准图案13b在Y方向上的尺寸D2(D1＝D2)，但是在第二实施方案中设置第二对准图案13b在Y方向上的尺寸D2小于第一对准图案13a在X方向上的尺寸D1(D1＞D2)。因此，即使第一和第二对准图案13a、13b都形成在第一划片区3a中，也不必增加第一划片区3a的宽度W1。例如，在本实施方案中，可以设置第一划片区3a的宽度W1几乎等于比较实例中第一划片区103a的宽度W3(W1＝W3)。
举例来说，在本实施方案中，也同在第一实施方案中一样，如图19中所示，第一划片区3a中的第一对准图案13a具有如下图案结构以大约10-20μm的间隔在X方向上布置每个具有在X方向上大约4μm的尺寸并且在Y方向上大约50μm的尺寸的多个图案(凹陷或者凸出的图案)14a。总的来说，第一对准图案13a具有在X方向上大约140μm并且在Y方向上大约50μm的尺寸。在第一划片区3a中，第二对准图案13b具有如下图案结构以大约10-20μm的间隔布置每个具有在Y方向上大约4μm的尺寸并且在X方向上大约50μm的尺寸的多个图案(凹陷或者凸出的图案)。但是在本实施方案中，布置的图案14b的数量小于第一实施方案中的数量。因此，总的来说，第二对准图案13b在Y方向上的尺寸D2小于第一实施方案中并且第二对准图案13b具有在X方向上大约50μm并且在Y方向上大约70μm的尺寸。
因此，在该第二实施方案中，在第一划片区3a中形成的第一和第二对准图案13a、13b是相互90°旋转的关系，但是具有不同尺寸。更具体地说，第二对准图案13b或形成其的区域在Y方向上的尺寸D2小于第一对准图案13a或形成其的区域在X方向上的尺寸D1(D1＞D2)。另一方面，使第一对准图案13a或形成其的区域在Y方向上的尺寸几乎等于第二对准图案13b或形成其的区域在X方向上的尺寸。
另外在本实施方案中，同在第一实施方案中一样，因为在第二划片区3b中不形成对准图案，所以可以使第二划片区3b的宽度W2窄于比较实例中第二划片区103b的宽度W4(W2＜W4)。即，在图8和9中所示的比较实施方案中，在第二划片区103b中形成第二对准图案113b，并因此需要设置第二划片区103b的宽度W4大于第二对准图案113b在X方向上的尺寸。但是在该第二实施方案中，因为第一和第二对准图案13a、13b都形成在第一划片区3a中，所以可以使第二划片区3b的宽度W2变窄。举例来说，可以使第二划片区3b的宽度W2等于或小于第二对准图案13b在X方向上的尺寸(例如在图案14bX方向上的尺寸)(W2≤D3)。因此，也在本实施方案中，第二划片区3b的宽度W2变得小于第一划片区3a的宽度W1(W2＜W1)。例如，可以设置第一划片区3a的宽度W1为大约120μm(W1＝120μm)并且可以设置第二划片区3b的宽度W2为大约50μm(W1＝50μm)。
根据该第二实施方案的其它结构要点和制造过程几乎等于第一实施方案的情况，并因此省略了对它们的解释。
另外在该第二实施方案中，同在第一实施方案中一样，在划片区3中提供两种对准图案(即第一和第二对准图案13a、13b)用于在两个方向(X和Y方向)中进行对准，因而可以提高对准精度并且这对于半导体器件的微结构化和高集成度是有利的。此外，用于光刻过程中的所有对准图案(即第一和第二对准图案13a、13b)都形成在第一划片区中，并且不形成在第二划片区3b中，并且设置第二划片区3b的宽度W2(比每个第一划片区3a的宽度W1)更窄。因此，同在第一实施方案中一样，可以增加布置在半导体晶片1主表面X方向上的半导体芯片2的数量，并因此可能增加能够从一片半导体晶片1上获得的半导体芯片12的总数量并且降低每个半导体芯片12的制造成本。因此，可以同时获得对准精度的提高和半导体器件制造成本的降低。
另外，在本实施方案中，与第一实施方案中不同，尽管两者是彼此90°旋转的关系，在第一划片区3a中形成的第一和第二对准图案13a、13b具有不同的尺寸，并且设置第二对准图案13b或形成其的区域在Y方向上的尺寸小于第一对准图案13a或形成其的区域在X方向上的尺寸。因此，在本实施方案中，可以使第一划片区3a的宽度W1比第一实施方案中窄并且可以增加半导体晶片1主表面Y方向上布置的半导体芯片2的数量。结果，可以进一步增加能够从一片半导体晶片1上获得的半导体芯片12的总数量并因此能够进一步降低每个半导体芯片12的制造成本。
如果使第二对准图案13b或形成其的区域在Y方向上的尺寸太小，有可能降低使用第二对准图案13b在Y方向上的对准精度。因此，考虑所需对准精度并且与第一对准图案13a或形成其的区域在X方向上的尺寸相比，确定第二对准图案13b或形成其的区域在Y方向上尺寸的减小量，并且根据所确定的第二对准图案13b或形成其的区域在Y方向上尺寸确定第一划片区3a的宽度W1。通过这样做，可以使能够从一片半导体晶片上获得的半导体芯片12的数量最大化，同时满足所需的对准精度。但是，当为了获得每个半导体器件的微结构化的目的，提高每次光刻过程中的对准精度最重要时，应用前面的第一实施方案是更优选的。
(第三实施方案)图20和21每个是在根据本发明第三实施方案的半导体器件制造过程半导体晶片主要部分的平面图，每个都对应于第一实施方案中的图3。
在前面的第一和第二实施方案中，已经对形成对准图案的位置给出了说明。在该第三实施方案中，对形成TEG图案的位置给出说明。除TEG图案以外的其它结构要点和制造过程都与第一和第二实施方案中相同，因此省略了对它们的解释。另外，至于对准图案的布局，它与第一和第二实施方案中相同，并因此在图20和21中没有显示出第一和第二对准图案13a、13b。
在步骤S2的晶片加工中，在形成TEG(测试元件组)图案51的情况中，它们全部都形成在晶片的第一划片区3a中，并且不形成在第二划片区3b中。TEG图案51是用来检查晶片加工的TEG图案、测试图案、或者QC(质量控制)图案。使用TEG图案51，可以测量所形成的晶体管元件的阈值电压(Vth)、检查对准误差、或者检查膜厚，即可以检查是否正确实施了晶片加工。
因此，在步骤S2的晶片加工中，所有要在第一划片区3a中形成的图案，如对准图案和TEG图案，都形成在第一划片区3a中并且不形成在第二划片区3b中。
在图20中，显示了在第一划片区3a中形成一个TEG图案的实例。根据图20中显示的实例，可以防止第一划片区3a的宽度W1变大并且这对于增加能够从一片半导体晶片上获得的半导体芯片12的总数量是有利的。
在图21中，显示了使第一划片区3a的宽度W1变大并且在第一划片区3a中在Y方向上并排布置多个TEG图案51的实例。根据图21中所示的实例，通过TEG图案51可以精确地检查晶片加工。在X方向上并排(在一行中)布置TEG图案51的情况中，如果每个TEG图案51的尺寸大，则不可能在第一划片区3a中布置所有TEG图案51。但是，通过如图21中所示增大第一划片区3a的宽度W1并且在第一划片区3a的Y方向中并排布置多个TEG图案51，可以在第一划片区3a中布置所有TEG图案。
图20和21可以适用于第一和第二实施方案。但是，在图1的情况中，需要使第一划片区3a的宽度W1大于图20中，因此它们用于第一实施方案是更优选的。
在该第三实施方案中，同在第一和第二实施方案中一样，在步骤S2的晶片加工中，用于光刻过程中的对准图案(即第一和第二对准图案13a、13b)全部形成在第一划片区3a中，并且不形成在第二划片区3b中。另外，在本实施方案中，在步骤S2的晶片加工中，全部TEG图案都形成在第一划片区中，并且不形成在第二划片区3b中。即，在步骤S2的晶片加工中，要在第一划片区3中形成的图案，如对准图案和TEG图案，都形成在第一划片区3a中，并且根本不形成在第二划片区3b中，并且使每个第二划片区3b的宽度W2变得更小(与每个第一划片区3a的宽度W1相比)。结果，同第一实施方案中一样，可以增加在半导体晶片1主表面上在X方向中布置的半导体芯片区2的数量，并因此可以增加能够从一片半导体晶片1上获得的半导体芯片12的总数量并且降低每个半导体芯片12的制造成本。
尽管上面已经通过其实施方案具体地说明了本发明，但是不用说本发明不局限于上面的实施方案，而是可以在不背离本发明要旨的范围内做出许多改变。
本发明适用于半导体器件制造技术。
权利要求
1.一种制造半导体器件的方法，其包括步骤(a)提供半导体晶片；(b)在所述半导体晶片的多个半导体芯片区的每个区域中形成半导体集成电路，所述多个半导体芯片区后来要变成半导体芯片；及(c)沿着在多个半导体芯片区之间形成的划片区切割所述半导体晶片，其中所述划片区包括在沿第一个方向延伸的第一划片区和在沿与所述第一个方向相交的第二个方向延伸的第二划片区，其中所述第二划片区的宽度小于所述第一划片区的宽度，并且其中在所述第一划片区中形成两种用于光刻过程的对准图案，而在所述第二划片区中不形成对准图案。
2.权利要求1的方法，其中所述两种对准图案是用于在彼此不同的方向中对准的对准图案。
3.权利要求1的方法，其中所述两种对准图案是用于在所述第一个方向中对准的第一对准图案和用于在所述第二个方向中对准的第二对准图案。
4.权利要求3的方法，其中所述第一对准图案包括在所述第一划片区中第一个方向上重复布置的图案，并且其中所述第二对准图案包括在所述第二划片区中第二个方向上重复布置的图案。
5.权利要求3的方法，其中所述第一和第二对准图案之一是相对另一个90°旋转的图案。
6.权利要求3的方法，其中所述第一对准图案在第一个方向上的尺寸和所述第二对准图案在第二个方向上的尺寸相同。
7.权利要求3的方法，其中所述第二对准图案在第二个方向上的尺寸小于所述第一对准图案在第一个方向上的尺寸。
8.权利要求3的方法，其中所述第二划片区的宽度不大于所述第二对准图案在第一个方向上的尺寸。
9.权利要求1的方法，其中所述第一和第二个方向彼此正交。
10.权利要求1的方法，其中所述半导体芯片区每个具有矩形平面形状，其具有长边和比该长边短的短边，其中所述第一划片区与所述半导体芯片区的短边接触，并且其中所述第二划片区与所述半导体芯片区的长边接触。
11.权利要求10的方法，其中所述半导体芯片是用于LCD驱动器的半导体芯片。
12.权利要求1的方法，其中所述半导体芯片区每个具有矩形平面形状，其具有长边和比该长边短的短边，其中所述第一个方向与所述半导体芯片区的短边平行，并且其中所述第二个方向与所述半导体芯片区的长边平行。
13.权利要求1的方法，其中在步骤(b)中，在所述第一划片区中形成TEG图案并且在所述第二划片区中不形成。
14.权利要求1的方法，其中在步骤(b)中，在所述划片区中将形成的所有图案都在所述第一划片区中形成，并且不在所述第二划片区中形成。
15.权利要求1的方法，其中对于在光刻过程的曝光步骤中由一次触发曝光的每个区域形成两种对准图案。
16.权利要求1的方法，其中步骤(c)包括如下步骤(c1)使用第一刀片沿着所述第一划片区在半导体晶片中形成沟槽；(c2)在步骤(c1)后，使用刀刃比第一刀片薄的第二刀片沿着第一划片区在所述沟槽的底部切割所述半导体晶片；及(c3)沿着所述第二划片区切割所述半导体晶片。
17.权利要求16的方法，其中在步骤(c1)和(c2)的两个步骤中沿着所述第一划片区切割半导体晶片，并且在步骤(c3)的一个步骤中沿着所述第二划片区切割。
18.权利要求16的方法，其中在步骤(c3)中，使用第二刀片沿着第二划片区切割所述半导体晶片。
19.权利要求16的方法，其中在步骤(c1)中，半切割所述半导体晶片，同时在步骤(c2)和(c3)中完全切割所述半导体晶片。
20.权利要求16的方法，其中在步骤(c1)中除去在步骤(b)中在所述第一划片区中形成的两种对准图案。
全文摘要
本发明公开了一种半导体器件制造方法，其中在半导体晶片的多个半导体芯片区(后来要变成半导体芯片的区域)的每个区域中形成半导体集成电路，然后沿着每个在相邻半导体芯片区之间提供的划片区切割所述半导体晶片。半导体芯片区每个是具有长边和短边的矩形形状。所述划片区包括与短边接触的第一划片区和与长边接触的第二划片区。第二划片区的宽度小于第一划片区的宽度。在光刻过程中，用于在X和Y方向中进行对准的第一和第二对准图案全部在第一划片区中形成，并且在第二划片区中不形成。可以同时获得对准精度的提高和半导体器件制造成本的降低。
文档编号H01L21/78GK101017791SQ200710001708
公开日2007年8月15日 申请日期2007年1月12日 优先权日2006年2月8日
发明者铃木进也, 泽田敏昭, 岩崎全利 申请人:株式会社瑞萨科技